CN112787486B - 电源就绪信号产生装置及其操作方法 - Google Patents

Abstract

一种电源就绪信号产生装置及其操作方法。电源就绪信号产生装置包括检测电路以及控制电路。检测电路检测目标电压。当目标电压为就绪时，检测电路将电源就绪信号设置为就绪状态。控制电路耦接至检测电路的输出端，以接收电源就绪信号。在电源就绪信号从未就绪状态转态为就绪状态后，控制电路将电源就绪信号保持在就绪状态，并且控制电路禁用检测电路。

Description

电源就绪信号产生装置及其操作方法

技术领域

本发明涉及一种电子电路，且特别是涉及一种电源就绪(power on ready,POR)信号产生装置及其操作方法。

背景技术

电子电路的运行有赖于稳定的电源。当电源电压尚未就绪时，不稳定的电源电压可能会使电子电路的运行发生错误。电源就绪(power on ready,POR)检测电路可以检测电源电压是否就绪，然后将检测结果(电源就绪信号)通知电子电路(下一级电路)。依据检测结果，电子电路可以防止上电初期的错误行为并且在电源就绪后进行正常运行。

无论如何，在电子电路进行正常运行的期间，电子电路已经不需要电源就绪信号了。现有的电源就绪检测电路会在电子电路进行正常运行的期间一直保持于启用状态，亦即电源就绪检测电路会在电源就绪信号不被需要的情况下持续耗电。

须注意的是，“背景技术”部分的内容是用来帮助了解本发明。在“背景技术”部分所揭露的部份内容(或全部内容)可能不是所属技术领域普通技术人员所知道的现有技术。在“背景技术”部分所揭露的内容，不代表该内容在本发明申请前已被所属技术领域中具有通常知识者所知悉。

发明内容

本发明提供一种电源就绪(power on ready,POR)信号产生装置及其操作方法，其在电源就绪信号从未就绪状态转态为就绪状态后禁用检测电路，以降低功耗。

本发明的一种电源就绪信号产生装置包括检测电路以及控制电路。检测电路被配置为检测目标电压。当目标电压为就绪时，检测电路将电源就绪信号设置为就绪状态。控制电路耦接至检测电路的输出端，以接收电源就绪信号。在电源就绪信号从未就绪状态转态为就绪状态后，控制电路将电源就绪信号保持在就绪状态，并且控制电路禁用检测电路。

本发明的一种电源就绪信号产生装置的操作方法包括：由检测电路检测目标电压；当目标电压为就绪时，由检测电路将电源就绪信号设置为就绪状态；以及在电源就绪信号从未就绪状态转态为就绪状态后，由控制电路将电源就绪信号保持在就绪状态并且禁用检测电路。

基于上述，本发明诸实施例所述的电源就绪信号产生装置利用检测电路检测目标电压。当目标电压为就绪时，检测电路可以将电源就绪信号设置为就绪状态。所述电源就绪信号产生装置还利用控制电路去检查电源就绪信号。在电源就绪信号从未就绪状态转态为就绪状态后，控制电路可以将电源就绪信号保持在就绪状态，并且控制电路可以禁用检测电路以降低功耗。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并结合附图作详细说明如下。

附图说明

图1是依照本发明的实施例的一种电源就绪(power on ready,POR)信号产生装置的电路方块(circuit block)示意图。

图2是依照本发明的实施例的一种电源就绪信号产生装置的操作方法的流程示意图。

图3是依照本发明的实施例说明图1所示检测电路与控制电路的电路方块示意图。

图4是依照本发明的实施例说明图3所示延迟电路、电压检测电路与触发电路的电路方块示意图。

图5是依照本发明的另一实施例说明图3所示延迟电路与触发电路的电路方块示意图。

具体实施方式

在本案说明书全文(包括权利要求书)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求书)中提及的“第一”、“第二”等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图1是依照本发明的实施例的一种电源就绪(power on ready,POR)信号产生装置100的电路方块(circuit block)示意图。图1所示电源就绪信号产生装置100包括检测电路110以及控制电路120。检测电路110可以检测目标电压VIN，并判断目标电压VIN是否就绪。当目标电压VIN为就绪时，检测电路110可以将电源就绪信号SPOR设置为就绪状态。控制电路120耦接至检测电路110的输出端，以接收电源就绪信号SPOR。在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以将电源就绪信号SPOR保持在就绪状态，并且控制电路120可以通过致能信号SEN去禁用(disable)检测电路110以降低功耗。

图2是依照本发明的实施例的一种电源就绪信号产生装置的操作方法的流程示意图。请参照图1与图2。在电源就绪信号产生装置100上电后，因为目标电压VIN尚未就绪，致使电源就绪信号SPOR为未就绪状态(例如低逻辑电平或其他电平)。此时，控制电路120通过致能信号SEN去启用(enable)检测电路110(步骤S210)。被启用的检测电路110可以检测目标电压VIN(步骤S220)，并判断目标电压VIN是否就绪(步骤S230)。

当目标电压VIN尚未就绪时(步骤S230的判断结果为“否”)，检测电路110可以将电源就绪信号SPOR设置为未就绪状态(步骤S240)。当电源就绪信号SPOR为未就绪状态时，控制电路120可以通过致能信号SEN继续启用检测电路110(步骤S250)。因此，被启用的检测电路110可以继续检测目标电压VIN(步骤S220)。

当目标电压VIN为就绪时(步骤S230的判断结果为“是”)，检测电路110可以将电源就绪信号SPOR设置为就绪状态(例如高逻辑电平或其他电平)(步骤S260)。在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以将电源就绪信号SPOR保持在就绪状态，并且控制电路120可以通过致能信号SEN禁用检测电路110以降低功耗(步骤S270)。

图3是依照本发明的实施例说明图1所示检测电路110与控制电路120的电路方块示意图。在图3所示实施例中，检测电路110包括延迟电路111以及电压检测电路112。延迟电路111的输入端可以接收目标电压VIN。在一些实施例中，目标电压VIN可以是检测电路110的电源电压AVDD。在另一些实施例中，目标电压VIN可以是不同于电源电压AVDD的其他电压。延迟电路111的输出端输出经延迟的目标电压VA。通过将目标电压VIN延迟传输给电压检测电路112，可以确保电压检测电路112在完成上电程序后对目标电压VIN(经延迟的目标电压VA)进行电压检测。

电压检测电路112的输入端耦接至延迟电路111的输出端，以接收经延迟的目标电压VA。电压检测电路112可以比较经延迟的目标电压VA与参考电压Vref(未绘示于图3，容后详述)，而获得比较结果。电压检测电路112可以依据比较结果来设置电源就绪信号SPOR。须注意的是，电压检测电路112受控于控制电路120所输出的致能信号SEN。当致能信号SEN启用电压检测电路112时，电压检测电路112可以对目标电压VIN(经延迟的目标电压VA)进行电压检测，而对应地输出电源就绪信号SPOR。致能信号SEN可以禁用电压检测电路112，以降低电压检测电路112的功耗。

在图3所示实施例中，控制电路120包括触发电路121以及开关122。触发电路121的输入端耦接至检测电路110的输出端，以接收电源就绪信号SPOR。触发电路121的输出端输出相关于电源就绪信号SPOR的致能信号SEN。开关122的第一端可以接收电源电压AVDD。开关122的第二端耦接至检测电路110的输出端。开关122的控制端耦接至触发电路121的输出端，以接收致能信号SEN。触发电路121可以检查电源就绪信号SPOR。在电源就绪信号SPOR从未就绪状态转态为就绪状态后，触发电路121可以通过致能信号SEN导通(turn on)开关122。因此，在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以将电源就绪信号SPOR保持于高逻辑电平(就绪状态)。此外，在电源就绪信号SPOR从未就绪状态转态为就绪状态后，触发电路121可以通过致能信号SEN去禁用检测电路110，以降低检测电路110的功耗。

图4是依照本发明的实施例说明图3所示延迟电路111、电压检测电路112与触发电路121的电路方块示意图。在图4所示实施例中，延迟电路111包括电阻R1以及电容C1。电阻R1的第一端可以接收目标电压VIN。电阻R1的第二端输出经延迟的目标电压VA给电压检测电路112。电容C1的第一端耦接至电阻R1的第二端。电容C1的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。

在图4所示实施例中，电压检测电路112包括电压比较器CMP、开关SW1以及参考电压产生器RVG。电压比较器CMP的第一输入端耦接至延迟电路111的输出端，以接收经延迟的目标电压VA。参考电压产生器RVG耦接至电压比较器CMP的第二输入端，以提供参考电压Vref。依照设计需求，参考电压产生器RVG可以包括能隙(bandgap)电压产生电路以及/或是其他电压电路。举例来说，参考电压产生器RVG可以包括现有的参考电压产生器或是其他参考电压产生电路。

参考电压产生器RVG的启用端EN耦接至触发电路121，以接收致能信号SEN。基于致能信号SEN的控制，在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以禁用参考电压产生器RVG，以降低参考电压产生器RVG的功耗。举例来说，致能信号SEN可以决定是否切断参考电压产生器RVG的电源以降低功耗。

电压比较器CMP的第一输入端与第二输入端分别接收经延迟的目标电压VA与参考电压Vref。电压比较器CMP可以比较经延迟的目标电压VA与参考电压Vref，以获得比较结果。电压比较器CMP的输出端可以输出所述比较结果作为电源就绪信号SPOR。电压比较器CMP的启用端EN耦接至触发电路121，以接收致能信号SEN。基于致能信号SEN的控制，在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以禁用电压比较器CMP，以降低电压比较器CMP的功耗。举例来说，致能信号SEN可以决定是否切断电压比较器CMP的电源以降低功耗。

开关SW1的第一端耦接至电压比较器CMP的第一输入端。开关SW1的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。开关SW1的控制端接收检测电路110的电源电压AVDD。基于电源电压AVDD的控制，当检测电路110未上电时，开关SW1为导通。当检测电路110已上电时，开关SW1为截止(turn off)。

在图4所示实施例中，触发电路121包括延迟电路410以及缓冲器420。延迟电路410的输入端耦接至检测电路110的输出端，以接收电源就绪信号SPOR。延迟电路410的输出端输出经延迟的信号VB给缓冲器420。缓冲器420的输入端耦接至延迟电路410的输出端，以接收经延迟的信号VB。缓冲器420的输出端输出致能信号SEN给开关122、电压比较器CMP与参考电压产生器RVG。依照设计需求，缓冲器420可以包括非门(NOT gate)、施密特触发器(schmitt trigger)以及/或是其他缓冲电路。

在图4所示实施例中，延迟电路410包括缓冲器411、可变电阻412以及电容413。缓冲器411的输入端耦接至检测电路110的输出端，以接收电源就绪信号SPOR。依照设计需求，缓冲器411可以包括非门、施密特触发器以及/或是其他缓冲电路。可变电阻412的第一端可以接收电源电压AVDD。可变电阻412的第二端输出经延迟的信号VB。可变电阻412的控制端耦接至缓冲器411的输出端。电容413的第一端耦接至可变电阻412的第二端。电容413的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。

在图4所示实施例中，依照设计需求，触发电路121还可以选择性地包括开关SW2。开关SW2的第一端耦接至缓冲器420的输入端。开关SW2的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。开关SW2的控制端耦接至检测电路110的输出端，以接收电源就绪信号SPOR。当电源就绪信号SPOR为就绪状态时，开关SW2为截止。当电源就绪信号SPOR为未就绪状态时，开关SW2为导通。

在图4所示实施例中，依照设计需求，触发电路121还可以选择性地包括开关SW3。开关SW3的第一端耦接至缓冲器420的输入端。开关SW3的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。开关SW3的控制端可以接收控制电路120的电源电压AVDD。当控制电路120未上电时，开关SW3为导通。当控制电路120已上电时，开关SW3为截止。

图5是依照本发明的另一实施例说明图3所示延迟电路111与触发电路121的电路方块示意图。图5所示电压检测电路112可以参照图4所示电压检测电路112的相关说明，故不再赘述。在图5所示实施例中，延迟电路111包括晶体管串R2以及晶体管C2。晶体管串R2的第一端(例如源极)可以接收目标电压VIN。晶体管串R2的第二端(例如漏极)输出经延迟的目标电压VA给电压检测电路112。晶体管串R2的控制端(例如栅极)接收偏压(例如接地电压AVSS或其他固定电压)。晶体管C2的控制端(例如栅极)耦接至晶体管串R2的第二端。晶体管C2的第一端(例如源极)与第二端(例如漏极)接收参考电压(例如接地电压AVSS或其他固定电压)。

在图5所示实施例中，触发电路121包括延迟电路510、缓冲器520、开关SW2以及开关SW3。图5所示延迟电路510、缓冲器520、开关SW2以及开关SW3可以参照图4所示延迟电路410、缓冲器420、开关SW2以及开关SW3的相关说明，故不再赘述。

图5所示延迟电路510包括晶体管511、晶体管512、晶体管串513以及晶体管514。晶体管511的控制端(例如栅极)与晶体管512的控制端(例如栅极)耦接至检测电路110的输出端，以接收电源就绪信号SPOR。晶体管511的第一端(例如源极)可以接收电源电压AVDD。晶体管512的第一端(例如漏极)耦接至晶体管511的第二端(例如漏极)。晶体管512的第二端接收参考电压(例如接地电压AVSS或其他固定电压)。

晶体管串513的第一端(例如源极)可以接收电源电压AVDD。晶体管串513的第二端(例如漏极)输出该经延迟的信号VB。晶体管串513的控制端(例如栅极)耦接至晶体管511的第二端与晶体管512的第一端。晶体管514的控制端(例如栅极)耦接至晶体管串513的第二端。晶体管514的第一端(例如源极)与第二端(例如漏极)接收参考电压(例如接地电压AVSS或其他固定电压)。

在图5所示实施例中，缓冲器520包括晶体管521、晶体管522、晶体管523、晶体管524、晶体管525以及晶体管526。晶体管521的控制端(例如栅极)、晶体管522的控制端(例如栅极)、晶体管523的控制端(例如栅极)与晶体管524的控制端(例如栅极)耦接至延迟电路110的输出端，以接收经延迟的信号VB。晶体管521的第一端(例如源极)可以接收电源电压AVDD。晶体管522的第一端(例如源极)耦接至晶体管521的第二端(例如漏极)。晶体管522的第二端(例如漏极)输出致能信号SEN给开关122、电压比较器CMP与参考电压产生器RVG。晶体管523的第一端(例如漏极)耦接至晶体管522的第二端。晶体管524的第一端(例如漏极)耦接至晶体管523的第二端(例如源极)。晶体管524的第二端(例如源极)接收参考电压(例如接地电压AVSS或其他固定电压)。

晶体管525的控制端(例如栅极)耦接至晶体管522的第二端与晶体管523的第一端。晶体管525的第一端(例如源极)耦接至晶体管521的第二端与晶体管522的第一端。晶体管525的第二端(例如漏极)接收参考电压(例如接地电压AVSS或其他固定电压)。晶体管526的控制端(例如栅极)耦接至晶体管522的第二端与晶体管523的第一端。晶体管526的第一端(例如源极)耦接至晶体管523的第二端与晶体管524的第一端。晶体管526的第二端(例如漏极)接收电源电压AVDD。

综上所述，本发明诸实施例所述的电源就绪信号产生装置100可以利用检测电路110检测目标电压VIN。当目标电压VIN为就绪时，检测电路110可以将电源就绪信号SPOR设置为就绪状态。电源就绪信号产生装置100还可以利用控制电路120去检查电源就绪信号SPOR。在电源就绪信号SPOR从未就绪状态转态为就绪状态后，控制电路120可以将电源就绪信号SPOR保持在就绪状态，并且控制电路120可以禁用检测电路110以降低功耗。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域的普通技术人员在不脱离本发明的精神和范围内，当可作些许的修改与变型，故本发明的保护范围当视后附的权利要求书所界定者为准。

Claims (9)

1.一种电源就绪信号产生装置，包括：

检测电路，被配置为检测目标电压，其中当该目标电压为就绪时，该检测电路将电源就绪信号设置为就绪状态；以及

控制电路，耦接至该检测电路的输出端以接收该电源就绪信号，其中在该电源就绪信号从未就绪状态转态为该就绪状态后，该控制电路将该电源就绪信号保持在该就绪状态并且禁用该检测电路；

其中该检测电路包括：

第一延迟电路，具有被配置为接收该目标电压的输入端，其中该第一延迟电路的输出端输出经延迟的目标电压；以及

电压检测电路，具有耦接至该第一延迟电路的该输出端的输入端，其中该电压检测电路比较该经延迟的目标电压与第一参考电压而获得比较结果，以及该电压检测电路依据该比较结果来设置该电源就绪信号；

其中，该第一延迟电路被配置为对该目标电压进行延迟，以确保该电压检测电路在电源就绪后对该目标电压进行电压检测；

其中，该第一延迟电路包括：晶体管串，具有被配置为接收该目标电压的第一端，其中该晶体管串的第二端输出该经延迟的目标电压，以及该晶体管串的控制端接收偏压；以及晶体管，具有耦接至该晶体管串的该第二端的控制端，其中该晶体管的第一端与第二端接收第二参考电压；

其中，该控制电路包括：触发电路，该触发电路的输入端耦接至该检测电路的该输出端以接收该电源就绪信号，该触发电路的输出端输出相关于该电源就绪信号的致能信号；以及第一开关，该第一开关的第一端被配置为接收电源电压，该第一开关的第二端耦接至该检测电路的该输出端，以及该第一开关的控制端耦接至该触发电路的该输出端以接收该致能信号；其中在该电源就绪信号从该未就绪状态转态为该就绪状态后，该致能信号导通该第一开关；

其中，该触发电路包括：第二延迟电路，该第二延迟电路的输入端耦接至该检测电路的该输出端以接收该电源就绪信号，该第二延迟电路的输出端输出经延迟的信号；以及第一缓冲器，该缓冲器的输入端耦接至该第二延迟电路的该输出端以接收该经延迟的信号，该第一缓冲器的输出端输出该致能信号；

其中，该第一缓冲器包括：第一晶体管，该第一晶体管的控制端耦接至该第二延迟电路的该输出端以接收该经延迟的信号，该第一晶体管的第一端被配置为接收该电源电压；第二晶体管，该第二晶体管的控制端耦接至该第二延迟电路的该输出端以接收该经延迟的信号，该第二晶体管的第一端耦接至该第一晶体管的第二端，以及该第二晶体管的第二端输出该致能信号；第三晶体管，该第三晶体管的控制端耦接至该第二延迟电路的该输出端以接收该经延迟的信号，该第三晶体管的第一端耦接至该第二晶体管的该第二端；第四晶体管，该第四晶体管的控制端耦接至该第二延迟电路的该输出端以接收该经延迟的信号，该第四晶体管的第一端耦接至该第三晶体管的第二端，以及该第四晶体管的第二端接收一参考电压；第五晶体管，该第五晶体管的控制端耦接至该第二晶体管的该第二端，该第五晶体管的第一端耦接至该第一晶体管的该第二端，以及该第五晶体管的第二端接收该参考电压；以及第六晶体管，该第六晶体管的控制端耦接至该第二晶体管的该第二端，该第六晶体管的第一端耦接至该第三晶体管的该第二端，以及该第六晶体管的第二端接收该电源电压；

其中，该第二晶体管的第二端分别耦接该第五晶体管的控制端、该第六晶体管的控制端和该电压检测电路，并且输出该致能信号至该电压检测电路中的电压比较器的启用端，以禁用或启用该检测电路。

2.根据权利要求1所述的电源就绪信号产生装置，其中当该电源就绪信号为该未就绪状态时，该控制电路启用该检测电路。

3.根据权利要求1所述的电源就绪信号产生装置，其中该电压检测电路包括：

电压比较器，具有第一输入端，该第一输入端耦接至该第一延迟电路的该输出端以接收该经延迟的目标电压，其中该电压比较器的第二输入端接收该第一参考电压，以及该电压比较器的输出端输出该电源就绪信号；

其中在该电源就绪信号从该未就绪状态转态为该就绪状态后，该控制电路禁用该电压比较器。

4.根据权利要求3所述的电源就绪信号产生装置，其中该电压检测电路还包括：

开关，具有耦接至该电压比较器的该第一输入端的第一端，其中该开关的第二端接收第二参考电压；

其中当该检测电路未上电时该开关为导通，以及当该检测电路已上电时该开关为截止。

5.根据权利要求3所述的电源就绪信号产生装置，其中该电压检测电路还包括：

参考电压产生器，耦接至该电压比较器的该第二输入端以提供该第一参考电压；

其中在该电源就绪信号从该未就绪状态转态为该就绪状态后，该控制电路禁用该参考电压产生器。

6.根据权利要求1所述的电源就绪信号产生装置，其中该第二延迟电路包括：

第二缓冲器，该第二缓冲器的输入端耦接至该检测电路的该输出端以接收该电源就绪信号；

可变电阻，具有被配置为接收该电源电压的第一端，其中该可变电阻的第二端输出该经延迟的信号，以及该可变电阻的控制端耦接至该第二缓冲器的输出端；以及

电容，该电容的第一端耦接至该可变电阻的该第二端，该电容的第二端接收参考电压。

7.根据权利要求1所述的电源就绪信号产生装置，其中该第二延迟电路包括：

第一晶体管，该第一晶体管的控制端耦接至该检测电路的该输出端以接收该电源就绪信号，该第一晶体管的第一端被配置为接收该电源电压；

第二晶体管，该第二晶体管的控制端耦接至该检测电路的该输出端以接收该电源就绪信号，该第二晶体管的第一端耦接至该第一晶体管的第二端，以及该第二晶体管的第二端接收一参考电压；

晶体管串，具有被配置为接收该电源电压的第一端，其中该晶体管串的第二端输出该经延迟的信号，以及该晶体管串的控制端耦接至该第一晶体管的该第二端与该第二晶体管的该第一端；以及

第三晶体管，该第三晶体管的控制端耦接至该晶体管串的该第二端，该第三晶体管的第一端与第二端接收该参考电压。

8.根据权利要求1所述的电源就绪信号产生装置，其中该触发电路还包括：

第二开关，该第二开关的控制端耦接至该检测电路的该输出端以接收该电源就绪信号，该第二开关的第一端耦接至该第一缓冲器的该输入端，以及该第二开关的第二端接收参考电压；

其中当该电源就绪信号为该就绪状态时该第二开关为截止，以及当该电源就绪信号为该未就绪状态时该第二开关为导通。

9.根据权利要求1所述的电源就绪信号产生装置，其中该触发电路还包括：

第二开关，具有被配置为接收该电源电压的控制端，其中该第二开关的第一端耦接至该第一缓冲器的该输入端，以及该第二开关的第二端接收参考电压；

其中当该控制电路未上电时该第二开关为导通，以及当该控制电路已上电时该第二开关为截止。

Images