TWI710777B - 電源就緒訊號產生裝置及其操作方法 - Google Patents

Abstract

一種電源就緒訊號產生裝置及其操作方法。電源就緒訊號產生裝置包括偵測電路以及控制電路。偵測電路偵測目標電壓。當目標電壓為就緒時，偵測電路將電源就緒訊號設置為就緒態。控制電路耦接至偵測電路的輸出端，以接收電源就緒訊號。在電源就緒訊號從未就緒態轉態為就緒態後，控制電路將電源就緒訊號保持於就緒態，並且控制電路禁能偵測電路。

Description

電源就緒訊號產生裝置及其操作方法

本發明是有關於一種電子電路，且特別是有關於一種電源就緒（power on ready, POR）訊號產生裝置及其操作方法。

電子電路的運行有賴於穩定的電源。當電源電壓尚未就緒時，不穩定的電源電壓可能會使電子電路的運行發生錯誤。電源就緒（power on ready, POR）偵測電路可以偵測電源電壓是否就緒，然後將偵測結果（電源就緒訊號）通知電子電路（下一級電路）。依據偵測結果，電子電路可以防止上電初期的錯誤行為並且在電源就緒後進行正常運行。

無論如何，在電子電路進行正常運行的期間，電子電路已經不需要電源就緒訊號了。習知的電源就緒偵測電路會在電子電路進行正常運行的期間一直保持於致能狀態，亦即電源就緒偵測電路會在電源就緒訊號不被需要的情況下持續耗電。

須注意的是，「先前技術」段落的內容是用來幫助了解本發明。在「先前技術」段落所揭露的部份內容（或全部內容）可能不是所屬技術領域中具有通常知識者所知道的習知技術。在「先前技術」段落所揭露的內容，不代表該內容在本發明申請前已被所屬技術領域中具有通常知識者所知悉。

本發明提供一種電源就緒（power on ready, POR）訊號產生裝置及其操作方法，其在電源就緒訊號從未就緒態轉態為就緒態後禁能偵測電路，以降低功耗。

本發明的一種電源就緒訊號產生裝置包括偵測電路以及控制電路。偵測電路被配置為偵測目標電壓。當目標電壓為就緒時，偵測電路將電源就緒訊號設置為就緒態。控制電路耦接至偵測電路的輸出端，以接收電源就緒訊號。在電源就緒訊號從未就緒態轉態為就緒態後，控制電路將電源就緒訊號保持於就緒態，並且控制電路禁能偵測電路。

本發明的一種電源就緒訊號產生裝置的操作方法包括：由偵測電路偵測目標電壓；當目標電壓為就緒時，由偵測電路將電源就緒訊號設置為就緒態；以及在電源就緒訊號從未就緒態轉態為就緒態後，由控制電路將電源就緒訊號保持於就緒態並且禁能偵測電路。

基於上述，本發明諸實施例所述電源就緒訊號產生裝置利用偵測電路偵測目標電壓。當目標電壓為就緒時，偵測電路可以將電源就緒訊號設置為就緒態。所述電源就緒訊號產生裝置還利用控制電路去檢查電源就緒訊號。在電源就緒訊號從未就緒態轉態為就緒態後，控制電路可以將電源就緒訊號保持於就緒態，並且控制電路可以禁能偵測電路以降低功耗。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

在本案說明書全文（包括申請專利範圍）中所使用的「耦接（或連接）」一詞可指任何直接或間接的連接手段。舉例而言，若文中描述第一裝置耦接（或連接）於第二裝置，則應該被解釋成該第一裝置可以直接連接於該第二裝置，或者該第一裝置可以透過其他裝置或某種連接手段而間接地連接至該第二裝置。本案說明書全文（包括申請專利範圍）中提及的「第一」、「第二」等用語是用以命名元件（element）的名稱，或區別不同實施例或範圍，而並非用來限制元件數量的上限或下限，亦非用來限制元件的次序。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件/步驟代表相同或類似部分。不同實施例中使用相同標號或使用相同用語的元件/構件/步驟可以相互參照相關說明。

圖1是依照本發明的一實施例的一種電源就緒（power on ready, POR）訊號產生裝置100的電路方塊（circuit block）示意圖。圖1所示電源就緒訊號產生裝置100包括偵測電路110以及控制電路120。偵測電路110可以偵測目標電壓VIN，並判斷目標電壓VIN是否就緒。當目標電壓VIN為就緒時，偵測電路110可以將電源就緒訊號SPOR設置為就緒態。控制電路120耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以將電源就緒訊號SPOR保持於就緒態，並且控制電路120可以藉由致能訊號SEN去禁能（disable）偵測電路110以降低功耗。

圖2是依照本發明的一實施例的一種電源就緒訊號產生裝置的操作方法的流程示意圖。請參照圖1與圖2。在電源就緒訊號產生裝置100上電後，因為目標電壓VIN尚未就緒，致使電源就緒訊號SPOR為未就緒態（例如低邏輯準位或其他準位）。此時，控制電路120藉由致能訊號SEN去致能（enable）偵測電路110（步驟S210）。被致能的偵測電路110可以偵測目標電壓VIN（步驟S220），並判斷目標電壓VIN是否就緒（步驟S230）。

當目標電壓VIN尚未就緒時（步驟S230的判斷結果為「否」），偵測電路110可以將電源就緒訊號SPOR設置為未就緒態（步驟S240）。當電源就緒訊號SPOR為未就緒態時，控制電路120可以藉由致能訊號SEN繼續致能偵測電路110（步驟S250）。因此，被致能的偵測電路110可以繼續偵測目標電壓VIN（步驟S220）。

當目標電壓VIN為就緒時（步驟S230的判斷結果為「是」），偵測電路110可以將電源就緒訊號SPOR設置為就緒態（例如高邏輯準位或其他準位）（步驟S260）。在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以將電源就緒訊號SPOR保持於就緒態，並且控制電路120可以藉由致能訊號SEN禁能偵測電路110以降低功耗（步驟S270）。

圖3是依照本發明的一實施例說明圖1所示偵測電路110與控制電路120的電路方塊示意圖。於圖3所示實施例中，偵測電路110包括延遲電路111以及電壓偵測電路112。延遲電路111的輸入端可以接收目標電壓VIN。在一些實施例中，目標電壓VIN可以是偵測電路110的電源電壓AVDD。在另一些實施例中，目標電壓VIN可以是不同於電源電壓AVDD的其他電壓。延遲電路111的輸出端輸出經延遲目標電壓VA。藉由將目標電壓VIN延遲傳輸給電壓偵測電路112，可以確保電壓偵測電路112在完成上電程序後對目標電壓VIN（經延遲目標電壓VA）進行電壓偵測。

電壓偵測電路112的輸入端耦接至延遲電路111的輸出端，以接收經延遲目標電壓VA。電壓偵測電路112可以比較經延遲目標電壓VA與參考電壓Vref（未繪示於圖3，容後詳述），而獲得比較結果。電壓偵測電路112可以依據比較結果來設置電源就緒訊號SPOR。須注意的是，電壓偵測電路112受控於控制電路120所輸出的致能訊號SEN。當致能訊號SEN致能電壓偵測電路112時，電壓偵測電路112可以對目標電壓VIN（經延遲目標電壓VA）進行電壓偵測，而對應地輸出電源就緒訊號SPOR。致能訊號SEN可以禁能電壓偵測電路112，以降低電壓偵測電路112的功耗。

於圖3所示實施例中，控制電路120包括觸發電路121以及開關122。觸發電路121的輸入端耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。觸發電路121的輸出端輸出相關於電源就緒訊號SPOR的致能訊號SEN。開關122的第一端可以接收電源電壓AVDD。開關122的第二端耦接至偵測電路110的輸出端。開關122的控制端耦接至觸發電路121的輸出端，以接收致能訊號SEN。觸發電路121可以檢查電源就緒訊號SPOR。在電源就緒訊號SPOR從未就緒態轉態為就緒態後，觸發電路121可以藉由致能訊號SEN導通（turn on）開關122。因此，在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以將電源就緒訊號SPOR保持於高邏輯準位（就緒態）。此外，在電源就緒訊號SPOR從未就緒態轉態為就緒態後，觸發電路121可以藉由致能訊號SEN去禁能偵測電路110，以降低偵測電路110的功耗。

圖4是依照本發明的一實施例說明圖3所示延遲電路111、電壓偵測電路112與觸發電路121的電路方塊示意圖。於圖4所示實施例中，延遲電路111包括電阻R1以及電容C1。電阻R1的第一端可以接收目標電壓VIN。電阻R1的第二端輸出經延遲目標電壓VA給電壓偵測電路112。電容C1的第一端耦接至電阻R1的第二端。電容C1的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

於圖4所示實施例中，電壓偵測電路112包括電壓比較器CMP、開關SW1以及參考電壓產生器RVG。電壓比較器CMP的第一輸入端耦接至延遲電路111的輸出端，以接收經延遲目標電壓VA。參考電壓產生器RVG耦接至電壓比較器CMP的第二輸入端，以提供參考電壓Vref。依照設計需求，參考電壓產生器RVG可以包括能隙（bandgap）電壓產生電路以及/或是其他電壓電路。舉例來說，參考電壓產生器RVG可以包括習知的參考電壓產生器或是其他參考電壓產生電路。

參考電壓產生器RVG的致能端EN耦接至觸發電路121，以接收致能訊號SEN。基於致能訊號SEN的控制，在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以禁能參考電壓產生器RVG，以降低參考電壓產生器RVG的功耗。舉例來說，致能訊號SEN可以決定是否切斷參考電壓產生器RVG的電源以降低功耗。

電壓比較器CMP的第一輸入端與第二輸入端分別接收經延遲目標電壓VA與參考電壓Vref。電壓比較器CMP可以比較經延遲目標電壓VA與參考電壓Vref，以獲得比較結果。電壓比較器CMP的輸出端可以輸出所述比較結果做為電源就緒訊號SPOR。電壓比較器CMP的致能端EN耦接至觸發電路121，以接收致能訊號SEN。基於致能訊號SEN的控制，在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以禁能電壓比較器CMP，以降低電壓比較器CMP的功耗。舉例來說，致能訊號SEN可以決定是否切斷電壓比較器CMP的電源以降低功耗。

開關SW1的第一端耦接至電壓比較器CMP的第一輸入端。開關SW1的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。開關SW1的控制端接收偵測電路110的電源電壓AVDD。基於電源電壓AVDD的控制，當偵測電路110未上電時，開關SW1為導通。當偵測電路110已上電時，開關SW1為截止（turn off）。

於圖4所示實施例中，觸發電路121包括延遲電路410以及緩衝器420。延遲電路410的輸入端耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。延遲電路410的輸出端輸出經延遲訊號VB給緩衝器420。緩衝器420的輸入端耦接至延遲電路410的輸出端，以接收經延遲訊號VB。緩衝器420的輸出端輸出致能訊號SEN給開關122、電壓比較器CMP與參考電壓產生器RVG。依照設計需求，緩衝器420可以包括反閘（NOT gate）、施密特觸發器（schmitt trigger）以及/或是其他緩衝電路。

於圖4所示實施例中，延遲電路410包括緩衝器411、可變電阻412以及電容413。緩衝器411的輸入端耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。依照設計需求，緩衝器411可以包括反閘、施密特觸發器以及/或是其他緩衝電路。可變電阻412的第一端可以接收電源電壓AVDD。可變電阻412的第二端輸出經延遲訊號VB。可變電阻412的控制端耦接至緩衝器411的輸出端。電容413的第一端耦接至可變電阻412的第二端。電容413的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

於圖4所示實施例中，依照設計需求，觸發電路121還可以選擇性地包括開關SW2。開關SW2的第一端耦接至緩衝器420的輸入端。開關SW2的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。開關SW2的控制端耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。當電源就緒訊號SPOR為就緒態時，開關SW2為截止。當電源就緒訊號SPOR為未就緒態時，開關SW2為導通。

於圖4所示實施例中，依照設計需求，觸發電路121還可以選擇性地包括開關SW3。開關SW3的第一端耦接至緩衝器420的輸入端。開關SW3的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。開關SW3的控制端可以接收控制電路120的電源電壓AVDD。當控制電路120未上電時，開關SW3為導通。當控制電路120已上電時，開關SW3為截止。

圖5是依照本發明的另一實施例說明圖3所示延遲電路111與觸發電路121的電路方塊示意圖。圖5所示電壓偵測電路112可以參照圖4所示電壓偵測電路112的相關說明，故不再贅述。於圖5所示實施例中，延遲電路111包括電晶體串R2以及電晶體C2。電晶體串R2的第一端（例如源極）可以接收目標電壓VIN。電晶體串R2的第二端（例如汲極）輸出經延遲目標電壓VA給電壓偵測電路112。電晶體串R2的控制端（例如閘極）接收偏壓（例如接地電壓AVSS或其他固定電壓）。電晶體C2的控制端（例如閘極）耦接至電晶體串R2的第二端。電晶體C2的第一端（例如源極）與第二端（例如汲極）接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

於圖5所示實施例中，觸發電路121包括延遲電路510、緩衝器520、開關SW2以及開關SW3。圖5所示延遲電路510、緩衝器520、開關SW2以及開關SW3可以參照圖4所示延遲電路410、緩衝器420、開關SW2以及開關SW3的相關說明，故不再贅述。

圖5所示延遲電路510包括電晶體511、電晶體512、電晶體串513以及電晶體514。電晶體511的控制端（例如閘極）與電晶體512的控制端（例如閘極）耦接至偵測電路110的輸出端，以接收電源就緒訊號SPOR。電晶體511的第一端（例如源極）可以接收電源電壓AVDD。電晶體512的第一端（例如汲極）耦接至電晶體511的第二端（例如汲極）。電晶體512的第二端接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

電晶體串513的第一端（例如源極）可以接收電源電壓AVDD。電晶體串513的第二端（例如汲極）輸出該經延遲訊號VB。電晶體串513的控制端（例如閘極）耦接至電晶體511的第二端與電晶體512的第一端。電晶體514的控制端（例如閘極）耦接至電晶體串513的第二端。電晶體514的第一端（例如源極）與第二端（例如汲極）接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

於圖5所示實施例中，緩衝器520包括電晶體521、電晶體522、電晶體523、電晶體524、電晶體525以及電晶體526。電晶體521的控制端（例如閘極）、電晶體522的控制端（例如閘極）、電晶體523的控制端（例如閘極）與電晶體524的控制端（例如閘極）耦接至延遲電路110的輸出端，以接收經延遲訊號VB。電晶體521的第一端（例如源極）可以接收電源電壓AVDD。電晶體522的第一端（例如源極）耦接至電晶體521的第二端（例如汲極）。電晶體522的第二端（例如汲極）輸出致能訊號SEN給開關122、電壓比較器CMP與參考電壓產生器RVG。電晶體523的第一端（例如汲極）耦接至電晶體522的第二端。電晶體524的第一端（例如汲極）耦接至電晶體523的第二端（例如源極）。電晶體524的第二端（例如源極）接收參考電壓（例如接地電壓AVSS或其他固定電壓）。

電晶體525的控制端（例如閘極）耦接至電晶體522的第二端與電晶體523的第一端。電晶體525的第一端（例如源極）耦接至電晶體521的第二端與電晶體522的第一端。電晶體525的第二端（例如汲極）接收參考電壓（例如接地電壓AVSS或其他固定電壓）。電晶體526的控制端（例如閘極）耦接至電晶體522的第二端與電晶體523的第一端。電晶體526的第一端（例如源極）耦接至電晶體523的第二端與電晶體524的第一端。電晶體526的第二端（例如汲極）接收電源電壓AVDD。

綜上所述，本發明諸實施例所述電源就緒訊號產生裝置100可以利用偵測電路110偵測目標電壓VIN。當目標電壓VIN為就緒時，偵測電路110可以將電源就緒訊號SPOR設置為就緒態。電源就緒訊號產生裝置100還可以利用控制電路120去檢查電源就緒訊號SPOR。在電源就緒訊號SPOR從未就緒態轉態為就緒態後，控制電路120可以將電源就緒訊號SPOR保持於就緒態，並且控制電路120可以禁能偵測電路110以降低功耗。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100:電源就緒訊號產生裝置

110:偵測電路

111:延遲電路

112:電壓偵測電路

120:控制電路

121:觸發電路

122:開關

410、510:延遲電路

411、420、520:緩衝器

412:可變電阻

413、C1:電容

511、512、514、521、522、523、524、525、C2:電晶體

513、R2:電晶體串

AVDD:電源電壓

AVSS:接地電壓

CMP:電壓比較器

R1:電阻

RVG:參考電壓產生器

S210~S270:步驟

SEN:致能訊號

SPOR:電源就緒訊號

SW1、SW2、SW3:開關

VA:經延遲目標電壓

VB:經延遲訊號

VIN:目標電壓

Vref:參考電壓

圖1是依照本發明的一實施例的一種電源就緒（power on ready, POR）訊號產生裝置的電路方塊（circuit block）示意圖。 圖2是依照本發明的一實施例的一種電源就緒訊號產生裝置的操作方法的流程示意圖。 圖3是依照本發明的一實施例說明圖1所示偵測電路與控制電路的電路方塊示意圖。 圖4是依照本發明的一實施例說明圖3所示延遲電路、電壓偵測電路與觸發電路的電路方塊示意圖。 圖5是依照本發明的另一實施例說明圖3所示延遲電路與觸發電路的電路方塊示意圖。

100:電源就緒訊號產生裝置

110:偵測電路

120:控制電路

SEN:致能訊號

SPOR:電源就緒訊號

VIN:目標電壓

Claims (14)

1. 一種電源就緒訊號產生裝置，包括：一偵測電路，被配置為偵測一目標電壓，其中當該目標電壓為就緒時，該偵測電路將一電源就緒訊號設置為一就緒態；以及一控制電路，耦接至該偵測電路的一輸出端以接收該電源就緒訊號，其中在該電源就緒訊號從一未就緒態轉態為該就緒態後，該控制電路將該電源就緒訊號保持於該就緒態並且禁能該偵測電路，其中該控制電路包括：一觸發電路，具有一輸入端耦接至該偵測電路的該輸出端以接收該電源就緒訊號，其中該觸發電路的一輸出端輸出相關於該電源就緒訊號的一致能訊號；以及一第一開關，具有一第一端被配置為接收一電源電壓，其中該第一開關的一第二端耦接至該偵測電路的該輸出端，以及該第一開關的一控制端耦接至該觸發電路的該輸出端以接收該致能訊號，其中在該電源就緒訊號從該未就緒態轉態為該就緒態後，該致能訊號導通該第一開關。
2. 如申請專利範圍第1項所述的電源就緒訊號產生裝置，其中當該電源就緒訊號為該未就緒態時，該控制電路致能該偵測電路。
3. 如申請專利範圍第1項所述的電源就緒訊號產生裝置，其中該偵測電路包括： 一延遲電路，具有一輸入端被配置為接收該目標電壓，其中該延遲電路的一輸出端輸出一經延遲目標電壓；以及一電壓偵測電路，具有一輸入端耦接至該延遲電路的該輸出端，其中該電壓偵測電路比較該經延遲目標電壓與一第一參考電壓而獲得一比較結果，以及該電壓偵測電路依據該比較結果來設置該電源就緒訊號。
4. 如申請專利範圍第3項所述的電源就緒訊號產生裝置，其中該延遲電路包括：一電阻，具有一第一端被配置為接收該目標電壓，其中該電阻的一第二端輸出該經延遲目標電壓；以及一電容，具有一第一端耦接至該電阻的該第二端，其中該電容的一第二端接收一第二參考電壓。
5. 如申請專利範圍第3項所述的電源就緒訊號產生裝置，其中該延遲電路包括：一電晶體串，具有一第一端被配置為接收該目標電壓，其中該電晶體串的一第二端輸出該經延遲目標電壓，以及該電晶體串的一控制端接收一偏壓；以及一電晶體，具有一控制端耦接至該電晶體串的該第二端，其中該電晶體的一第一端與一第二端接收一第二參考電壓。
6. 如申請專利範圍第3項所述的電源就緒訊號產生裝置，其中該電壓偵測電路包括：一電壓比較器，具有一第一輸入端耦接至該延遲電路的該輸 出端以接收該經延遲目標電壓，其中該電壓比較器的一第二輸入端接收該第一參考電壓，以及該電壓比較器的一輸出端輸出該電源就緒訊號；其中在該電源就緒訊號從該未就緒態轉態為該就緒態後，該控制電路禁能該電壓比較器。
7. 如申請專利範圍第6項所述的電源就緒訊號產生裝置，其中該電壓偵測電路更包括：一開關，具有一第一端耦接至該電壓比較器的該第一輸入端，其中該開關的一第二端接收一第二參考電壓；其中當該偵測電路未上電時該開關為導通，以及當該偵測電路已上電時該開關為截止。
8. 如申請專利範圍第6項所述的電源就緒訊號產生裝置，其中該電壓偵測電路更包括：一參考電壓產生器，耦接至該電壓比較器的該第二輸入端以提供該第一參考電壓；其中在該電源就緒訊號從該未就緒態轉態為該就緒態後，該控制電路禁能該參考電壓產生器。
9. 如申請專利範圍第1項所述的電源就緒訊號產生裝置，其中該觸發電路包括：一延遲電路，具有一輸入端耦接至該偵測電路的該輸出端以接收該電源就緒訊號，其中該延遲電路的一輸出端輸出一經延遲訊號；以及 一第一緩衝器，具有一輸入端耦接至該延遲電路的該輸出端以接收該經延遲訊號，其中該緩衝器的一輸出端輸出該致能訊號。
10. 如申請專利範圍第9項所述的電源就緒訊號產生裝置，其中該延遲電路包括：一第二緩衝器，具有一輸入端耦接至該偵測電路的該輸出端以接收該電源就緒訊號；一可變電阻，具有一第一端被配置為接收該電源電壓，其中該可變電阻的一第二端輸出該經延遲訊號，以及該可變電阻的一控制端耦接至該第二緩衝器的一輸出端；以及一電容，具有一第一端耦接至該可變電阻的該第二端，其中該電容的一第二端接收一參考電壓。
11. 如申請專利範圍第9項所述的電源就緒訊號產生裝置，其中該延遲電路包括：一第一電晶體，具有一控制端耦接至該偵測電路的該輸出端以接收該電源就緒訊號，其中該第一電晶體的一第一端被配置為接收該電源電壓；一第二電晶體，具有一控制端耦接至該偵測電路的該輸出端以接收該電源就緒訊號，其中該第二電晶體的一第一端耦接至該第一電晶體的一第二端，以及該第二電晶體的一第二端接收一參考電壓；一電晶體串，具有一第一端被配置為接收該電源電壓，其中該電晶體串的一第二端輸出該經延遲訊號，以及該電晶體串的一 控制端耦接至該第一電晶體的該第二端與該第二電晶體的該第一端；以及一第三電晶體，具有一控制端耦接至該電晶體串的該第二端，其中該第三電晶體的一第一端與一第二端接收該參考電壓。
12. 如申請專利範圍第9項所述的電源就緒訊號產生裝置，其中該第一緩衝器包括：一第一電晶體，具有一控制端耦接至該延遲電路的該輸出端以接收該經延遲訊號，其中該第一電晶體的一第一端被配置為接收該電源電壓；一第二電晶體，具有一控制端耦接至該延遲電路的該輸出端以接收該經延遲訊號，其中該第二電晶體的一第一端耦接至該第一電晶體的一第二端，以及該第二電晶體的一第二端輸出該致能訊號；一第三電晶體，具有一控制端耦接至該延遲電路的該輸出端以接收該經延遲訊號，其中該第三電晶體的一第一端耦接至該第二電晶體的該第二端；一第四電晶體，具有一控制端耦接至該延遲電路的該輸出端以接收該經延遲訊號，其中該第四電晶體的一第一端耦接至該第三電晶體的一第二端，以及該第四電晶體的一第二端接收一參考電壓；一第五電晶體，具有一控制端耦接至該第二電晶體的該第二端，其中該第五電晶體的一第一端耦接至該第一電晶體的該第二 端，以及該第五電晶體的一第二端接收該參考電壓；以及一第六電晶體，具有一控制端耦接至該第二電晶體的該第二端，其中該第六電晶體的一第一端耦接至該第三電晶體的該第二端，以及該第六電晶體的一第二端接收該電源電壓。
13. 如申請專利範圍第9項所述的電源就緒訊號產生裝置，其中該觸發電路還包括：一第二開關，具有一控制端耦接至該偵測電路的該輸出端以接收該電源就緒訊號，其中該第二開關的一第一端耦接至該第一緩衝器的該輸入端，以及該第二開關的一第二端接收一參考電壓；其中當該電源就緒訊號為該就緒態時該第二開關為截止，以及當該電源就緒訊號為該未就緒態時該第二開關為導通。
14. 如申請專利範圍第9項所述的電源就緒訊號產生裝置，其中該觸發電路還包括：一第二開關，具有一控制端配置為接收該電源電壓，其中該第二開關的一第一端耦接至該第一緩衝器的該輸入端，以及該第二開關的一第二端接收一參考電壓；其中當該控制電路未上電時該第二開關為導通，以及當該控制電路已上電時該第二開關為截止。

Images