CN112786709A - 一种低压降的肖特基整流管 - Google Patents

一种低压降的肖特基整流管 Download PDF

Info

Publication number
CN112786709A
CN112786709A CN202110220375.9A CN202110220375A CN112786709A CN 112786709 A CN112786709 A CN 112786709A CN 202110220375 A CN202110220375 A CN 202110220375A CN 112786709 A CN112786709 A CN 112786709A
Authority
CN
China
Prior art keywords
layer
type
metal layer
schottky barrier
barrier metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110220375.9A
Other languages
English (en)
Inventor
王建云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Zhongzhi Electronic Technology Co ltd
Original Assignee
Dongguan Zhongzhi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Zhongzhi Electronic Technology Co ltd filed Critical Dongguan Zhongzhi Electronic Technology Co ltd
Priority to CN202110220375.9A priority Critical patent/CN112786709A/zh
Publication of CN112786709A publication Critical patent/CN112786709A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明系提供一种低压降的肖特基整流管,包括n型衬底,n型衬底下设有阴极金属层,n型衬底上依次层叠有n型缓冲层和n型漂移层,n型漂移层上设有肖特基势垒金属层和环形的第一钝化层,肖特基势垒金属层上设有阳极金属层,阳极金属层上设有环形的第二钝化层;n型漂移层中设有互不接触的第一p型嵌入层、若干第二p型嵌入层和若干第三p型嵌入层;肖特基势垒金属层中设有连接于第一p型嵌入层上的第一下凸部,肖特基势垒金属层中设有若干分别连接于各个第二p型嵌入层上的第二下凸部。本发明在n型漂移层中设置有多个p型嵌入层,正向压降低,肖特基势垒金属层设置有部分向上拱起的结构,能够提高正向导通电流。

Description

一种低压降的肖特基整流管
技术领域
本发明涉及肖特基整流管,具体公开了一种低压降的肖特基整流管。
背景技术
肖特基整流管又称肖特基二极管,是利用金属与半导体接触形成金属-半导体结远离制作的,具有低功耗、超高速的优良性能。
在对肖特基整流管施加正向电压时,金属与半导体之间的肖特基势垒处能够形成导通效果,但肖特基势垒处还是存在不可忽略的内电场,形成较大的正向压降,影响肖特基整流管的正向导通电流,肖特基整流管的性能不佳。
发明内容
基于此,有必要针对现有技术问题,提供一种低压降的肖特基整流管,正向压降低,正向导通电流大。
为解决现有技术问题,本发明公开一种低压降的肖特基整流管,包括n型衬底,n型衬底下设有阴极金属层,n型衬底上依次层叠有n型缓冲层和n型漂移层,n型漂移层上设有肖特基势垒金属层和环形的第一钝化层,肖特基势垒金属层的边缘叠于第一钝化层上,肖特基势垒金属层上设有阳极金属层,阳极金属层上设有环形的第二钝化层;
n型漂移层中设有互不接触的第一p型嵌入层、若干第二p型嵌入层和若干第三p型嵌入层,各个第二p型嵌入层围绕于第一p型嵌入层的四周,第三p型嵌入层位于第一p型嵌入层和第二p型嵌入层之间;
肖特基势垒金属层中设有连接于第一p型嵌入层上的第一下凸部,肖特基势垒金属层中设有若干分别连接于各个第二p型嵌入层上的第二下凸部,第二下凸部的数量与第二p型嵌入层的数量相等,肖特基势垒金属层的厚度均匀。
进一步的,n型衬底为轻掺杂n型离子的半导体材料层,n型缓冲层为重掺杂n型离子的半导体材料层,n型漂移层为轻掺杂n型离子的半导体材料层。
进一步的,n型衬底为轻掺杂n型离子的碳化硅层,n型缓冲层为重掺杂n型离子的碳化硅层,n型漂移层为轻掺杂n型离子的碳化硅层。
进一步的,阴极金属层和阳极金属层均为钛金属层或银金属层。
进一步的,第一钝化层为二氧化硅层。
进一步的,第二钝化层为聚酰亚胺膜。
进一步的,肖特基势垒金属层为钨金属层或铬金属层。
进一步的,肖特基势垒金属层中设有位于第一下凸部与第二下凸部之间的第三下凸部,第三下凸部包围于n型漂移层中。
进一步的,阳极金属层上设有第一凹槽、若干第二凹槽和若干第三凹槽,第一凹槽位于第一下凸部的正上方,第一凹槽位于第二钝化层的包围中;第二凹槽的数量与第二下凸部的数量相等,第二凹槽位于第二下凸部的正上方,第二凹槽位于第二钝化层内环中;阳极金属层上设有数量与第三下凸部数量相等的第三凹槽,第三凹槽位于第三下凸部的正上方,第三凹槽位于第二钝化层的内环中。
进一步的,n型漂移层还设有若干第四p型嵌入层,各个第四p型嵌入层围绕于所有第二p型嵌入层的四周。
本发明的有益效果为:本发明公开一种低压降的肖特基整流管,在n型漂移层中设置有多个p型嵌入层,能够提供充足的空穴,在对肖特基整流管施加正向电压时,能够显著提高对内电场的削弱效果,正向压降低,正向导通电流大,开启电压小,此外,肖特基势垒金属层设置有部分向上拱起的结构,能够有效确保肖特基势垒金属层与n型漂移层之间的接触面积,从而进一步提高正向导通电流,整体结构的性能优良。
附图说明
图1为本发明的结构示意图。
附图标记:n型衬底10、阴极金属层11、n型缓冲层12、n型漂移层13、第一钝化层14、第二钝化层15、肖特基势垒金属层20、第一下凸部21、第二下凸部22、第三下凸部23、阳极金属层30、第一凹槽31、第二凹槽32、第三凹槽33、第一p型嵌入层41、第二p型嵌入层42、第三p型嵌入层43、第四p型嵌入层44。
具体实施方式
为能进一步了解本发明的特征、技术手段以及所达到的具体目的、功能,下面结合附图与具体实施方式对本发明作进一步详细描述。
参考图1。
本发明实施例公开一种低压降的肖特基整流管,包括n型衬底10,n型衬底10下设有阴极金属层11,n型衬底10上沿纵向依次层叠有n型缓冲层12和n型漂移层13,n型漂移层13上设有肖特基势垒金属层20和环形的第一钝化层14,环形的第一钝化层14的中心形成有为肖特基势垒金属层20让位的开口,肖特基势垒金属层20的边缘叠于第一钝化层14上,肖特基势垒金属层20的中心区域在第一钝化层14的包围之中,肖特基势垒金属层20上设有阳极金属层30,阳极金属层30上设有环形的第二钝化层15,环形的第二钝化层15中心形成有为阳极金属层30与外界电极实现导通的开口,第二钝化层15还覆盖于肖特基势垒金属层20的边缘以及第一钝化层14的顶面;
n型漂移层13中设有互不接触的一个第一p型嵌入层41、若干第二p型嵌入层42和若干第三p型嵌入层43,优选地,第二p型嵌入层42包围的面积为S1,肖特基势垒金属层20的面积为S0,0.5S0≤S1≤0.8S0,能够有效确保肖特基势垒金属层20与n型漂移层13之间的接触面积,各个第二p型嵌入层42围绕于第一p型嵌入层41的四周,相邻的两个第二p型嵌入层42之间形成有间隔,所有的第三p型嵌入层43位于第一p型嵌入层41和第二p型嵌入层42之间,相邻的两个第三p型嵌入层43之间形成有间隔,第一p型嵌入层41、第二p型嵌入层42和第三p型嵌入层43均为掺杂了p型离子的半导体材料层,硼离子为p型离子;肖特基势垒金属层20中设有连接于第一p型嵌入层41上的第一下凸部21,阳极金属层30能够通过第一下凸部21调节第一p型嵌入层41与n型漂移层13之间的PN结,肖特基势垒金属层20中设有若干分别连接于各个第二p型嵌入层42上的第二下凸部22,阳极金属层30能够通过第二下凸部22调节第二p型嵌入层42与n型漂移层13之间的PN结,第二下凸部22的数量与第二p型嵌入层42的数量相等,第一下凸部21和第二下凸部22均向下凸出,肖特基势垒金属层20的厚度均匀,即肖特基势垒金属层20的各处厚度相等,能够有效确保肖特基势垒金属层20处电场分布的均匀性,从而有效提高肖特基整流管的性能。
本发明设置了第一p型嵌入层41、第二p型嵌入层42和第三p型嵌入层43,当对肖特基整流管施加正向电压时,肖特基势垒金属层20与n型漂移层13之间的内电场被削弱,且第一p型嵌入层41、第二p型嵌入层42和第三p型嵌入层43能够提供充足的空穴,可有效确保内电场的削弱效果,能够有效降低正向压降,此外,间接与阳极金属层30相连的第一p型嵌入层41与第二p型嵌入层42能够更高效地向n型漂移层13注入空穴,从而进一步提高对内电场的削弱效果,可降低肖特基整流管的开启电压;第一下凸部21和第二下凸部22之间的肖特基势垒金属层20为向上拱起的结构,即使被第一p型嵌入层41和第二p型嵌入层42阻挡了肖特基势垒金属层20与n型漂移层13之间的部分接触,设置部分向上拱起的肖特基势垒金属层20仍能够有效确保肖特基势垒金属层20与n型漂移层13之间形成有充足的接触面积,能够有效确保正向导通电流,并且进一步降低正向压降,肖特基整流管的性能好。
在本实施例中,n型衬底10为轻掺杂n型离子的半导体材料层,n型缓冲层12为重掺杂n型离子的半导体材料层,n型漂移层13为轻掺杂n型离子的半导体材料层,磷离子、砷离子和锑离子均为n型离子。
在本实施例中,n型衬底10为轻掺杂n型离子的碳化硅层,n型缓冲层12为重掺杂n型离子的碳化硅层,n型漂移层13为轻掺杂n型离子的碳化硅层,碳化硅具有禁带宽度大、临界击穿场强高、导热率高、饱和离子漂移速度低、介电常数低等优点。
在本实施例中,阴极金属层11和阳极金属层30均为钛金属层或银金属层,阴极金属层11和阳极金属层30还可以是镍金属层。
在本实施例中,第一钝化层14为二氧化硅层。
在本实施例中,第二钝化层15为聚酰亚胺膜。
在本实施例中,肖特基势垒金属层20为钨金属层或铬金属层,肖特基势垒金属层20还可以是镍金属层。
在本实施例中,肖特基势垒金属层20中设有至少一个位于第一下凸部21与第二下凸部22之间的第三下凸部23,第三下凸部23向下凸出,第三下凸部23被包围于n型漂移层13中,通过第三下凸部23能够进一步提高肖特基势垒金属层20与n型漂移层13之间的接触面积,从而进一步提高肖特基整流管的正向导通电流。
基于上述实施例,阳极金属层30上设有一个第一凹槽31、若干第二凹槽32和若干第三凹槽33,第一凹槽31位于第一下凸部21的正上方,第一凹槽31位于第二钝化层15的包围中,能够有效提高阳极金属层30与外界电极之间连接的牢固性;第二凹槽32的数量与第二下凸部22的数量相等,各个第二凹槽32分别位于各个第二下凸部22的正上方,第二凹槽32位于第二钝化层15内环中,能够有效稳固阳极金属层30与第二钝化层15之间连接结构的牢固性;阳极金属层30上设有数量与第三下凸部23数量相等的第三凹槽33,第三凹槽33位于第三下凸部23的正上方,阳极金属层30的厚度均匀,即阳极金属层30的各处厚度相等,能够进一步确保肖特基势垒金属层20处的电场分布均匀,第三凹槽33位于第二钝化层15的内环中,能够有效提高阳极金属层30与外界电极之间连接的牢固性。
在本实施例中,n型漂移层13还设有若干第四p型嵌入层44,各个第四p型嵌入层44围绕于所有第二p型嵌入层42所组成区域的四周,通过第四p型嵌入层44能够进一步提高n型漂移层13中电场分布的均匀性,从而进一步提高肖特基整流管的性能。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种低压降的肖特基整流管,其特征在于,包括n型衬底(10),所述n型衬底(10)下设有阴极金属层(11),所述n型衬底(10)上依次层叠有n型缓冲层(12)和n型漂移层(13),所述n型漂移层(13)上设有肖特基势垒金属层(20)和环形的第一钝化层(14),所述肖特基势垒金属层(20)的边缘叠于所述第一钝化层(14)上,所述肖特基势垒金属层(20)上设有阳极金属层(30),所述阳极金属层(30)上设有环形的第二钝化层(15);
所述n型漂移层(13)中设有互不接触的第一p型嵌入层(41)、若干第二p型嵌入层(42)和若干第三p型嵌入层(43),各个所述第二p型嵌入层(42)围绕于所述第一p型嵌入层(41)的四周,所述第三p型嵌入层(43)位于所述第一p型嵌入层(41)和所述第二p型嵌入层(42)之间;
所述肖特基势垒金属层(20)中设有连接于所述第一p型嵌入层(41)上的第一下凸部(21),所述肖特基势垒金属层(20)中设有若干分别连接于各个所述第二p型嵌入层(42)上的第二下凸部(22),所述第二下凸部(22)的数量与所述第二p型嵌入层(42)的数量相等,所述肖特基势垒金属层(20)的厚度均匀。
2.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述n型衬底(10)为轻掺杂n型离子的半导体材料层,所述n型缓冲层(12)为重掺杂n型离子的半导体材料层,所述n型漂移层(13)为轻掺杂n型离子的半导体材料层。
3.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述n型衬底(10)为轻掺杂n型离子的碳化硅层,所述n型缓冲层(12)为重掺杂n型离子的碳化硅层,所述n型漂移层(13)为轻掺杂n型离子的碳化硅层。
4.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述阴极金属层(11)和所述阳极金属层(30)均为钛金属层或银金属层。
5.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述第一钝化层(14)为二氧化硅层。
6.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述第二钝化层(15)为聚酰亚胺膜。
7.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述肖特基势垒金属层(20)为钨金属层或铬金属层。
8.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述肖特基势垒金属层(20)中设有位于所述第一下凸部(21)与所述第二下凸部(22)之间的第三下凸部(23),所述第三下凸部(23)包围于所述n型漂移层(13)中。
9.根据权利要求8所述的一种低压降的肖特基整流管,其特征在于,所述阳极金属层(30)上设有第一凹槽(31)、若干第二凹槽(32)和若干第三凹槽(33),所述第一凹槽(31)位于所述第一下凸部(21)的正上方,所述第一凹槽(31)位于所述第二钝化层(15)的包围中;所述第二凹槽(32)的数量与所述第二下凸部(22)的数量相等,所述第二凹槽(32)位于所述第二下凸部(22)的正上方,所述第二凹槽(32)位于所述第二钝化层(15)内环中;所述阳极金属层(30)上设有数量与所述第三下凸部(23)数量相等的第三凹槽(33),所述第三凹槽(33)位于所述第三下凸部(23)的正上方,所述第三凹槽(33)位于所述第二钝化层(15)的内环中。
10.根据权利要求1所述的一种低压降的肖特基整流管,其特征在于,所述n型漂移层(13)还设有若干第四p型嵌入层(44),各个所述第四p型嵌入层(44)围绕于所有所述第二p型嵌入层(42)的四周。
CN202110220375.9A 2021-02-26 2021-02-26 一种低压降的肖特基整流管 Pending CN112786709A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110220375.9A CN112786709A (zh) 2021-02-26 2021-02-26 一种低压降的肖特基整流管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110220375.9A CN112786709A (zh) 2021-02-26 2021-02-26 一种低压降的肖特基整流管

Publications (1)

Publication Number Publication Date
CN112786709A true CN112786709A (zh) 2021-05-11

Family

ID=75761984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110220375.9A Pending CN112786709A (zh) 2021-02-26 2021-02-26 一种低压降的肖特基整流管

Country Status (1)

Country Link
CN (1) CN112786709A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037094A (ko) * 2000-11-13 2002-05-18 곽정소 쇼트키 베리어 다이오드 및 그 제조방법
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
CN1661809A (zh) * 2004-02-24 2005-08-31 三洋电机株式会社 半导体装置及其制造方法
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020037094A (ko) * 2000-11-13 2002-05-18 곽정소 쇼트키 베리어 다이오드 및 그 제조방법
JP2003158259A (ja) * 2001-09-07 2003-05-30 Toshiba Corp 半導体装置及びその製造方法
CN1661809A (zh) * 2004-02-24 2005-08-31 三洋电机株式会社 半导体装置及其制造方法
US7851881B1 (en) * 2008-03-21 2010-12-14 Microsemi Corporation Schottky barrier diode (SBD) and its off-shoot merged PN/Schottky diode or junction barrier Schottky (JBS) diode

Similar Documents

Publication Publication Date Title
EP3238260B1 (en) Reverse-conducting semiconductor device
US6710418B1 (en) Schottky rectifier with insulation-filled trenches and method of forming the same
JP6206862B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
KR20000010929A (ko) 쇼트키 장벽 정류기와 그 제조방법
JP6064547B2 (ja) 半導体装置
KR20110094066A (ko) 바이폴러 펀치-스루 반도체 디바이스 및 이러한 반도체 디바이스를 제조하는 방법
US10056501B2 (en) Power diode with improved reverse-recovery immunity
EP0506450B1 (en) A method of manufacturing a Schottky barrier diode
JP5310291B2 (ja) 半導体装置およびその製造方法
JP7388027B2 (ja) 炭化珪素半導体装置
CN216793696U (zh) 一种集成结势垒肖特基的mosfet器件
JP3807023B2 (ja) 電力用ダイオード
CN112786709A (zh) 一种低压降的肖特基整流管
US11444156B2 (en) Semiconductor device
CN114400256A (zh) 一种集成结势垒肖特基的mosfet器件
JP2014192433A (ja) 半導体装置
CN116646406A (zh) 宽带隙半导体器件与其制造方法
CN114400257A (zh) 一种集成结势垒肖特基的mosfet器件
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
KR102183959B1 (ko) 항복전압 특성이 개선된 쇼트키 장벽 다이오드 및 그 제조방법
CN112864255A (zh) 一种肖特基二极管结构及其制造方法
JP2009043924A (ja) ダイオード
CN216793695U (zh) 一种集成结势垒肖特基的mosfet器件
EP4340035A1 (en) Mps diode having non-uniformly spaced wells and method for manufacturing the same
US20240097047A1 (en) Mps diode having a doped region and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210511