CN112786552A - 半导体元件及其制备方法 - Google Patents

半导体元件及其制备方法 Download PDF

Info

Publication number
CN112786552A
CN112786552A CN202011179264.XA CN202011179264A CN112786552A CN 112786552 A CN112786552 A CN 112786552A CN 202011179264 A CN202011179264 A CN 202011179264A CN 112786552 A CN112786552 A CN 112786552A
Authority
CN
China
Prior art keywords
pad
semiconductor device
groove
top surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011179264.XA
Other languages
English (en)
Inventor
简荣兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN112786552A publication Critical patent/CN112786552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
    • H01L2224/02235—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/03916—Methods of manufacturing bonding areas involving a specific sequence of method steps a passivation layer being used as a mask for patterning the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05013—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/05076—Plural internal layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件具有一基底、一垫结构以及一上凹槽，该垫结构位在该基底上，该上凹槽位在该垫结构的一顶表面上。该半导体元件的该制备方法包括形成一垫结构在一基底上以及形成一上凹槽在该垫结构的一顶表面上。

Description

半导体元件及其制备方法
技术领域
本申请案主张2019年11月5日申请的美国正式申请案第16/674,367号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是涉及一种半导体元件以及该半导体元件的制备方法。特别是涉及一种具有一凹槽的半导体元件，以及具有该凹槽的该半导体元件的制备方法。
背景技术
半导体元件是使用在不同的电子应用，例如个人电脑、手机、数码相机，或其他电子设备。半导体元件的尺寸是逐渐地变小，以符合计算能力所逐渐增加的需求。然而，在尺寸变小的制程期间，增加不同的问题，且影响到最终电子特性、品质以及良率。因此，仍然持续着在达到改善品质、良率以及可靠度方面的挑战。
上文的“先前技术”说明仅是提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种半导体元件，包括：一基底；一垫结构，位在该基底上；以及一上凹槽，位在该垫结构的一顶表面上。
在本公开的一些实施例中，该垫结构包括一下垫以及一上垫，该下垫位在该基底上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。
在本公开的一些实施例中，该半导体元件还包括一下凹槽，位在该下垫的一顶表面上，其中该上垫位在该下凹槽与该下垫上。
在本公开的一些实施例中，该半导体元件还包括两个间隙子，贴合到该垫结构的两侧。
在本公开的一些实施例中，该上凹槽邻近该上垫的该顶表面的一边缘设置。
在本公开的一些实施例中，该垫结构包括一下垫、一中垫以及一上垫，该下垫位在该基底上，该中垫位在该下垫上，该上垫位在该中垫上，而该上凹槽则位在该上垫的一顶表面上。
在本公开的一些实施例中，该半导体元件还包括一下凹槽以及一中凹槽，该下凹槽位在该下垫的一顶表面上，该中凹槽位在该中垫的一顶表面上，其中该中垫位在该下凹槽与该下垫上，而该上垫则位在该中凹槽与该中垫上。
在本公开的一些实施例中，半导体元件，还包括一重分布层，位在该基底上，其中该垫结构位在该重分布层上。
在本公开的一些实施例中，该垫结构包括一下垫以及一上垫，该下垫位在该重分布层上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。
在本公开的一些实施例中，该半导体元件还包括一基础凹槽以及一下凹槽，该基础凹槽位在该重分布层的一顶表面上，该下凹槽位在该下垫的一顶表面上并直接位在该基础凹槽上方，其中该下垫位在该基础凹槽与该重分布层上，该上垫位在该下凹槽与该下垫上，而该上凹槽则直接位在该下凹槽上方。
在本公开的一些实施例中，该上凹槽的一深度对该垫结构的一厚度的一比率，介于1∶10到1∶20之间。
在本公开的一些实施例中，该半导体元件还包括一应力释放结构，直接位在该垫结构下方。
在本公开的一些实施例中，该应力释放结构包括一导电架以及多个隔离区段，该导电架直接位在该垫结构下方，该多个隔离区段位在该导电架内。
在本公开的一些实施例中，该半导体元件还包括一应力缓冲层，位在该应力释放结构与该垫结构之间，其中该应力缓冲层由一材料所制，该材料具有一热膨胀系数以及一杨氏模量，该热膨胀系数小于约20ppm/℃，而该杨氏模量小于约15GPa。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：提供一基底；形成一垫结构在该基底上；以及形成一上凹槽在该垫结构的一顶表面上。
在本公开的一些实施例中，半导体元件的制备方法还包括：形成多个钝化层在该基底上；以及形成一垫开口以穿经该多个钝化层；其中该垫结构形成在该垫开口中。
在本公开的一些实施例中，该半导体元件的制备方法还包括：执行一钝化制程，包括以一前驱物浸润该垫开口，其中该前驱物为三甲硅基二甲胺(dimethylaminotrimethylsilane)或四甲基硅烷(tetramethylsilane)。
在本公开的一些实施例中，该半导体元件的制备方法还包括：执行一清洗制程，其中该清洗制程包括涂敷一远端等离子体到该垫开口。
由于本公开该半导体元件的设计，该上凹槽可当作是一探针尖的一导引(guide)，以避免滑动的探针尖移出该上凹槽。因此，即使探针尖发生滑动，然半导体的周围环境仍可维持完整。结果，可改善该半导体元件的良率，且可改善该半导体元件的效能。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量示图时，可得以更全面了解本申请的公开内容，示图中相同的元件符号是指相同的元件。
图1为依据本公开一实施例中一种半导体元件的顶视示意图。
图2为依据本公开图1中沿剖线A-A’的剖视示意图。
图3为依据本公开一实施例中一种半导体元件的顶视示意图。
图4为依据本公开图3中沿剖线A-A’的剖视示意图。
图5到图8为依据本公开一实施例中各半导体元件的顶视示意图。
图9为依据本公开一实施例中一种半导体元件的顶视示意图。
图10为依据本公开图9中沿剖线A-A’的剖视示意图。
图11为依据本公开一实施例中另一种半导体元件的剖视示意图。
图12为依据本公开一实施例中一种半导体元件的顶视示意图。
图13为依据本公开图12中沿剖线A-A’的剖视示意图。
图14为依据本公开一实施例中一种半导体元件的制备方法的流程示意图。
图15为依据本公开一实施例中一种半导体元件的顶视示意图。
图16为依据本公开图15中沿剖线A-A’的剖视示意图。
图17为依据本公开一实施例中一种半导体元件的顶视示意图。
图18为依据本公开图17中沿剖线A-A’的剖视示意图。
图19到图24为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图25及图26为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图27到图29为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图30为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图31为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
图32为依据本公开一实施例中一种半导体元件的一中间阶段半导体元件的顶视示意图。
图33为依据本公开图32中沿剖线A-A’的剖视示意图。
图34到图36为依据本公开另一实施例中制备半导体元件流程的某部分的剖视示意图。
图37及图38为依据本公开一实施例中制备半导体元件流程的某部分的剖视示意图。
其中，附图标记说明如下：
10：制备方法
100A：半导体元件
100B：半导体元件
100C：半导体元件
100D：半导体元件
100E：半导体元件
100F：半导体元件
100G：半导体元件
100I：半导体元件
100J：半导体元件
101：基底
103：绝缘层
105：主动区
107：字元线
107-1：字元线隔离层
107-2：字元线电极
107-3：字元线盖层
109：掺杂区
109-1：第一掺杂区
109-2：第二掺杂区
111：接触点
111-1：第一接触点
111-2：第二接触点
113：位元线接触点
115：位元线
117：栓塞
119：电容结构
119-1：电容底电极
119-2：电容隔离层
119-3：电容顶电极
121：第一导电通孔
123：第一导电层
123-1：第一基础凹槽
125：第二导电通孔
127：重分布层
127-1：第二基础凹槽
129：应力缓冲层
201：第一垫结构
201-1：第一垫开孔
203：第一下垫
203-1：第一下凹槽
205：第一上垫.
205-1：第一上凹槽
207：第一中垫
207-1：第一中凹槽
209：间隙子层
209-1：间隙子
301：应力释放结构
301-1：应力释放结构开孔
303：导电架
305：隔离区段
401：第二垫结构
401-1：第二垫开孔
403：第二下垫
403-1：第二下凹槽
405：第二上垫
405-1：第二上凹槽
501：第一隔离膜
503：第二隔离膜
505：第三隔离膜
507：第四隔离膜
509：第五隔离膜
511：第六隔离膜
513：第七隔离膜
515：第八隔离膜
601：第一钝化层
603：第二钝化层
605：第三钝化层
607：第四钝化层
701：清洗制程
703：钝化制程
D1：深度
D2：厚度
D3：深度
D4：厚度
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
W：方向
X：方向
Y：方向
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对关系用语旨在除图中所示出的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关系描述语可同样相应地进行解释。
理应理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进部性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
除非内容中另有所指，否则当代表定向(orientation)、布局(layout)、位置(location)、形状(shapes)、尺寸(sizes)、数量(amounts)，或其他量测(measures)时，则如在本文中所使用的例如“同样的(same)”、“相等的(equal)”、“平坦的(planar)”，或是“共面的(coplanar)”等术语(terms)并非必要意指一精确地完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，但其意指在可接受的差异内，是包含差不多完全相同的定向、布局、位置、形状、尺寸、数量，或其他量测，而举例来说，所述可接受的差异是可因为制造流程(manufacturing processes)而发生。术语“大致地(substantially)”是可被使用在本文中，以表现出此意思。举例来说，如大致地相同的(substantially the same)、大致地相等的(substantially equal)，或是大致地平坦的(substantially planar)，是为精确地相同的、相等的，或是平坦的，或者是其是可为在可接受的差异内的相同的、相等的，或是平坦的，而举例来说，所述可接受的差异是可因为制造流程而发生。
在本公开中，一半导体元件通常意指可通过利用半导体特性(semiconductorcharacteristics)运行的一元件，而一光电元件(electro-optic device)、一发光显示元件(light-emitting display device)、一半导体线路(semiconductor circuit)以及一电子元件(electronic device)，是均包括在半导体元件的范畴中。
应当理解，在本公开的描述中，上方(above)(或之上(up))是对应Z方向箭头的该方向，而下方(below)(或之下(down))是对应Z方向箭头的相对方向。
图1为依据本公开一实施例中一种半导体元件100A的顶视示意图。图2为依据本公开图1中沿剖线A-A’的该半导体元件100A的剖视示意图。为了清楚表示，本公开的半导体元件100A的一些部件并未显示在图1中。
请参考图1及图2，在所述的实施例中，半导体元件100A可包括一基底101、一绝缘层103、多个字元线107、多个掺杂区109、多个接触点111、多个位元线115、多个栓塞117、多个电容结构119、一第一导电通孔121、一第一导电层123、多个隔离膜、多个钝化层以及一第一垫结构201。
请参考图1及图2，在所述的实施例中，举例来说，基底101可由下列材料所形成：硅、锗、硅锗(silicon germanium)、碳化硅(silicon carbon)、碳化锗硅(silicongermanium carbon)、镓、砷化镓(gallium arsenide)、砷化铟(indium arsenic)、磷化铟(indium phosphorus)或其他IV-IV族、III-V族或II-VI族半导体材料。绝缘层103可设置在基底101的一上部中。(在图2的剖视图中显示二绝缘层103，但其他数量的绝缘层可使用在其他实施例中。)举例来说，绝缘层103可由一隔离材料所制，例如氧化硅、氮化硅、氮氧化硅、氧化氮化硅、氟掺杂硅(fluoride-doped silicate)。绝缘层103可界定出基底101的多个主动区105。
应当理解，在本公开中，氮氧化硅是表示一物质，此物质含有硅、氮以及氧，而其中氧的一比例大于氮的比例。而氧化氮化硅是表示一物质，此物质含有硅、氮以及氧，而其中氮的一比例大于氧的比例。
请参考图1及图2，在所述的实施例中，多个字元线107可设置在基底101的上部中，且相互间隔设置。每一主动区105可贯穿其中二字元线107。多个字元线107可包括多个字元线隔离层107-1、多个字元线电极107-2以及多个字元线盖层107-3，多个字元线隔离层107-1朝内设置在基底101中，多个字元线电极107-2分别地对应设置在多个字元线隔离层107-1上，多个字元线盖层107-3分别地对应设置在多个字元线电极107-2上。
请参考图1及图2，在所述的实施例中，举例来说，多个字元线隔离层107-1可由一隔离材料所制，该隔离材料具有一介电常数，该介电常数约4.0或更大。(除非另有说明，否则所有在文中所提及的所有介电常数是相对于一真空。)具有约4.0或更大的介电常数的该隔离材料，可为氧化铪(hafnium oxide)、氧化锆(zirconium oxide)、氧化铝(aluminumoxide)、氧化钛(titanium oxide)、氧化镧(lanthanum oxide)、锶酸钛(strontiumtitanate)、铝酸镧(lanthanum aluminate)、氧化钇(yttrium oxide)、三氧化锗(gallium(III)trioxide)、钆镓氧化物(gadolinium gallium oxide)、锆钛酸铅(lead zirconiumtitanate)、锶钛酸钡(barium strontium titanate)或其混合物。或者是，在其他实施例中，该隔离材料可为氧化硅、氮化硅、氮氧化硅、氧化氮化硅，或其类似物。
请参考图1及图2，在所述的实施例中，举例来说，多个字元线电极107-2可由一导电材料所制，例如掺杂多晶硅、硅锗、金属、金属合金、硅化金属、氮化金属、碳化金属或含有其组合的多层。金属可为铝、铜、钨或钴。硅化金属可为硅化镍、硅化铂、硅化钛、硅化钼、硅化钴、硅化钽、硅化钨或其类似物。举例来说，多个字元线盖层107-3可由一隔离材料所制，该隔离材料具有一介电常数，该介电常数约为4.0或更大。
请参考图1及图2，在所述的实施例中，多个掺杂区109可设置在基底101中。多个掺杂区109可掺杂有一掺杂物(dopant)，例如磷、砷或锑(antimony)。多个掺杂区109可包括一第一掺杂区109-1与两个第二掺杂区109-2。第一掺杂区109-1可设置在其中二字元线107之间。每一第二掺杂区109-2可分别对应设置在多个字元线107与绝缘层103之间。
请参考图1及图2，在所述的实施例中，多个隔离膜可设置在基底101上。举例来说，多个隔离膜可由下列材料所制：氮化硅、氧化硅、氮氧化硅、流动氧化物(flowable oxide)、东燃硅氮烷(tonen tilazen)、未经掺杂硅玻璃(undoped silica glass)、硼硅玻璃(borosilica glass)、磷硅玻璃(phosphosilica glass)、硼磷硅玻璃(borophosphosilicaglass)、等离子体增强四乙氧基硅烷(plasma enhanced tetra ethyl orthosilicate)、硅氟玻璃(fluoride silicate glass)、碳掺杂氧化硅(carbon doped silicon oxide)、干凝胶(xerogel)、气凝胶(aerogel)、非晶氟化碳(amorphous fluorinated carbon)、有机硅玻璃(organo silicate glass)、聚对二甲苯(parylene)、双苯并环丁烯(bis-benzocyclobutenes)、聚酰亚胺(polyimide)、多孔聚合材料(porous polymericmaterial)或其组合，但并不以此为限。多个隔离膜均可由相同材料所制，但并不以此为限。多个隔离膜可包括一第一隔离膜501、一第二隔离膜503、一第三隔离膜505、一第四隔离膜507、一第五隔离膜509、一第六隔离膜511以及一第七隔离膜513。
参考图1及图2，在所述的实施例中，第一隔离膜501可设置在基底101上。多个接触点111可设置在第一隔离膜501中。多个接触点111可由一导电材料所制，例如掺杂多晶硅、金属、氮化金属或硅化金属。对于每一主动区105而言，多个接触点111可包括一第一接触点111-1以及两个第二接触点111-2。第一接触点111-1可设置在第一掺杂区109-1。该两个第二接触点111-2可分别对应设置在该两个第二掺杂区109-2上。
请参考图1及图2，在所述的实施例中，第二隔离膜503可设置在第一隔离膜501上。多个位元线接触点113可设置在第二隔离膜503中以及设置在多个主动区105中。(图2的剖视图中仅显示一个位元线接触点113。)对于每一主动区105而言，位元线接触点113可设置在第一接触点111-1上。多个位元线接触点113可由与第一接触点111-1相同的材料所制，但并不以此为限。第三隔离膜505可设置在第二隔离膜503上。多个位元线115可设置在第三隔离膜505中。(图2的剖视图中仅显示一个位元线115。)对于每一主动区105而言，位元线115可设置在相对应的位元线接触点113上。多个位元线115可由一导电材料所制，例如钨、铝、镍或钴。
请参考图1及图2，在所述的实施例中，第四隔离膜507可设置在第三隔离膜505上。可设置多个电容栓塞117以穿经第四隔离膜507、第三隔离膜505以及第二隔离膜503。对于每一主动区105而言，其中两个电容栓塞117可分别对应设置在该两个第二接触点112-2上。多个电容栓塞117可由以下材料所制：掺杂多晶硅，钛、氮化钛、钽、氮化钽、钨、铜、铝或铝合金。第五隔离膜509可设置在第四隔离膜507上。多个电容结构119可设置在第五隔离膜509中并分别对应设置在多个电容栓塞117上。
请参考图1及图2，在所述的实施例中，多个电容结构119可包括多个电容底电极119-1、一电容隔离层119-2以及一电容顶电极119-3，多个电容底电极119-1朝内设置在第五隔离膜509中，电容隔离层119-2可设置在多个电容底电极119-1上，电容顶电极119-3可设置在电容隔离层119-2上。多个电容底电极119-1可由掺杂多晶硅、金属或硅化金属所制。电容隔离层119-2可由一单一层所形成，该单一层含有一隔离材料，该隔离材料具有一介电常数，该介电常数约为4.0或更大。电容顶电极119-3可由掺杂多晶硅或金属所制。或者是，在另一实施例中，电容隔离层119-2可由一堆迭层所形成，该堆迭层由氧化硅、氮化硅以及氧化硅所组成。
请参考图1及图2，在所述的实施例中，第六隔离膜511可设置在电容顶电极119-3上。第七隔离膜513可设置在第六隔离膜511上。第一导电通孔121可设置在第六隔离膜511中，并位在电容顶电极119-3上。举例来说，第一导电通孔121可由金属、金属合金、硅酸盐、硅化物、多晶硅、非晶硅(amorphous silicon)或其他半导体相容导电材料所制。第一导电层123可设置在第七隔离膜513中，并位在第一导电通孔121上。举例来说，第一导电层123可由一导电材料所制，例如掺杂多晶硅、金属、氮化金属或硅化金属。
请参考图1及图2，在所述的实施例中，多个钝化层可设置在第七隔离膜513上。多个钝化层可包括一第一钝化层601以及一第二钝化层603。第一钝化层601可设置在第七隔离膜513上。举例来说，第一钝化层601可由氧化硅或磷硅玻璃所制。第二钝化层603可设置在第一钝化层601上，举例来说，可由氮化硅、氮氧化硅或氮化氧化硅所制。第一钝化层601可当作是在第二钝化层603与第七隔离膜513之间的一应力缓冲(stress buffer)。为了避免湿气从上进入，则第二钝化层603可当作是一高气相阻障(high vapor barrier)。
请参考图1及图2，在所述的实施例中，一第一垫结构201可设置在第一钝化层601与第二钝化层603中。第一垫结构201可设置在第一导电层123上，并可电性连接到第一导电层123。第一垫结构201可包括一第一下垫203、一第一上垫205以及一第一上凹槽205-1。
请参考图1及图2，在所述的实施例中，第一下垫203可设置在第一钝化层601中，并位在第一导电层123上。第一下垫203可电性连接到第一导电层123。第一下垫203的一厚度可小于第一钝化层601的一厚度。第一下垫203可含镍。第一上垫205可设置在第一钝化层601与第二钝化层603中。第一上垫205可设置在第一下垫203上，并电性连接到第一下垫203。第一上垫205的一顶表面可齐平于第二钝化层603的一顶表面。第一上垫205可含有铂(palladium))、钴(cobalt)或其组合。第一上凹槽205-1可朝内设置在第一上垫205的顶表面上。在顶视图中，第一上凹槽205-1可邻近第一第一上垫205的顶表面的一边缘设置。第一上垫205的顶表面的该边缘可位在接近半导体元件100A的一中心区处，而该半导体元件100A包含多个逻辑部件(logic elements)。换言之，第一上凹槽205-1可非对称地设置在第一上垫205的顶表面上。第一上凹槽205-1的一深度D1对第一垫结构201的一厚度D2的一比率，可介于1：10到1：20之间。
为了确保一半导体元件的品质，可通过使用一探针尖(probe tip)来执行一检验制程(inspection process)，而该探针尖配置在一悬臂(cantilever)上，以直接接触一垫结构的一顶表面，并测量电子讯号。然而，由于垫结构的空气暴露(air exposure)，一原生氧化物层(native oxide layer)可形成在垫结构的顶表面上；因此，当执行该检验制程时，探针尖可必须穿透该原生氧化物层，以测量电子讯号。此外，在探针尖的操作期间，可能发生一滑动(slippage)，而该穿透的探针尖可能滑落垫结构的顶表面，并损伤周围的钝化层或隔离层。水气可能从损伤的钝化层或隔离层而进入半导体元件的内部，且可能失去半导体元件的完整性(intactness)。因此，半导体元件可能变得更加易脆，且可能影响半导体元件的品质、良率及效能。
请参考图1及图2，在所述的实施例中，当发生一探针尖的滑动时，第一上凹槽205-1可当作是探针尖的一导引(guide)，以避免滑动的探针尖移出第一上凹槽205-1。因此，即使发生探针尖的滑动，周围的钝化层可维持完整。结果，可改善半导体元件100A的品质、良率及效能。此外，第一上凹槽205-1可接近第一上垫205的顶表面的该边缘设置，该边缘则位在接近半导体元件100A的中心区处。半导体元件100A的中心区可包含多个逻辑部件。换言之，第一上凹槽205-1可接近半导体元件100A的该等逻辑部件设置，并可有效地避免一探针尖朝向半导体元件100A的中心区滑动。
图3为依据本公开一实施例中一种半导体元件100B的顶视示意图。图4为依据本公开图3中沿剖线A-A’的该半导体元件100B的剖视示意图。为了清楚表示，本公开的半导体元件100B的一些部件并未显示在图3中。
请参考图3及图4，在所述的实施例中，第一上凹槽205-1可设置在第一上垫205的顶表面的一中心处。设置在第一上垫205的顶表面的中心处中的第一上凹槽205-1，可避免一探针尖朝向半导体元件100B的中心区或一周围区处滑动。
图5到图8为依据本公开一实施例中各半导体元件100C、100D、100E、100F的顶视示意图。
请参考图5，半导体元件100C可包括一第一中垫207。特别是，第一垫结构201可包含第一中垫207。第一中垫207可设置在第一上垫205与第一下垫203之间。举例来说，第一中垫207可由镍所制。举例来说，第一下垫203可由金所制，而举例来说，第一上垫205可由铜所制。
请参考图6，半导体元件100D可包括两个间隙子209-1。特别是，第一垫结构201可包含两个间隙子209-1。两个间隙子209-1可贴合到第一垫结构201的两侧。
请参考图7，半导体元件100E可包括一第一基础凹槽(first base groove)123-1以及一第一下凹槽203-1。第一基础凹槽123-1可朝内设置在第一导电层123的顶表面上。第一下垫203可设置在第一导电层123与第一基础凹槽123-1上。第一下凹槽203-1可朝内设置在第一下垫203的顶表面上，并直接位在第一基础凹槽123-1上方。第一上垫205可设置在第一下垫203与第一下凹槽203-1上。第一上凹槽205-1可直接位在第一下凹槽203-1上方。
请参考图8，半导体元件100F可包括一第一中凹槽207-1。第一中垫207可设置在第一下垫203与第一下凹槽203-1上。第一中凹槽207-1可朝内设置在第一中垫207的一顶表面上。第一上垫205可设置在第一中垫207与第一中凹槽207-1上。
图9为依据本公开一实施例中一种半导体元件100G的顶视示意图。图10为依据本公开图9中沿剖线A-A’的该半导体元件100G的剖视示意图。为了清楚表示，本公开的半导体元件100G的一些部件并未显示在图10中。
请参考图9及图10，在所述的实施例中，半导体元件可包括一第二导电通孔125、一重分布层127、一应力释放结构301、一第二垫结构401、一第八隔离膜515、一第三钝化层605以及一第四钝化层607。
请参考图9及图10，在所述的实施例中，应力释放结构(stress reliefstructure)301可设置在第一钝化层601与第二钝化层603中，并远离第一垫结构201设置。应力释放结构301可包括一导电架(conductive frame)303以及多个隔离区段(insulatingsegments)305。导电架303可远离第一垫结构201设置，并可具有一网形(mesh shape)。意即，导电架303的组件可相互连接。举例来说，导电架303可由一导电材料所制，例如金属、氮化金属，或硅化金属。多个隔离区段305可设置在导电架303内，并可具有一正方形形状。多个隔离区段305可由与第七隔离膜513相同材料所制，但并不以此为限。或者是，在其他实施例中，多个隔离区段305可由一材料所制，该材料包含聚酰亚胺(polyimide)或环氧基(epoxy-based)材料。应力释放结构301可当作是一减震垫(cushion)，以减少一布线制程(wiring process)的一应力(stress)。
请参考图9及图10，在所述的实施例中，第八隔离膜515可设置在第二钝化层603上，并可由与第七隔离膜513相同的材料所制，但并不以此为限。第二导电通孔125可设置在第八隔离膜515中，并位在第一上垫205上。第二导电通孔125可由与第一导电通孔121相同的材料所制，但并不以此为限。重分布层127可设置在第八隔离膜515上。重分布层127可设置在第一垫结构201与应力释放结构301的上方。举例来说，重分布层127可由锡、镍、铜、金、铝或其合金所制。重分布层127可电性连接到第二导电通孔125。
请参考图9及图10，在所述的实施例中，第三钝化层605可设置在第八隔离膜515与重分布层127上。第三钝化层605可由与第一钝化层601相同的材料所制，但并不以此为限。第四钝化层607可设置在第三钝化层605上，并可由与第二钝化层603相同的材料所制，但并不以此为限。第二垫结构401可设置在第四钝化层607与第三钝化层605中。第二垫结构401可设置在重分布层127上。第二垫结构401可直接设置在应力释放结构301的上方，并高于第一垫结构201。第二垫结构401可电性连接到重分布层127，并电性耦接到第一垫结构201。第二垫结构401可包括一第二下垫403、一第二上垫405以及一第二上凹槽405-1。
请参考图9及图10，在所述的实施例中，第二下垫403可设置在第三钝化层605中，并位在重分布层127上。第二下垫403可由噢第一下垫203相同的材料所制，但并不以此为限。第二上垫405可设置在第三钝化层605与第四钝化层607中。第二上垫405可设置在第二下垫403上。第二上垫405的一顶表面可齐平于第四钝化层607的一顶表面。第二上垫405可由与第一上垫205相同的材料所制，但并不以此为限。第二上凹槽205-1可朝内设置在第二上垫405的顶表面上。第二上凹槽405-1的一深度D3对第二垫结构401的一厚度D4的一比率，可介于1∶10到1∶20之间。
图11为依据本公开一实施例中另一种半导体元件100I的剖视示意图。
请参考图11，半导体元件100I可包括一第二基础凹槽127-1以及一第二下凹槽403-1。第二基础凹槽127-1可朝内设置在重分布层127的一顶表面上。第二下垫403可设置在重分布层127与第二基础凹槽127-1上。第二下凹槽403-1可朝内设置在第二下垫403的一顶表面上，并直接位在第二基础凹槽127-1上方。第二上垫405可设置在第二下垫403与第二下凹槽403-1上。第二上凹槽405-1可直接位在第二下凹槽403-1上方。
图12为依据本公开一实施例中一种半导体元件100J的顶视示意图。图13为依据本公开图12中沿剖线A-A’的该半导体元件100J的剖视示意图。为了清楚表示，本公开的半导体元件100J的一些部件并未显示在图13中。
请参考图12，半导体元件100J可包括一应力缓冲层129。应力缓冲层129可设置在第八隔离膜515中，并位在重分布层127与应力释放结构301之间。应力缓冲层129可直接设置在第二垫结构401下方。应力缓冲层129可应用来吸收及重分布应力，该应力是集中在多个下层，并由剪应力(shear stresses)所产生，而该等剪应力是由于一布线制程的热膨胀错置(thermal expansion mismatches)与一般应力(normal stresses)所产生。举例来说，应力缓冲层129可由一材料所制，该材料具有一热膨胀系数以及一杨氏模量(Young’sModulus)，而热膨胀系数小于约20ppm/℃，而杨氏模量小于约15GPa。特别是，应力缓冲层129可由一材料所制，该材料包含聚酰亚胺(polyimide)或环氧基(epoxy-based)材料。应力缓冲层129可具有一厚度，约在
Figure BDA0002749664630000161
及
Figure BDA0002749664630000162
之间。较佳者，应力缓冲层129的厚度可在
Figure BDA0002749664630000163
与
Figure BDA0002749664630000164
之间。
图14为依据本公开一实施例中一种半导体元件100A的制备方法10的流程示意图。图15为依据本公开一实施例中一种半导体元件100A的顶视示意图。图16为依据本公开图15中沿剖线A-A’的剖视示意图。为了清楚表示，本公开的半导体元件的一些部件并未显示在图16中。
请参考图14至图16，在步骤S11，在所述的实施例中，可提供一基底101，且一绝缘层103、多个字元线107以及多个掺杂区109可形成在基底101中。绝缘层103可界定出多个主动区105。多个主动区105可相互间隔设置，并沿在一顶视图中的一方向W延伸。多个字元线107可沿一方向X延伸，而方向X相对于方向W倾斜(或成对角线)。每一主动区105可贯穿其中两个字元线107。多个字元线107可包括多个字元线隔离层107-1、多个字元线电极107-2以及多个字元线盖层170-3。多个字元线隔离层107-1可朝内形成在基底101中。多个字元线电极107-2可分别对应形成在多个字元线隔离层107-1上。多个字元线盖层107-3可形成在多个字元线电极107-2上。可执行一平坦化制程以提供一大致平坦表面给界下来的处理步骤，而平坦化制程例如化学机械研磨。
请参考图16，多个掺杂区109可包括一第一掺杂区109-1以及两个第二掺杂区109-2。第一掺杂区109-1可形成在多个字元线107之间。每一第二掺杂区109-2可形成在绝缘层103与其中一字元线107之间。
图17为依据本公开一实施例中一种半导体元件100A的顶视示意图。图18为依据本公开图17中沿剖线A-A’的半导体元件100A的制备方法流程中一部分的剖视示意图。为了清楚表示，本公开的半导体元件的一些部件并未显示在图18中。图19到图24为依据本公开一实施例中制备半导体元件100A的流程的某部分的剖视示意图。
请参考图14、图17以及图18，在步骤S13，在所述的实施例中，多个位元线115可形成在基底101上方。一第一隔离膜501、一第二隔离膜503以及一第三隔离膜505可依序形成在基底101上。对每一主动区105而言，一第一接触点111-1与两个第二接触点111-2可形成在第一隔离膜501中。第一接触点111-1可形成在第一掺杂区109-1上。两个第二接触点111-2可分别对应形成在两个第二掺杂区109-2上。多个位元线接触点113可形成在第二隔离膜503中。多个位元线接触点113可分别对应设置在多个第一接触点111-1上。多个位元线115可形成在第三隔离膜505中。多个位元线115可沿一方向Y延伸，而方向Y相对于方向W倾斜(或成对角线)，并垂直于方向X。多个位元线115可以波形线(wavy lines)实施。多个位元线115可相互间隔设置。在顶视图中，每一位元线115可贯穿其中一主动区105。多个位元线115可电性连接到多个位元线接触点113。
请参考图14以及图19，在步骤S15，在所述的实施例中，多个电容结构119可形成在基底101上。一第四隔离膜507可形成在第三隔离膜505上。可形成多个栓塞117以穿经第四隔离膜507、第三隔离膜505以及第二隔离膜503。对于每一主动区105而言，多个栓塞117可分别对应设置在该两个第二接触点111-2上。
请参考图19，一第五隔离膜509可形成在第四隔离膜507上。多个电容结构119可包括多个电容底电极119-1、一电容隔离层119-2以及一电容顶电极119-3。多个电容底电极119-1可朝内形成在第五隔离膜509中。电容隔离层119-2可形成在多个电容底电极119-1上。电容顶电极119-3可形成在电容隔离层119-2上。可执行一平坦化制程以提供一大致平坦表面给接下来的处理步骤，而平坦化制程例如是化学机械研磨。
请参考图14以及图20，在步骤S17，在所述的实施例中，一第一导电层123、一第一钝化层601以及一第二钝化层603可形成在基底101上方，并可形成一第一垫开孔201-1以穿经第一钝化层601与第二钝化层603。一第六隔离膜511与一第七隔离膜513可依序形成在电容顶电极119-3上。一第一导电通孔121可形成在第六隔离膜511中，并位在电容顶电极119-3上。
第一导电层123可形成在第七隔离膜513中，并位在第一导电通孔121上。第一钝化层601与第二钝化层603可依序形成在第七隔离膜513上。可执行一微影制程以界定出第一垫开孔201-1的位置。在微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成第一垫开孔201-1。第一导电层123的顶表面的一部分可经由第一垫开孔201-1而暴露。
请参考图14、图21以及图22，在步骤S19，在所述的实施例中，一清洗制程701与一钝化制程703可执行在第一垫开孔201-1上。请参考图21，在前述蚀刻制程之后，可执行清洗制程701。清洗制程701可包括把氢与氩的一混合物当作一远距离等离子体源(remoteplasma siurce)，在制程温度介于250℃至350℃之间，一制程压力介于1Torr至10Torr之间，以及供应给设备执行清洗制程701的一偏压能量(bias energy)的存在条件下。偏压能量可介于0W至200W之间。清洗制程701可移除在第一导电层123的顶表面上的氧化物，而不会损害到第一导电层123的导电效能，而该氧化物始源于在空气中的氧气的氧化。
请参考图22，可在第二钝化层603与第一垫开孔201-1上执行钝化制程(passivation process)703。钝化制程703可包括浸渍半导体元件在一前驱物中，其中该前驱物为三甲硅基二甲胺(dimethylaminotrimethylsilane)、四甲基硅烷(tetramethylsilane)，或其类似物，是在一制程温度介于200℃至400℃之间。可使用一紫外线能量以促进钝化制程703。钝化制程703可钝化第二钝化层603以及第一钝化层601经由第一垫开孔201-1暴露的各侧壁，其是通过密封其表面毛孔以降低不合适的侧壁生长，其在接下来的处理步骤期间，可影响半导体元件的电子效能。因此，可提升半导体元件的效能与可靠度。
请参考图14、图23以及图24，在步骤S21，在所述的实施例中，一第一垫结构201可形成在第一垫开孔201-1中，而一第一上凹槽205-1可形成在第一垫结构201的一顶表面上。第一垫结构201可包括一第一下垫203、一第一上垫205以及该第一上凹槽205-1。请参考图23，第一下垫203可通过电镀或无电电镀(electroless plating)而形成在位在第一垫开孔201-1处的第一导电层123上。第一下垫203可含有镍，并可当作是在由铜所制的第一导电层123与第一上垫205之间的一阻障(barrier)。第一上垫205可通过电镀或无电电镀而形成在位在第一垫开孔201-1处的第一下垫203上。第一上垫205可含有铂、钴或其组合。可执行一微影制程以界定出第一上凹槽205-1的位置。在微影制程之后，可执行一蚀刻制程以形成第一上凹槽205-1在第一上垫205的顶表面上。
图25及图26为依据本公开一实施例中制备半导体元件100D流程的某部分的剖视示意图。
请参考图25，一中间阶段的半导体元件可通过类似于如图15到图20所图例的流程进行制造。一间隙子层209可通过一沉积制程而形成在第二钝化层603的一顶表面上，并位在第一垫开孔201-1中，该沉积制程例如化学气相沉积、物理气相沉积或其类似制程。在沉积制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以移除间隙子层209形成在第二钝化层603的顶表面处以及第一垫开孔201-1的一底部的一部分，并同时形成两个间隙子209-1。可形成两个间隙子209-1以便贴合到第一垫开孔201-1的各侧壁。请参考图26，第一下垫203可形成在第一导电层123上，并位在两个间隙子209-1之间。第一上垫205可形成在第一下垫203上，并位在两个间隙子209-1之间。第一上凹槽205-1可形成在第一上垫的顶表面上，并邻近其中一间隙子209-1设置。或者是，在其他实施例中，第一上凹槽205-1可远离两个间隙子209-1设置。
图27到图29为依据本公开一实施例中制备半导体元件100E流程的某部分的剖视示意图。
请参考图27，一中间阶段的半导体元件可通过类似于如图15到图20所图例的流程所制造。可执行一微影制程以界定出第一基础凹槽123-1的位置。在微影制程之后，可执行一蚀刻制程在位在第一导电层123的顶表面上的第一基础凹槽123-1，而蚀刻制程例如一非等向性干蚀刻制程。在第一基础凹槽123-1形成之后，可执行清洗制程701以及钝化制程703。
请参考图28，第一下垫203可通过电镀或无电电镀而形成在第一导电层123与第一基础凹槽123-1上。由于第一基础凹槽123-1的存在，因此第一下垫203的一部份可沉入第一基础凹槽123-1中，并同时形成一第一下凹槽203-1在第一下垫203的一顶表面上。请参考图29，第一上垫205可通过电镀或无电电镀而形成在第一下垫203与第一下凹槽203-1上。由于第一下凹槽203-1的存在，第一上垫205的一部份可沉入第一下凹槽203-1中，并同时形成一第一上凹槽205-1在第一上垫205的一顶表面上。
图30为依据本公开一实施例中制备半导体元件100F流程的某部分的剖视示意图。
请参考图30，一中间阶段的半导体元件可通过类似于如图27及图28所图例的流程所制造。一第一中垫207可通过电镀或无电电镀而形成在第一下垫203与第一下凹槽203-1上。由于第一下凹槽203-1的存在，因此第一中垫207的一部份可沉入第一下凹槽203-1中，并同时形成一第一中凹槽207-1在第一中垫207的一顶表面上。一第一上垫205可通过电镀或无电电镀而形成在第一中垫207与第一中凹槽207-1上。由于第一中凹槽207-1的存在，因此第一上垫205的一部份可沉入第一中凹槽207-1中，并同时形成一第一上凹槽205-1在第一上垫205的一顶表面上。
图31为依据本公开一实施例中制备半导体元件100G流程的某部分的剖视示意图。图32为依据本公开一实施例中一种半导体元件100G的一中间阶段半导体元件的顶视示意图。图33为依据本公开图32中沿剖线A-A’的剖视示意图。为了清楚表示，本公开的半导体元件100G的一些部件并未显示在图32中。图34到图36为依据本公开另一实施例中制备半导体元件100G流程的某部分的剖视示意图。
请参考图31，一中间阶段的半导体元件可通过类似于如图15到图23所图例的流程所制造。可执行一微影制程以界定出一应力释放结构开孔301-1的位置。在微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成应力释放结构开孔301-1，并穿经第二钝化层603与第一钝化层601。应力释放结构开孔301-1可远离第一垫结构201设置。
请参考图32及图33，一应力释放结构301可形成在应力释放结构开孔301-1中。应力释放结构301可包括一导电架303与多个隔离区段305。特别是，可形成一导电层来充填应力释放结构开孔301-1。可执行一第一平坦化制程以暴露第二钝化层603的顶表面，而第一平坦化制程例如是化学机械研磨。可执行一微影制程以界定出多个隔离区段305的位置。在微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成多个开孔在导电层内，并同时将导电层转换成导电架(conductive frame)303。可形成一填充层以充填多个开孔。可执行一第二平坦化制程以暴露第二钝化层603的顶表面，并同时形成多个隔离区段305，而第二平坦化制程例如是化学机械研磨。
请参考图34，一第八隔离膜515可形成在第二钝化层603上。一第二导电通孔125可形成在第八隔离膜515中，并位在第一垫结构201上。一重分布层127可形成在第八隔离膜515上，并形成在第二导电通孔125上。一第三钝化层605可形成在第八隔离膜515与重分布层127上。可执行一平坦化制程，例如化学机械研磨，以提供一大致平坦表面给接下来的处理步骤。一第四钝化层607可形成在第三钝化层605上。可形成一第二垫开孔401-1以便穿经第四钝化层607与第三钝化层605。重分布层127的一顶表面的一部份可透过第二垫开孔401-1而暴露。请参考图35及图36，具有一第二上凹槽405-1的一第二垫结构401可通过类似于如图20到图24所图例的流程所形成。
图37及图38为依据本公开一实施例中制备半导体元件100I流程的某部分的剖视示意图。
请参考图37，一中间阶段的半导体元件可通过类似于如图31到图34所图例的流程所制造。可执行一微影制程以界定出位在重分布层127的一顶表面上的一第二基础凹槽127-1的位置。在微影制程之后，可执行一蚀刻制程，例如一非等向性干蚀刻制程，以形成第二基础凹槽127-1。在第二基础凹槽127-1形成之后，可执行清洗制程701与钝化制程703。请参考图38，一第二下垫403、一第二下凹槽403-1、一第二上垫405以及一第二上凹槽405-1可通过类似于如图27到图29所图例的流程而依序形成。
由于本公开该半导体元件的设计，第一上凹槽205-1或第二上凹槽405-1可当作是一探针尖的一导引(guide)，以避免滑动的探针尖移出第一上凹槽205-1或第二上凹槽405-1。因此，即使探针尖发生滑动，周围的钝化层仍可维持完整。结果，可改善该半导体元件的良率，且可改善该半导体元件的效能。此外，钝化层703可减少多个钝化层的不良侧壁生长。再者，应力释放结构301可分散一布线制程的一应力；因此，可减少多个隔离层或多个钝化层的分层(delamination)。结果，可改善半导体元件的良率。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤是包含于本申请的权利要求内。

Claims (20)

1.一种半导体元件，包括：
一基底；
一垫结构，位在该基底上；以及
一上凹槽，位在该垫结构的一顶表面上。
2.如权利要求1所述的半导体元件，其中，该垫结构包括一下垫以及一上垫，该下垫位在该基底上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。
3.如权利要求2所述的半导体元件，还包括一下凹槽，位在该下垫的一顶表面上，其中该上垫位在该下凹槽与该下垫上。
4.如权利要求1所述的半导体元件，还包括两个间隙子，贴合到该垫结构的两侧。
5.如权利要求2所述的半导体元件，其中，该上凹槽邻近该上垫的该顶表面的一边缘设置。
6.如权利要求1所述的半导体元件，其中，该垫结构包括一下垫、一中垫以及一上垫，该下垫位在该基底上，该中垫位在该下垫上，该上垫位在该中垫上，而该上凹槽则位在该上垫的一顶表面上。
7.如权利要求6所述的半导体元件，还包括一下凹槽以及一中凹槽，该下凹槽位在该下垫的一顶表面上，该中凹槽位在该中垫的一顶表面上，其中该中垫位在该下凹槽与该下垫上，而该上垫则位在该中凹槽与该中垫上。
8.如权利要求1所述的半导体元件，其中，该上凹槽的一深度对该垫结构的一厚度的一比率，介于1∶10到1∶20之间。
9.如权利要求1所述的半导体元件，还包括一重分布层，位在该基底上，其中该垫结构位在该重分布层上。
10.如权利要求9所述的半导体元件，其中，该垫结构包括一下垫以及一上垫，该下垫位在该重分布层上，该上垫位在该下垫上，而该上凹槽则位在该上垫的一顶表面上。
11.如权利要求10所述的半导体元件，还包括一基础凹槽以及一下凹槽，该基础凹槽位在该重分布层的一顶表面上，该下凹槽位在该下垫的一顶表面上并直接位在该基础凹槽上方，其中该下垫位在该基础凹槽与该重分布层上，该上垫位在该下凹槽与该下垫上，而该上凹槽则直接位在该下凹槽上方。
12.如权利要求9所述的半导体元件，其中，该上凹槽的一深度对该垫结构的一厚度的一比率，介于1∶10到1∶20之间。
13.如权利要求9所述的半导体元件，还包括一应力释放结构，直接位在该垫结构下方。
14.如权利要求13所述的半导体元件，其中，该应力释放结构包括一导电架以及多个隔离区段，该导电架直接位在该垫结构下方，该多个隔离区段位在该导电架内。
15.如权利要求13所述的半导体元件，还包括一应力缓冲层，位在该应力释放结构与该垫结构之间，其中该应力缓冲层由一材料所制，该材料具有一热膨胀系数以及一杨氏模量，该热膨胀系数小于约20ppm/℃，而该杨氏模量小于约15GPa。
16.一种半导体元件的制备方法，包括：
提供一基底；
形成一垫结构在该基底上；以及
形成一上凹槽在该垫结构的一顶表面上。
17.如权利要求16所述的半导体元件的制备方法，其中，形成该垫结构在该基底上的步骤包括：
形成一下垫在该基底上；以及
形成一上垫在该下垫上；
其中该上凹槽形成在该上垫的一顶表面上。
18.如权利要求16所述的半导体元件的制备方法，还包括：
形成多个钝化层在该基底上；以及
形成一垫开口以穿经该多个钝化层；
其中该垫结构形成在该垫开口中。
19.如权利要求18所述的半导体元件的制备方法，还包括：
执行一钝化制程，包括以一前驱物浸润该垫开口，其中该前驱物为三甲硅基二甲胺()或四甲基硅烷()。
20.如权利要求18所述的半导体元件的制备方法，还包括：
执行一清洗制程，其中该清洗制程包括涂敷一远端等离子体到该垫开口。
CN202011179264.XA 2019-11-05 2020-10-29 半导体元件及其制备方法 Pending CN112786552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/674,367 US20210134744A1 (en) 2019-11-05 2019-11-05 Semiconductor device and method for fabricating the same
US16/674,367 2019-11-05

Publications (1)

Publication Number Publication Date
CN112786552A true CN112786552A (zh) 2021-05-11

Family

ID=75687980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011179264.XA Pending CN112786552A (zh) 2019-11-05 2020-10-29 半导体元件及其制备方法

Country Status (3)

Country Link
US (2) US20210134744A1 (zh)
CN (1) CN112786552A (zh)
TW (1) TWI741785B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314533A (zh) * 2020-02-26 2021-08-27 南亚科技股份有限公司 半导体元件及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102698828B1 (ko) * 2019-12-26 2024-08-26 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
US11244914B2 (en) * 2020-05-05 2022-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bond pad with enhanced reliability

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751065A (en) * 1993-08-05 1998-05-12 Lucent Technologies Inc. Integrated circuit with active devices under bond pads
CN1716565A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 半导体器件中形成器件隔离膜的方法
US20070126120A1 (en) * 2005-12-06 2007-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US20080081468A1 (en) * 2006-10-02 2008-04-03 Sony Corporation Method of manufacturing semiconductor device
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
US20100155949A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Low cost process flow for fabrication of metal capping layer over copper interconnects
CN109216296A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装件和方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193299A (ja) 2002-12-11 2004-07-08 Citizen Watch Co Ltd 半導体装置
US9202758B1 (en) * 2005-04-19 2015-12-01 Globalfoundries Inc. Method for manufacturing a contact for a semiconductor component and related structure
JP5658582B2 (ja) * 2011-01-31 2015-01-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
US10158072B1 (en) * 2017-05-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Step height reduction of memory element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5751065A (en) * 1993-08-05 1998-05-12 Lucent Technologies Inc. Integrated circuit with active devices under bond pads
CN1716565A (zh) * 2004-06-30 2006-01-04 海力士半导体有限公司 半导体器件中形成器件隔离膜的方法
US20070126120A1 (en) * 2005-12-06 2007-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
US20080081468A1 (en) * 2006-10-02 2008-04-03 Sony Corporation Method of manufacturing semiconductor device
US20100155949A1 (en) * 2008-12-24 2010-06-24 Texas Instruments Incorporated Low cost process flow for fabrication of metal capping layer over copper interconnects
CN109216296A (zh) * 2017-06-30 2019-01-15 台湾积体电路制造股份有限公司 半导体封装件和方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113314533A (zh) * 2020-02-26 2021-08-27 南亚科技股份有限公司 半导体元件及其制备方法

Also Published As

Publication number Publication date
US20220059478A1 (en) 2022-02-24
US20210134744A1 (en) 2021-05-06
US11646280B2 (en) 2023-05-09
TW202119615A (zh) 2021-05-16
TWI741785B (zh) 2021-10-01

Similar Documents

Publication Publication Date Title
TWI757046B (zh) 半導體元件及其製備方法
CN112786552A (zh) 半导体元件及其制备方法
US11133319B2 (en) Semiconductor device and method for fabricating the same
CN112582415A (zh) 半导体元件及其制备方法
TWI763445B (zh) 具有多個保護層的半導體元件及其製備方法
TWI786535B (zh) 半導體元件
TW202203409A (zh) 具有多個保護層的半導體元件及其製備方法
CN112447720A (zh) 半导体元件及其制备方法
CN112447673A (zh) 半导体元件及其制备方法
CN112786597A (zh) 半导体元件及其制备方法
US11107820B2 (en) Semiconductor device and method for fabricating the same
US11791294B2 (en) Method for fabricating semiconductor device with stress relief structure
CN112447722A (zh) 半导体元件及其制备方法
US11315869B1 (en) Semiconductor device with decoupling unit and method for fabricating the same
CN114068480A (zh) 半导体元件及其制备方法
TWI779729B (zh) 具有瓶形矽穿孔的半導體元件結構及其製備方法
CN112614817B (zh) 半导体元件及其制备方法
US11495516B2 (en) Semiconductor device with thermal release layer and method for fabricating the same
TWI799021B (zh) 具有不均勻電極表面的半導體元件的製備方法
TW202224150A (zh) 具有可編程單元的半導體元件及其製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination