CN112784317A - 物理不可克隆功能单元设备的操作方法、包括其的安全设备及操作方法 - Google Patents

物理不可克隆功能单元设备的操作方法、包括其的安全设备及操作方法 Download PDF

Info

Publication number
CN112784317A
CN112784317A CN202011174686.8A CN202011174686A CN112784317A CN 112784317 A CN112784317 A CN 112784317A CN 202011174686 A CN202011174686 A CN 202011174686A CN 112784317 A CN112784317 A CN 112784317A
Authority
CN
China
Prior art keywords
puf
target
bit
value
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011174686.8A
Other languages
English (en)
Inventor
李承源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112784317A publication Critical patent/CN112784317A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/72—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in cryptographic circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0877—Generation of secret information including derivation or calculation of cryptographic keys or passwords using additional device, e.g. trusted platform module [TPM], smartcard, USB or hardware security module [HSM]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种安全设备，包括：物理不可克隆功能(PUF)单元阵列，包括与第一字线连接的多个PUF单元；控制器，选择所述多个PUF单元中的目标PUF单元，并基于目标PUF单元输出控制信号；解码器，响应于控制信号将第一电压施加到第一字线；位线选择电路，输出目标电流以及和电流，目标电流经过与目标PUF单元连接的位线，和电流对应于经过与其他PUF单元连接的其余位线的电流之和；以及比特确定器，基于目标电流以及和电流输出目标PUF单元的目标比特，并且安全设备基于目标比特生成安全密钥用于响应认证请求。

Description

物理不可克隆功能单元设备的操作方法、包括其的安全设备 及操作方法
相关申请的交叉引用
本申请要求享有2019年11月1日在韩国知识产权局提交的韩国专利申请第10-2019-0138808号的优先权，该韩国专利申请的公开内容通过引用全文合并于此。
技术领域
在此公开的本发明构思的实施例涉及安全设备，更具体地，涉及包括物理不可克隆功能(PUF)单元的安全设备、该安全设备的操作方法和物理不可克隆功能单元设备的操作方法。
背景技术
与安全和加密相关联的技术对于通信设备和移动设备是重要的。在密码术中，密钥是确定密码算法的功能输出的一条信息。当使用连接到网络的系统上的软件生成密钥时，未经授权的用户可以通过侵入系统获得密钥。因此，正在开发基于硬件的安全技术。
基于物理不可克隆功能(PUF)的安全设备基于设备的工艺、电压和温度(PVT)随机生成唯一密钥。然而，由于各种环境因素，密匙中可能出现错误。此错误降低PUF设备的可靠性。
发明内容
本发明构思的至少一个示例性实施例提供了包括具有提高的可靠性和降低的电路复杂度的物理不可克隆功能(PUF)单元的安全设备、该安全设备的操作方法和物理不可克隆功能单元设备的操作方法。
根据一示例性实施例，一种安全设备包括：物理不可克隆功能(PUF)单元阵列，包括与第一字线连接的多个第一PUF单元；控制器，选择所述多个第一PUF单元中的目标PUF单元，并输出指示所选择的目标PUF单元的控制信号；解码器，响应于控制信号将第一电压施加到第一字线；位线选择电路，与多条第一位线连接，并输出第一目标电流和第一和电流，第一目标电流经过所述多条第一位线之中的与目标PUF单元连接的位线，第一和电流对应于经过与所述多个第一PUF单元之中的其他PUF单元连接的其余位线的电流之和；以及比特确定器，基于第一目标电流和第一和电流输出目标PUF单元的目标比特，并且安全设备基于目标比特生成安全密钥，用于响应认证请求。
根据一示例性实施例，一种包括多个物理不可克隆功能(PUF)单元的物理不可克隆功能(PUF)单元设备的操作方法包括：选择所述多个PUF单元中的目标PUF单元；将第一电压施加到与目标PUF单元连接的第一字线；基于与目标PUF单元对应的目标电流生成目标值，并基于对应于从与第一字线连接的其他PUF单元输出的电流之和的和电流生成中心值；基于目标值和中心值确定目标PUF单元的目标比特；以及基于目标比特生成安全密钥用于响应认证请求。
根据一示例性实施例，一种包括第一至第N物理不可克隆功能(PUF)单元的安全设备的操作方法包括：将第一电压施加到与第一至第N PUF单元连接的第一字线；从第一PUF单元获得第一信息，并且从第二至第N PUF单元获得第二信息；从所获得的第一信息和所获得的第二信息确定第一PUF单元的第一比特；将第一电压施加到与第一至第N PUF单元连接的第一字线；从第二PUF单元获得第三信息，并且从第一PUF单元和第三至第N PUF单元获得第四信息；基于所获得的第三信息和第四信息确定第二PUF单元的第二比特；以及基于第一比特和第二比特生成安全密钥用于响应认证请求，其中，N是正整数。
附图说明
通过参照附图详细描述本发明构思的示例性实施例，本发明构思将变得明显。
图1是示出根据本发明构思的一示例性实施例的安全设备的框图。
图2是用于描述确定PUF单元的目标比特的方法的示图。
图3是示出根据本发明构思的一示例性实施例的图1的PUF单元设备的框图。
图4是示出图3的多个PUF单元的示例性结构的示图。
图5是示出根据本发明构思的一示例性实施例的图3的PUF单元设备的配置的示图。
图6是示出图3和图5的PUF单元设备的操作的流程图。
图7是用于描述图3的PUF单元设备的操作的示图。
图8是用于描述根据本发明构思的一示例性实施例的图3的PUF单元设备的目标比特确定方法的示图。
图9是示出根据本发明构思的一示例性实施例的PUF单元阵列的示图。
图10A是示出图9的PUF单元阵列应用于其的示例性PUF单元设备的示图。
图10B至图10D是用于描述根据本发明构思的一示例性实施例的图10A的PUF单元设备的操作的示图。
图11是用于描述提高PUF单元设备的可靠性的方式的示图。
图12A是用于描述根据本发明构思的一示例性实施例的图1的PUF单元设备的稳定PUF单元或有效PUF单元的操作的流程图。
图12B是用于描述图1的PUF单元设备的稳定PUF单元或有效PUF单元的操作的示图。
图13A和图13B是用于描述根据图12A的流程图的操作的示图。
图14是示出根据本发明构思的一示例性实施例的图1的控制器的框图。
图15是用于描述根据本发明构思的一示例性实施例的PUF单元设备的操作的示图。
图16A是用于描述根据本发明构思的一示例性实施例的安全设备的操作的框图。
图16B和图16C是用于描述根据本发明构思的一示例性实施例的安全设备的操作的流程图。
图17是示出根据本发明构思的一示例性实施例的安全设备应用于其的电子系统的框图。
图18是示出根据本发明构思的一示例性实施例的安全设备应用于其的电子设备的框图。
具体实施方式
下面，可以以使得本领域普通技术人员能实施本发明构思的程度来详细且清楚地描述本发明构思的实施例。
在详细描述中参照术语“部件”、“单元”、“模块”、“层”等描述的组件以及附图中示出的功能块可以以软件、硬件或其组合的形式实现。例如，软件可以是机器代码、固件、嵌入式代码和应用软件。例如，硬件可以包括电路、电子电路、处理器、计算机、集成电路、集成电路核、压力传感器、惯性传感器、微机电系统(MEMS)、无源元件或其组合。
此外，除非有不同的定义，否则本文使用的所有术语，包括技术术语或科学术语，均具有与本发明构思所属领域的技术人员所理解的含义相同的含义。除非在说明书中明确定义，否则在常用词典中定义的术语应解释为具有与相关技术领域中上下文含义相同的含义，并且不应解释为具有理想或过分正式的含义。
下面，为了描述本发明构思，提供了多个示例性组件或示例性数值，但是本发明构思不限于此。例如，在下面的附图中，为了图示的简洁，示出了连接到一条字线的八个PUF单元的示例。然而，本发明构思不限于此，因为该示例仅用于描述本发明构思。
图1是示出根据本发明构思的一示例性实施例的安全设备的框图。图2是用于描述确定PUF单元的目标比特的方法的示图。图2的分布的水平轴指示从PUF单元获得的信息(例如失配信息或电流量)。参照图1和图2，安全设备10包括基于阵列的物理不可克隆功能(PUF)单元设备100(例如半导体设备)和控制器101(例如控制电路)。
基于阵列的PUF单元设备100可以包括多个PUF单元。多个PUF单元可以以阵列的形式布置。下面，为了描述的方便，将基于阵列的PUF单元设备100简称为“PUF单元设备100”。
在一示例性实施例中，多个PUF单元中的每个可以用各种种类的PUF中的至少一种来实现，诸如基于晶体管的阈值电压的PUF单元、基于仲裁器的PUF单元(例如前馈PUF单元、其中仲裁器PUF单元并行布置的XOR PUF单元、或轻量PUF单元)、基于环形振荡器的PUF单元、基于存储器的PUF单元(例如静态随机存取存储器(SRAM)PUF单元、锁存器PUF单元、闪存PUF单元或记忆电阻器PUF单元)以及可根据激光束或热变化重新配置的PUF单元。
下面，为了描述本发明构思，假设多个PUF单元中的每个是基于晶体管的阈值电压的PUF单元。然而，本发明构思不限于此。例如，多个PUF单元中的每个可以用各种类型的PUF单元来实现。
PUF单元设备100被配置为在控制器101的控制下输出目标比特TB。控制器101控制PUF单元设备100。例如，控制器101将控制信号CTRL提供给PUF单元设备100。控制信号CTRL可以包括用于选择PUF单元设备100中包括的多个PUF单元中的目标PUF单元的信息或地址。例如，控制信号可以唯一地标识目标PUF单元。
PUF单元设备100可以响应于从控制器101接收到的控制信号CTRL来选择多个PUF单元中的目标PUF单元，并且可以输出与所选择的目标PUF单元对应的目标比特TB。
控制器101可以接收与包括在PUF单元设备100中的多个PUF单元中的全部或一些相关联的目标比特TB，并且可以基于接收到的目标比特TB生成并输出安全密钥KEY。
在一示例性实施例中，多个PUF单元可以具有不同的工艺、电压和温度(PVT)变化。即使将相同的偏置(例如偏置电流，偏置电压等)提供给多个PUF单元，多个PUF单元中的每个也可以取决于对应的PVT变化输出不同的信息。例如，即使通过相同的半导体工艺或在相同的晶片上制造多个PUF单元，多个PUF单元也可以由于各种因素(例如掺杂浓度、栅极氧化物层的厚度和几何结构)而具有不同的PVT变化。
即，即使通过相同的半导体工艺或在相同的晶片上制造第一PUF单元和第二PUF单元，从第一PUF单元输出的信息可以具有正极性，而从第二PUF单元输出的信息可以具有负极性。备选地，从第一PUF单元输出的信息的大小或值和从第二PUF单元输出的信息的大小或值可以不同。
可以基于每个PUF单元的信息来确定与多个PUF单元中的每个相关联的目标比特TB。例如，从包括在PUF单元设备100中的多个PUF单元输出的多条信息可以形成图2所示的第一分布DB1。在一示例性实施例中，第一分布DB1可以是高斯分布或正态分布。第一分布DB1的中心值(例如峰值)可以用作用于确定多个PUF单元中的每个的极性的参考值REF0。例如，具有小于中心值的信息的PUF单元可以被认为具有负极性，具有大于或等于中心值的信息的PUF单元可以被认为具有正极性。
示例性PUF单元设备通过收集目标PUF单元的模拟信息、经由模数转换器将收集到的模拟信息转换成数字数据、以及将转换后的数字数据与参考数据(即参考值REF0)进行比较来确定目标PUF单元的目标比特。
然而，根据本发明构思的一示例性实施例的PUF单元设备100确定目标PUF单元的目标比特TB，而无需使用单独的模数转换器和单独的参考数据。例如，根据本发明构思的一示例性实施例的PUF单元设备100可以通过基于多个PUF单元之中的与目标PUF单元对应的其他PUF单元生成或计算中心值、以及将与目标PUF单元对应的目标值与中心值进行比较来确定目标比特TB。下面将参照附图描述根据本发明构思的一示例性实施例的PUF单元设备100的结构和操作。
图3是示出根据本发明构思的一示例性实施例的图1的PUF单元设备的框图。为了图示的简洁，示例被示出为多个PUF单元PC以8×8矩阵布置，但本发明构思不限于此。PUF单元阵列110可以进一步包括额外的PUF单元，因此，字线的数量和位线的数量可以增加。在一示例性实施例中，连接到一条字线的PUF单元PC的数量至少为“N”。在这种情况下，“N”指示PUF单元的最小数量，其值形成正态分布或高斯分布。在一示例性实施例中，“N”可以在4至256的范围内。
为了描述的方便，假设从多个PUF单元PC中的每个获得的信息是根据多个PUF单元PC中的每个的字线偏置产生的电流。然而，本发明构思不限于此。例如，可以取决于PUF单元的类型各种各样地改变或修改从PUF单元获得的信息。
参照图1和图3，PUF单元设备100包括PUF单元阵列110、解码器120(例如解码器电路)、位线选择电路130、比特确定器140(例如电路)和电压调节器150。
PUF单元阵列110包括多个PUF单元PC。多个PUF单元PC可以在行方向和列方向上布置以形成阵列。多个PUF单元PC可以与多条字线WL1至WL8和多条位线BL1至BL8连接。多个PUF单元PC中的每个可以被配置为取决于多条字线WL1至WL8中的对应字线的偏置(例如偏置电流，偏置电压等)来输出电流。如上所述，从多个PUF单元PC中的每个输出的电流可以具有取决于多个PUF单元PC中的每个的物理特性或环境条件而变化的值。
解码器120从控制器101接收并解码控制信号CTRL。例如，控制信号CTRL可以包括与多个PUF单元PC之中的将确定其目标比特TB的目标PUF单元对应的地址信息。解码器120解码与目标PUF单元对应的地址信息，并基于解码结果控制多条字线WL1至WL8。解码器120基于解码结果将位线选择信号BS提供给位线选择电路130。位线选择信号BS可以是用于从多条位线BL1至BL8之中选择与目标PUF单元对应的位线的信号。
位线选择电路130从解码器120接收位线选择信号BS，并基于接收到的位线选择信号BS控制多条位线BL1至BL8。例如，假设位线选择信号BS对应于第三位线BL3。在这种情况下，位线选择电路130输出通过第三位线BL3接收到的信号(例如电流)作为目标电流I_tg，并输出从其余位线BL1、BL2和BL4至BL8接收到的信号(例如电流)之和作为和电流I_sum。
比特确定器140接收目标电流I_tg与和电流I_sum。比特确定器140基于目标电流I_tg与和电流I_sum确定目标PUF单元的目标比特TB。例如，比特确定器140可以将和电流I_sum除以给定值。在一示例性实施例中，该给定值是通过从连接到一条字线的PUF单元PC的数量中减去“1”而获得的值(例如N-1)。即，如上所述，在从与第三位线BL3连接的PUF单元PC之一提供目标电流I_tg并从与第一位线BL1、第二位线BL2和第四位线BL4至第八位线BL8连接的PUF单元PC(即7个PUF单元PC)提供和电流I_sum的情况下，将和电流I_sum除以“7”。即，比特确定器140基于和电流I_sum计算单位PUF单元的平均电流。
比特确定器140将计算出的平均电流的大小和目标电流I_tg的大小进行比较，并取决于比较的结果确定目标PUF单元的目标比特TB。
电压调节器150向解码器120提供将要施加到多条字线WL1至WL8的电压“V”。在一示例性实施例中，将分别提供给多条字线WL1至WL8的偏置电压或有功电压(或偏置电流)具有相同的电平。备选地，将分别提供给多条字线WL1至WL8的偏置电压或有功电压取决于多个PUF单元PC的物理特性而变化。备选地，将分别提供给多条字线WL1至WL8的偏置电压或有功电压可以具有不同的电平，使得从多个PUF单元PC收集到的信息形成正态分布或高斯分布。
图4是示出图3的多个PUF单元的示例性结构的示图。参照图3和图4，多个PUF单元PC中的任何一个PUF单元PCa包括第一晶体管TR1。第一晶体管TR1的栅极与字线WL连接，其漏极与位线BL连接，并且其源极被连接以接收特定的电压电平。第一晶体管TR1可以取决于字线WL的电平来控制输出到位线BL的电流的大小。在这种情况下，电流的大小可以取决于第一晶体管TR1的物理特性而变化。即，即使多个PUF单元PC以与“PCa”相同的结构形成并且相同的字线偏置被施加到多个PUF单元PC中的每个，流过位线BL的电流也可以取决于每个PUF单元的物理特性而变化。
备选地，多个PUF单元PC中的任何一个PUF单元PCb包括第一晶体管TR1和第二晶体管TR2。第一晶体管TR1和第二晶体管TR2串联连接在提供特定电压电平的节点与位线BL之间，并且可以取决于字线WL的电平来操作。如上所述，即使多个PUF单元PC以与“PCb”相同的结构形成并且相同的字线偏置被施加到多个PUF单元PC中的每个，流过位线BL的电流也可以取决于每个PUF单元的物理特性而变化。
参照图4描述的基于晶体管的PUF单元PCa和PCb仅用于描述本发明构思，而不旨在限制本发明构思。可以使用如上所述的各种结构来各种各样地实现多个PUF单元PC。
图5是示出根据本发明构思的一示例性实施例的图3的PUF单元设备的配置的示图。为了图示的简洁，示出了PUF单元阵列110包括与第一字线WL1连接的第一PUF单元PC1至第八PUF单元PC8的示例，但本发明构思不限于此。例如，PUF单元阵列110可以进一步包括与多条字线和多条位线连接的额外的PUF单元。为了图示的简洁，省略了一些组件(例如解码器120和电压调节器150)。
参照图3和图5，PUF单元设备100包括PUF单元阵列110、位线选择电路130和比特确定器140。PUF单元阵列110可以包括第一PUF单元PC1至第八PUF单元PC8。第一PUF单元PC1至第八PUF单元PC8与第一字线WL1连接。第一PUF单元PC1至第八PUF单元PC8分别与第一位线BL1至第八位线BL8连接。第一PUF单元PC1至第八PUF单元PC8响应于提供到第一字线WL1的第一电压V1分别通过第一位线BL1至第八位线BL8输出第一电流I1至第八电流I8。第一电压V1可以由电压调节器150提供。
位线选择电路130包括第一选择器SEL1至第八选择器SEL8。第一选择器SEL1至第八选择器SEL8分别与第一位线BL1至第八位线BL8连接。第一选择器SEL1至第八选择器SEL8响应于位线选择信号BS1至BS8和反相位线选择信号/BS1至/BS8而操作。
例如，第一选择器SEL1包括：第一晶体管，配置为响应于第一位线选择信号BS1将从第一位线BL1输出的第一电流I1提供给比特确定器140的第二转换器142；以及第二晶体管，配置为响应于反相位线选择信号/BS1将从第一位线BL1输出的第一电流I1提供给比特确定器140的第一转换器141。类似于以上描述，其余选择器SEL2至SEL8也可以响应于对应的位线选择信号BS2至BS8和对应的反相位线选择信号/BS2至/BS8而操作，因此，省略额外的描述以避免重复。
在一示例性实施例中，位线选择信号BS1至BS8中的每个是用于选择与目标PUF单元对应的位线的信号，反相位线选择信号/BS1至/BS8中的每个是用于选择与其余PUF单元中的每个对应的位线的信号。例如，假设目标PUF单元是第三PUF单元PC3。在这种情况下，第三位线选择信号BS3被激活，并且第一反相位线选择信号/BS1、第二反相位线选择信号/BS2和第四反相位线选择信号/BS4至第八反相位线选择信号/BS8被激活。这样，通过第三位线BL3输出的第三电流I3被提供给第二转换器142，并且从第一位线BL1、第二位线BL2和第四位线BL4至第八位线BL8输出的第一电流I1、第二电流I2和第四电流I4至第八电流I8被提供给第一转换器141作为和电流I_sum。
比特确定器140包括第一转换器141、第二转换器142和比较器COMP(例如运算放大器或其他比较电路)。第一转换器141可以与多个选择器SEL1至SEL8中包括的晶体管之中的响应于反相位线选择信号/BS1至/BS8操作的晶体管连接。第二转换器142可以与多个选择器SEL1至SEL8中包括的晶体管之中的响应于位线选择信号BS1至BS8操作的晶体管连接。
即，如上所述，第一转换器141接收与从除目标PUF单元以外的其余PUF单元输出的电流之和对应的和电流I_sum，第二转换器142接收从目标PUF单元输出的目标电流I_tg。第一转换器141转换接收到的和电流I_sum以输出中心值CV，第二转换器142转换目标电流I_tg以输出目标值TV。
在一示例性实施例中，中心值CV和目标值TV是分别与和电流I_sum和目标电流I_tg对应的电压电平。即，第一转换器141和第二转换器142可以是电流-电压转换器。然而，本发明构思不限于此。例如，第一转换器141和第二转换器142中的每个可以用配置为以给定比率复制接收到的电流的电流镜来实现。
在一示例性实施例中，第一转换器141通过将和电流I_sum除以给定值来确定中心值CV。即，第一转换器141可以提供被配置为将和电流I_sum除以给定值的除法器DIV的功能。例如，第一转换器141可以包括除法器或除法器电路，以将和电流I_sum除以给定值。例如，如上所述，在目标PUF单元是第三PUF单元PC3的情况下，和电流I_sum可以是从7个PUF单元(例如PC1、PC2和PC4至PC8)输出的电流(例如I1、I2和I4至I8)之和。即，第一转换器141可以通过将和电流I_sum除以“7”来计算与中心值CV对应的电流值。在一示例性实施例中，中心值CV指示由从与第一字线WL1连接的多个PUF单元PC1至PC8(然而，PUF单元的数量大于8)获得的信息形成的正态分布或高斯分布的中心值。即，在多个PUF单元的数量是特定数量或更多(例如4至256或更多)的情况下，多个PUF单元中的除目标PUF单元以外的其余PUF单元可以形成正态分布或高斯分布，因此，可以通过使用其余PUF单元来计算中心值CV。
在一示例性实施例中，基于与和电流I_sum对应的PUF单元的数量来确定第一转换器141的除法比率。在一示例性实施例中，第一转换器141的除法比率可以比与和电流I_sum对应的PUF单元的数量大或小给定值。
在一示例性实施例中，第二转换器142确定目标值TV而无需对目标电流I_tg执行单独的除法运算。备选地，第二转换器142通过基于给定比率划分目标电流I_tg来确定目标值TV。在一示例性实施例中，第二转换器142的第二除法比率基于第一转换器141的第一除法比率。在一示例性实施例中，第二转换器142的第二除法比率小于第一转换器141的第一除法比率。
比较器COMP从第一转换器141接收中心值CV，并从第二转换器142接收目标值TV。比较器COMP将中心值CV和目标值TV进行比较，并输出目标比特TB作为比较结果。
如上所述，根据本发明构思的一示例性实施例的PUF单元设备100通过使用多个PUF单元PC中的一些计算中心值CV而无需单独的模数转换器和单独的参考数据、以及将计算出的中心值CV和目标PUF单元的目标值TV进行比较来确定目标PUF单元的目标比特TB。因此，降低了PUF设备100的电路复杂度，并且可以实现具有提高的可靠性的PUF单元设备100。
图6是示出根据本发明构思的一示例性实施例的图3和图5的PUF单元设备的操作的流程图。参照图3、图5和图6，在操作S110中，PUF单元设备100选择目标PUF单元。例如，PUF单元设备100可以从控制器101接收控制信号CTRL，并且可以基于接收到的控制信号CTRL来选择多个PUF单元PC中的目标PUF单元。
在操作S120中，PUF单元设备100将第一电压V1提供给与所选择的目标PUF单元对应的字线。在一示例性实施例中，第一电压V1可以具有用于从与第一字线WL1连接的多个PUF单元获得不同大小的电流的电平。
在操作S130中，PUF单元设备100生成中心值CV。例如，如参照图5所述，PUF单元设备100可以获得与来自和字线连接的多个PUF单元之中的除目标PUF单元以外的其余PUF单元的电流之和对应的和电流I_sum，并且可以基于所获得的和电流I_sum生成中心值CV。
在操作S140中，PUF单元设备100将目标值TV和中心值CV进行比较。例如，如参照图5所述，目标值TV可以是与从目标PUF单元获得的目标电流I_tg对应的值，中心值CV可以是基于从其余PUF单元获得的和电流I_sum生成的值。PUF单元设备100可以确定目标值TV是否大于中心值CV。
当目标值TV大于中心值CV时，在操作S151中，PUF单元设备100将目标比特TB设置为第一值(例如“比特1”)。当目标值TV小于中心值CV时，在操作S152中，PUF单元设备100将目标比特TB设置为与第一值不同的第二值(例如“比特0”)。在一示例性实施例中，当目标值大于或等于中心CV时，目标比特被设置为第一值。在一备选实施例中，当目标值小于或等于中心值时，目标比特被设置为第二值。
在操作S160中，PUF单元设备100输出被确定的目标比特TB。
图7是用于描述图3的PUF单元设备的操作的示图。图7的分布的水平轴指示从PUF单元获得的信息(例如失配信息或电流量)。
参照图3和图7，从包括在PUF单元设备100中的多个PUF单元PC获得的信息可以形成第一分布DB1。参照图2描述了第一分布DB1的中心值，即参考值REF0，因此省略额外的描述以避免重复。
在一示例性实施例中，从连接到第一字线WL1的多个PUF单元PC获得的信息形成第一子分布sDB1，从连接到第二字线WL2的多个PUF单元PC获得的信息形成第二子分布sDB2。如图7所示，第一子分布sDB1和第二子分布sDB2中的每个可以具有正态分布或高斯分布的形状。
即，在从连接到第一字线WLl的多个PUF单元PC中选择第一目标PUF单元的情况下，分别从连接到第一字线WL1的多个PUF单元PC之中的除目标PUF单元以外的其余PUF单元获得的信息的平均值具有第一中心值CVa。这样，可以通过将基于从第一目标PUF单元获得的信息的第一目标值与第一中心值CVa进行比较来确定第一目标PUF单元是具有正极性的正PUF单元+PC还是具有负极性的负PUF单元-PC。
同样，在从连接到第二字线WL2的多个PUF单元PC选择第二目标PUF单元的情况下，分别从连接到第二字线WL2的多个PUF单元PC之中的除目标PUF单元以外的其余PUF单元获得的信息的平均值具有第二中心值CVb。这样，可以通过将基于从第二目标PUF单元获得的信息的第二目标值与第二中心值CVb进行比较来确定第二目标PUF单元是具有正极性的正PUF单元+PC还是具有负极性的负PUF单元-PC。
如上所述，本发明构思的PUF单元设备100中包括的多个PUF单元PC可以形成取决于字线的偏置而变化的正态分布或高斯分布。因此，本发明构思的PUF单元设备100可以通过使用与目标PUF单元连接到相同字线的PUF单元来计算中心值，并且可以基于计算出的中心值来确定目标PUF单元的目标比特。
图8是用于描述根据本发明构思的一示例性实施例的图3的PUF单元设备的目标比特确定方法的示图。参照图3和图8，PUF单元设备100包括PUF单元阵列110、位线选择电路130和比特确定器140。PUF单元阵列110包括连接到第一字线WL1和多条位线BL1至BL8的多个PUF单元PC1至PC8。位线选择电路130包括多个选择器SEL1至SEL8。比特确定器140包括第一转换器141和第二转换器142以及比较器COMP。上面已经描述了所述组件，因此，省略额外的描述以避免重复。此外，假设第三PUF单元PC3是目标PUF单元。
在选择第三PUF单元PC3作为目标PUF单元的情况下，第一电压V1被提供给与第三PUF单元PC3连接的第一字线WL1。响应于第一字线WL1的第一电压V1，多个PUF单元PC1至PC8分别通过多条位线BL1至BL8输出多个电流I1至I8。
因为第三PUF单元PC3是目标PUF单元，所以用于选择与第三PUF单元PC3连接的第三位线BL3的第三位线选择信号BS3被激活，并且用于其余位线BL1、BL2和BL4至BL8的反相位线选择信号/BS1、/BS2和/BS4至/BS8被激活。即，响应于第三位线选择信号BS3，第三选择器SEL3将第三位线BL3的第三电流I3提供给第二转换器142作为目标电流I_tg。响应于第一反相位线选择信号/BS1、第二反相位线选择信号/BS2和第四反相位线选择信号/BS4至第八反相位线选择信号/BS8，第一选择器SEL1、第二选择器SEL2和第四选择器SEL4至第八选择器SEL8将第一位线BL1、第二位线BL2和第四位线BL4至第八位线BL8的第一电流I1、第二电流I2和第四电流I4至第八电流I8提供给第一转换器141作为和电流I_sum。
第一转换器141基于和电流I_sum输出中心值CV，第二转换器142基于第三电流I3(即目标电流)输出目标值TV。比较器COMP将中心值CV和目标值TV进行比较以生成目标比特TB，并输出第三PUF单元PC3的目标比特TB。
图9是示出根据本发明构思的一示例性实施例的PUF单元阵列的示图。参照图9，PUF单元阵列110A包括多个PUF单元PC，并且多个PUF单元PC与多条字线WL1至WL6以及多条位线BL11至BL18和BL21至BL28连接。在一示例性实施例中，在PUF单元阵列110A中，PUF单元的数量、字线的数量或位线的数量不限于图9所示的配置。
与参照图2描述的PUF单元阵列110不同，图9的PUF单元阵列110A的多个PUF单元PC与第一组的位线BL11至BL18和第二组的位线BL21至BL28连接。例如，与第一字线WL1、第三字线WL3和第五字线WL5连接的PUF单元PC与第一组的位线BL11至BL18连接，与第二字线WL2、第四字线WL4和第六字线WL6连接的PUF单元PC与第二组的位线BL21至BL28连接。即，与第一字线WL1、第三字线WL3和第五字线WL5连接的PUF单元PC以及与第二字线WL2、第四字线WL4和第六字线WL6连接的PUF单元PC与不同组的位线连接，并且可以彼此独立地操作。
图10A是示出图9的PUF单元阵列应用于其的PUF单元设备的示图。图10B至图10D是用于描述图10A的PUF单元设备的操作的示图。为了描述的简洁，没有描述与上述组件相同的组件。
参照图10A至图10D，PUF单元设备包括PUF单元阵列110A、第一位线选择电路131和第二位线选择电路132以及比特确定器(例如比较器COMP)。PUF单元阵列110A包括多个PUF单元PC11至PC18和PC21至PC28。多个PUF单元PC11至PC18和PC21至PC28可以与第一字线WL1和第二字线WL2连接。与第一字线WL1连接的PUF单元PC PC11至PC18与第一组的位线BL11至BL18连接，与第二字线WL2连接的PUF单元PC21至PC28与第二组的位线BL21至BL28连接。
第一位线选择电路131与第一组的位线BL11至BL18连接。在一示例性实施例中，第一位线选择电路131包括参照图5和图8描述的选择器。包括在第一位线选择电路131中的选择器分别与第一组的位线BL11至BL18连接，并响应于对应的位线选择信号或对应的反相位线选择信号而操作。第二位线选择电路132与第二组的位线BL21至BL28连接。在一示例性实施例中，第二位线选择电路132包括参照图5和图8描述的选择器。包括在第二位线选择电路132中的选择器分别与第二组的位线BL21至BL28连接，并响应于对应的位线选择信号或对应的反相位线选择信号而操作。为了图示的简洁和描述的方便，选择器的详细配置和操作在上面被描述，因此省略额外的描述以避免重复。
第一转换器141基于从第二位线选择电路132接收到的信息(例如电流)输出目标值TV或中心值CV。第二转换器142基于从第一位线选择电路131接收到的信息(例如电流)输出中心值CV或目标值TV。
在一示例性实施例中，第一位线选择电路131将目标电流或和电流提供给第二转换器142，第二位线选择电路132将和电流或目标电流提供给第一转换器141。
例如，如图10B所示，假设与第一字线WL1连接的PUF单元PC13是目标PUF单元。在这种情况下，第一电压V1被施加到第一字线WL1和第二字线WL2。在一示例性实施例中，可以取决于与第一字线WL1和第二字线WL2连接的多个PUF单元PC11至PC18和PC21至PC28的物理特性来不同地设置施加到第一字线WL1和第二字线WL2的电压。响应于施加到第一字线WL1和第二字线WL2的第一电压V1，多个PUF单元PC11至PC18和PC21至PC28中的每个输出对应的电流。
第一位线选择电路131响应于第三位线选择信号BS3向第二转换器142提供从与第一字线WL1和第一组的第三位线BL13连接的PUF单元PC13输出的电流I13。在这种情况下，电流I13是目标电流I_tg。第二转换器142基于目标电流I_tg输出目标值TV。
响应于反相位线选择信号/BS1、/BS2和/BS4至/BS8，第二位线选择电路132向第一转换器141提供与通过第二组的一些位线BL21、BL22和BL24至BL28提供的电流之和对应的和电流I_sum2。第一转换器141基于从第二位线选择电路132提供的和电流I_sum2输出中心值CV。比较器COMP将中心值CV与目标值TV进行比较以生成目标比特TB，并输出第三PUF单元PC3的目标比特TB作为比较结果。
如上所述，根据本发明构思的一示例性实施例的PUF单元设备基于从与不同于与目标PUF单元对应的第一字线的第二字线连接的一些PUF单元获得的和电流来计算中心值CV。在这种情况下，所述一些PUF单元可以指与所述不同字线连接的PUF单元之中的除与目标PUF单元对应的位线以外的其余位线连接的PUF单元。即，在图10B的实施例中，在目标PUF单元与第一组的第三位线BL13连接的情况下，用于计算中心值CV的PUF单元是与第二字线WL2以及第二组的第一位线BL21、第二位线BL22和第四位线BL24至第八位线BL28连接的PUF单元PC21、PC22和PC24至PC28。
然而，本发明构思不限于此。例如，如图10C所示，在目标PUF单元(例如PC13)与第一字线WL1连接的情况下，与第二字线WL2连接的所有PUF单元PC21至PC28可以用于计算中心值CV。在这种情况下，除了第二位线选择电路132接收第一反相位线选择信号/BS1至第八反相位线选择信号/BS8以及与第二字线WL2连接的所有PUF单元PC21至PC28用于计算中心值CV以外，目标比特确定操作与上述操作类似，因此省略额外的描述以避免重复。
然而，本发明构思不限于此。例如，如图10D所示，在目标PUF单元(例如PC13)与第一字线WL1连接的情况下，与第一字线WL1和第二字线WL2连接的多个PUF单元PC11至PC18和PC21至PC28之中的除目标PUF单元PC13以外的所有其余PUF单元PC11、PC12、PC14至PC18和PC21至PC28用于计算中心值CV。在这种情况下，第二位线选择电路132向第一转换器141提供第二和电流I_sum2，其对应于来自与第二字线WL2连接的PUF单元PC21至PC28的电流之和，第一位线选择电路131向第一转换器141提供第一和电流I_sum1，其对应于来自与第一字线WL1连接的PUF单元PC11至PC18之中的除目标PUF单元PC3以外的其余PUF单元PC11、PC12和PC14至PC18的电流之和。第一转换器141基于第一和电流I_sum1和第二和电流I_sum2两者输出中心值CV。
在一示例性实施例中，第一转换器141或第二转换器142的除法比率可以取决于将要用于计算中心值CV的PUF单元的数量而变化。
以上示例性实施例被提供用于描述本发明构思，并且不旨在限制本发明构思。例如，在PUF单元设备中，PUF单元的数量、字线的数量或位线的数量可以被各种各样地改变或修改。此外，可以取决于PUF单元阵列的结构各种各样地构造用于计算中心值CV的PUF单元。例如，参照图10A至图10D描述了通过使用与目标PUF单元的字线相邻的字线的PUF单元来计算中心值的实施例，但是与目标PUF单元的字线在物理上隔开的字线的PUF单元可以用于计算中心值。备选地，与多条字线连接的多个PUF单元可以用于计算中心值。
图11是用于描述提高PUF单元设备的可靠性的方式的示图。参照图11，如上所述，从PUF单元设备的多个PUF单元获得的信息可以形成如同第一分布DB1的正态分布或高斯分布，并且可以基于参考值REF0来确定目标比特TB或PUF单元的极性。从PU F单元输出的信息可以取决于各种条件(例如操作温度和操作电压)而变化。即，在输出接近于参考值REF0的信息的PUF单元中，输出信息可以取决于各种因素而变化，因此，PUF单元的极性或确定比特可以改变。这导致PUF单元设备的可靠性降低。
这样，示例性PUF单元设备可以通过单独的测试操作来收集PUF单元设备中包括的多个PUF单元中的每个的信息，可以通过模数转换器将收集到的信息转换成数字数据，并且可以丢弃具有在参考值REF0与“-a”或“+a”之间的信息的PUF单元。例如，可以丢弃(忽略)具有在REF0-a至REF0+a的范围内的信息的PUF单元。丢弃特定PUF单元意味着该特定PUF单元在下一PUF单元操作中未被选择为目标PUF单元。即，可以通过丢弃(或忽略)可靠性相对低的PUF单元PC来提高PUF单元设备的整体可靠性。
然而，如上所述，为了丢弃可靠性相对低的PUF单元PC，需要诸如通过模数转换器将所有PUF单元的信息转换成数字数据以及设置单独的参考值REF0的操作。
根据本发明构思的一示例性实施例的PUF单元设备100通过调节针对中心值CV的除法比率并基于调节后的除法比率确定目标比特来确定和丢弃不稳定的PUF单元。
图12A是用于描述根据本发明构思的一示例性实施例的图1的PUF单元设备的稳定PUF单元或有效PUF单元的操作的流程图。图12B是用于描述图1的PUF单元设备的稳定PUF单元或有效PUF单元的操作的示图。参照图1、图2、图12A和图12B，在操作S211中，PUF单元设备100选择目标PUF单元。例如，PUF单元设备可以基于接收到的控制信号来选择目标PUF单元。
在操作S212中，PUF单元设备100生成目标值TV，并基于第一除法比率“N-a”生成第一中心值CV1。在一示例性实施例中，“N”是正整数，并且“a”是实数。例如，PUF单元设备100可以基于参照图1至图10D描述的操作方法来生成与目标PUF单元对应的目标值TV和第一中心值CV1。在这种情况下，针对第一中心值CV1的除法比率可以小于给定的除法比率。例如，在通过使用“N”个PUF单元来计算中心值的情况下，在以上实施例中，基于除法比率“N”来计算第0中心值CV0。然而，在操作S212中，在通过使用“N”个PUF单元来计算中心值的情况下，基于除法比率“N-a”(即，小于以上实施方式中的除法比率)来计算中心值。在这种情况下，如图12B所示，基于除法比率“N-a”计算的第一中心值CV1大于基于除法比率“N”计算的第0中心值CV0。
在操作S213中，PUF单元设备100将目标值TV和第一中心值CV1进行比较。当目标值TV不大于第一中心值CV1时，PUF单元设备100进行到操作S215。当目标值TV大于第一中心值CV1时，在操作S214中，PUF单元设备100将所选择的目标PUF单元确定为有效PUF单元。例如，如图12B所示，目标值TV大于第一中心值CV1可以意味着目标值TV与第0中心值CV0隔开一定距离(例如逻辑距离)。即，即使从目标PUF单元输出的信息取决于各种环境条件而变化，目标PUF单元的目标值TV低于第0中心值CV0的概率也可以非常低。即，具有大于第一中心值CV1的目标值TV的目标PUF单元是稳定的(或有效的)PUF单元。
当在操作S214之后或在操作S213中确定目标值TV不大于第一中心值CV1时，在操作S215中，PUF单元设备100确定是否已完全对所有PUF单元执行了以上操作。当确定尚未完全对所有PUF单元执行以上操作时，在操作S216中，PUF单元设备100选择下一目标PUF单元。此后，PUF单元设备100可以重复操作S212至操作S216。
如上所述，通过执行操作S211至操作S216，本发明构思的PUF单元设备100通过使用比给定除法比率小的除法比率来计算第一中心值CV1(即大于第0中心值)，并将具有大于第一中心值CV1的目标值的PUF单元确定为有效PUF单元。
在操作S221中，PUF单元设备100选择目标PUF单元。在操作S222中，PUF单元设备100生成目标值TV并基于第二除法比率“N+a”生成第二中心值CV2。例如，PUF单元设备100基于参照图1至图10D描述的操作方法来生成与目标PUF单元对应的目标值TV和第二中心值CV2。在这种情况下，如上所述，在通过使用“N”个PUF单元来计算中心值的情况下，基于除法比率“N”来计算第0中心值CV0。相比之下，在操作S222中，基于大于除法比率“N”的除法比率“N+a”来计算第二中心值CV2。在这种情况下，第二中心值CV2小于如图12B所示的第0中心值CV0。
在操作S223中，PUF单元设备100确定目标值TV是否小于第二中心值CV2。
当目标值TV不小于第二中心值CV2时，PUF单元设备100进行到操作S225。当目标值TV小于第二中心值CV2时，在操作S224中，PUF单元设备100将所选择的目标PUF单元确定为有效PUF单元。例如，如图12B所示，目标值TV小于第二中心值CV2意味着目标值TV与第0中心值CV0隔开一定距离(例如逻辑距离)。即，即使从目标PUF单元输出的信息取决于各种环境条件而变化，目标PUF单元的目标值TV高于第0中心值CV0的概率也可以非常低。即，具有小于第二中心值CV2的目标值TV的目标PUF单元可以是稳定的(例如有效的)PUF单元。
此后，PUF单元设备100可以执行操作S225和操作S226。操作S225和操作S226类似于上述操作S215和操作S216，因此，省略额外的描述以避免重复。
如上所述，通过执行操作S221至操作S226，本发明构思的PUF单元设备100通过使用比给定除法比率大的除法比率来计算第二中心值CV2(即小于第0中心值)，并且可以将具有小于第二中心值CV2的目标值的PUF单元确定为有效PUF单元。
此后，在操作S230中，PUF单元设备100存储关于有效PUF单元的信息。例如，PUF单元设备100可以存储关于有效PUF单元的地址信息。在这种情况下，因为所存储的信息仅仅是有效PUF单元的地址信息，并且不单独存储关于有效PUF单元的极性或目标值的其他信息(即能够决定比特值的信息)，所以即使该地址信息被泄露或被非法侵入，也不可能恢复目标值或安全密钥。
为了图示的简洁和描述的方便，分开地示出了操作S230，但本发明构思不限于此。例如，可以在操作S214或操作S224中单独执行操作S230。备选地，操作S230可以由控制器101执行。例如，取决于操作S213的结果，可以输出第一值或第二值作为目标PUF单元的目标比特TB。控制器101可以在接收到指示目标值TV大于第一中心值CV1的第一值时将目标PUF单元决定为有效PUF单元，并且在接收到指示目标值TV小于第一中心值CV1的第二值时不对目标PUF单元执行单独的确定。在一示例性实施例中，用于将目标PUF单元确定为有效PUF单元的关于目标PUF单元的信息(例如地址信息)被存储在控制器101的单独的存储器中。
在一示例性实施例中，如图12B所示，可以将多个PUF单元之中的未被决定为有效PUF单元的PUF单元作为无效PUF单元管理。在一示例性实施例中，无效PUF单元可以指随后在PUF单元设备100的目标比特确定操作中未被选择为目标PUF单元的PUF单元。
图13A和13B是用于描述根据图12A的流程图的操作的示图。参照图1、图2、图13A和图13B，PUF单元设备100包括PUF单元阵列110、位线选择器130和比特确定器140。PUF单元阵列110包括连接到第一字线WL1和多条位线BL1至BL8的多个PUF单元PC1至PC8。位线选择器130包括多个选择器SEL1至SEL8。比特确定器140包括第一转换器141、第二转换器142和比较器COMP。每个组件在上面被描述，因此省略额外的描述以避免重复。
首先，参照图13A描述图12A的操作S211至操作S214。如图13A所示，将第三PUF单元PC3选择为目标PUF单元。在这种情况下，如在参照图8给出的以上描述中，第一电压V1被提供给第一字线WL1，并且第一选择器SEL1、第二选择器SEL2以及第四选择器SEL4至第八选择器SEL8响应于对应的反相位线选择信号/BS1、/BS2和/BS4至/BS8向第一转换器141提供与对应的位线BL1、BL2和BL4至BL8的电流I1、I2和I4至I8之和对应的和电流I_sum。响应于第三位线选择信号BS3，第三选择器SEL3将第三位线BL3的第三电流I3提供给第二转换器142作为目标电流。
如参照图12A的操作S212所述，第一转换器141基于第一除法比率(例如“N-a”)输出第一中心值CV1。第二转换器142基于第三电流I3输出目标值TV。比较器COMP将第一中心值CV1和目标值TV进行比较以生成第一分类结果CR1并输出第一分类结果CR1。
当第一分类结果CRl的值为第一值时(即，当目标值TV大于第一中心值CV1时)，第三PUF单元PC3被决定为有效PUF单元。在这种情况下，在图12B的分布中，第三PUF单元PC3可以被理解为具有大于第一中心值CV1的值。
当第一分类结果CRl的值为第二值时(即，当目标值TV不大于第一中心值CVl时)，第三PUF单元PC3可以被决定为有效PUF单元或无效/不稳定PUF单元。例如，如从图12B的分布所理解地，当目标值TV不大于第一中心值CV1时，第三PUF单元PC3可以是无效/不稳定PUF单元或有效/稳定PUF单元。在这种情况下，没有确定第三PUF单元PC3是否为有效PUF单元。
可以通过对多个PUF单元PC1至PC8中的每个执行参照图13A描述的操作来决定多个PUF单元PC1至PC8之中的具有大于第一中心值CV1的目标值的有效PUF单元。
接下来，参照图13B描述图12A的操作S221至操作S224。如图13B所示，可以选择第四PUF单元PC4作为目标PUF单元。在这种情况下，多个选择器SEL1至SEL8中的每个可以响应于对应的位线选择信号或对应的反相位线选择信号而操作。多个选择器SEL1至SEL8的操作与上述操作类似，因此将省略额外的描述以避免重复。
通过多个选择器SELl至SEL8的操作，与多个电流Il至I8之中的除第四电流I4以外的其余电流之和对应的和电流I_sum被提供给第一转换器141，并且第四电流I4被提供给第二转换器142。第二转换器142基于第四电流I4输出目标值TV。
与关于图13A的以上描述不同，第一转换器141基于第二除法比率(例如“N+a”)输出第二中心值CV2。比较器COMP将第二中心值CV2和目标值TV进行比较以生成第二分类结果CR2并输出第二分类结果CR2。
当第二分类结果CR2的值为第二值时(即，当目标值TV小于第二中心值CV2时)，第四PUF单元PC4被决定为有效PUF单元。在这种情况下，在图12B的分布中，第四PUF单元PC4可以被理解为具有小于第二中心值CV2的值。
在一示例性实施例中，可以通过对多个PUF单元PC1至PC8中的每个执行参照图13B描述的操作来决定多个PUF单元PC1至PC8之中的具有小于第二中心值CV2的目标值的有效PUF单元。
在一示例性实施例中，在首先执行参照图13A描述的操作的情况下，可以取决于参照图13A描述的操作的结果选择性地执行参照图13B描述的操作。例如，可以仅对在参照图13A描述的操作中未被决定为有效PUF单元的PUF单元执行参照图13B描述的操作。备选地，在首先执行参照图13B描述的操作的情况下，可以仅对在参照图13B描述的操作中未被决定为有效PUF单元的PUF单元执行参照图13A描述的操作。
虽然分开示出并描述了决定具有大于第一中心值CV1的目标值的有效PUF单元的操作和决定具有小于第二中心值CV2的目标值的有效PUF单元的操作，但本发明构思不限于此。例如，第一转换器141可以通过一个转换操作同时地基于第一除法比率计算第一中心值CV1以及基于第二除法比率计算第二中心值CV2，并且比较器COMP可以同时地将第一中心值CV1和第二中心值CV2与目标值TV进行比较。在这种情况下，可以通过一个感测操作来确定目标PUF单元是否为有效PUF单元。
在一示例性实施例中，目标PUF单元是否为有效PUF单元可以由控制器101确定。例如，控制器101可以对PUF单元设备100的多个PUF单元中的每个执行参照图13A描述的操作，并且可以接收多个PUF单元中的每个的第一比较结果(或第一目标比特)。此后，控制器101可以对PUF单元设备100的多个PUF单元中的每个执行参照图13B描述的操作，并且可以接收多个PUF单元中的每个的第二比较结果(或第二目标比特)。控制器101可以通过结合第一比较结果(或第一目标比特)和第二比较结果(或第二目标比特)来决定有效PUF单元，并且可以存储所决定的有效PUF单元的地址信息。
图14是示出根据本发明构思的一示例性实施例的图1的控制器的框图。参照图1和图14，控制器101包括目标PUF单元选择电路101a、存储器101b、安全密钥生成器101c(例如电路)和控制电路101d。
目标PUF单元选择电路101a选择PUF单元设备100中包括的多个PUF单元中的目标PUF单元。目标PUF单元选择电路101a可以基于所选择的目标PUF单元来输出控制信号CTRL。在一示例性实施例中，目标PUF单元选择电路101a被配置为选择参照图12A至图13B描述的有效PUF单元中的目标PUF单元。例如，存储器101b可以包括关于通过参照图12A至图13B描述的操作而生成的有效PUF单元的信息(例如地址信息)。目标PUF单元选择电路101a可以基于存储在存储器101b中的信息来选择有效PUF单元中的目标PUF单元。
安全密钥生成器101c从PUF单元设备100接收目标比特TB。在一示例性实施例中，安全密钥生成器101c通过组合从PUF单元设备100接收到的多个目标比特TB来生成安全密钥KEY。所生成的安全密钥KEY可以被提供给外部电子设备或集成电路。控制电路101d可以被配置为控制控制器101的整体操作。安全密钥KEY可以用于认证PUF单元设备100。
图15是用于描述根据本发明构思的一示例性实施例的PUF单元设备的操作的示图。为了描述的方便，将参照图3的PUF单元设备100和图14的控制器101来描述基于图15的操作。此外，假设通过参照图12A至图13B描述的操作将多个PUF单元PC1至PC8中的第三PUF单元PC3、第五PUF单元PC5和第八PUF单元PC8决定为有效PUF单元。即，图14的控制器101可以包括关于有效PUF单元PC3、PC5和PC8的信息。
参照图1、图14和图15，PUF单元设备100包括PUF单元阵列110、位线选择电路130和比特确定器140。PUF单元阵列110包括连接到第一字线WL1和多条位线BL1至BL8的多个PUF单元PC1至PC8。位线选择电路130包括多个选择器SEL1至SEL8。比特确定器140包括第一转换器141、第二转换器142和比较器COMP。所述组件在上面被描述，因此省略额外的描述以避免重复。
与上述实施例不同，在图15的实施例中，通过使用与目标PUF单元的字线连接的多个PUF单元中的一些来计算中心值CV。例如，在目标PUF单元是第三PUF单元PC3的情况下，与第一字线WL1连接的多个PUF单元PC1至PC8之中的不是有效PUF单元的PUF单元(即无效/不稳定PUF单元)用作用来计算中心值CV的PUF单元。如参照图12B所述，无效PUF单元是与第0中心值CV0相邻的PUF单元。即，在通过使用无效PUF单元来计算中心值CV的情况下，可以获得更加接近第0中心值CV0的值。此外，随着将用于计算中心值CV的PUF单元的数量减少，PUF单元设备100的总功耗可以减少。例如，在图15中，PUF单元PC1、PC2、PC4、PC6和PC7是用于生成和电流I_sum的无效PUF单元。
图16A是用于描述根据本发明构思的一示例性实施例的安全设备的操作的框图，图16B和图16C是用于描述根据本发明构思的一示例性实施例的安全设备的操作的流程图。参照图16A和图16B，安全设备200包括PUF单元阵列210、模数转换器220和存储器230。在一示例性实施例中，PUF单元阵列210是参照图1至图15描述PUF单元设备或PUF单元阵列。
参照图16B描述图16A的安全设备200的操作。在图16B的操作S310中，安全设备200获得PUF单元阵列210中包括的多个PUF单元中的每个的感测值。感测值可以是从多个PUF单元中的每个获得的模拟信息。
在操作S320中，安全设备200将感测值SV转换成数字值DV，并将转换后的数字值DV存储在存储器230中。
在操作S330中，安全设备200基于存储在存储器230中的数字值DV来决定有效的PUF单元。例如，如参照图11所述，安全设备200可以将与数字值DV之中的比参考值REF0大了给定大小或小了给定大小的数字值对应的PUF单元决定为有效PUF单元。在一示例性实施例中，关于有效PUF单元的信息可以存储在存储器230中。
在操作S340中，安全设备200通过使用基于无效PUF单元的中心值对每个有效PUF单元执行比特确定操作。例如，安全设备200可以基于有关无效PUF单元的信息执行参照图15描述的操作。
在一示例性实施例中，安全设备200通过使用模数转换器220执行参照图1至图5描述的目标比特确定操作。例如，参照图16A和图16C，在操作S410中，安全设备200从每个PUF单元获得感测值。在一示例性实施例中，安全设备200获得关于所有PUF单元的感测值。备选地，安全设备200可以从目标PUF单元和与目标PUF单元相关联的PUF单元(例如，如参照图1至图15所述用于计算中心值的PUF单元)获得感测值。
在操作S420中，安全设备200将获得的感测值转换成数字值。
在操作S430中，安全设备200可以计算中心值CV。例如，如在以上描述中，安全设备200基于对应于与目标PUF单元相关联的其他PUF单元的数字值来计算中心值。即，与以上实施例不同，安全设备200使用模数转换器220来获得与目标PUF单元相关联的其他PUF单元的数字值并基于所获得的数字值计算中心值。
此后，安全设备200执行操作S440至操作S460。在一示例性实施例中，除了在使用模数转换器220的模数转换之后执行计算中心值CV和确定目标比特的操作以外，基本的操作原理可以类似于图6的以上实施例。例如，操作S440在操作S430之后被执行并且可以由图6的操作S140实现，操作S451在操作S440确定目标值大于中心值CV时被执行并且可以由图6的操作S151实现，操作S452在操作S440确定目标值不大于中心值CV时被执行并且可以由操作S152实现，操作S460可以在此之后被执行并且可以由操作S160实现。
如上所述，安全设备200从PUF单元阵列210接收多个PUF单元的感测值SV。安全设备200可以通过模数转换器220将多个PUF单元的感测值SV转换成数字值DV。数字值DV可以存储在存储器230或单独的存储电路中。安全设备200可以基于与数字值DV之中的与除目标PUF单元以外的其余PUF单元中的至少两个或更多个对应的数字值来计算中心值CV。在一示例性实施例中，无论何时确定目标比特，安全设备200都可以对相关联的其他PUF单元执行以下操作：获得感测值的操作和将感测值转换成数字值的操作。备选地，多个PUF单元中的每个的数字值可以存储在存储器230中，并且安全设备200可以通过使用存储在存储器230中的数字值来计算中心值。
图17是示出根据本发明构思的一实施例的安全设备应用于其的电子系统的框图。参照图17，电子系统1000包括主机1100(例如主机设备)和安全设备1200。电子系统1000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能电话、数码相机或可穿戴设备的电子设备。
主机1100可以被配置为控制安全设备1200。安全设备1200包括PUF单元阵列1210，并且可以被配置为在主机1100的控制下操作。在一示例性实施例中，安全设备1200是诸如集成电路(IC)卡或芯片的智能卡，或者可以是单独提供以生成安全密钥的硬件组件。
例如，主机1100可以从安全设备1200接收设备标识符(ID)。主机1100可以基于接收到的设备标识符ID向安全设备1200发送质询。安全设备1200可以响应于来自主机1100的质询向主机1100发送响应。在一示例性实施例中，该响应包括参照图1至图16描述的安全密钥KEY。即，取决于参照图1至图16描述的操作方法，安全设备1200可以从PUF单元阵列1210中包括的多个PUF单元获得基于来自主机1100的质询的数据，可以基于所获得的数据生成响应(即安全密钥)，并且可以向主机1100发送响应。主机1100可以基于接收到的响应(例如，基于安全密钥)对安全设备1200或任何其他设备执行认证操作。
图18是示出根据发明构思的一示例性实施例的安全设备应用于其的电子设备的框图。参照图18，电子设备3000包括主处理器3100、触摸面板3200、触摸驱动器集成电路3202、显示面板3300、显示驱动器集成电路3302、系统存储器3400、存储设备3500、图像处理器3800、通信块3700、音频处理器3600和安全芯片3900。在一示例性实施例中，电子设备3000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式媒体播放器(PMP)、数码相机、智能手机、平板计算机、笔记本计算机和可穿戴设备的各种电子设备中的一种。
主处理器3100可以控制电子设备3000的整体操作。主处理器3100可以控制/管理电子设备3000的组件的操作。主处理器3100可以出于操作电子设备3000的目的处理各种操作。
触摸面板3200可以被配置为在触摸驱动器集成电路3202的控制下感测来自用户的触摸输入。显示面板3300可以被配置为在显示驱动器集成电路3302的控制下显示图像信息。
系统存储器3400可以存储用于电子设备3000的操作的数据。例如，系统存储器3400可以包括诸如静态随机存取存储器(SRAM)、动态RAM(DRAM)或同步DRAM(SDRAM)的易失性存储器和/或诸如相变RAM(PRAM)、磁阻RAM(MRAM)、电阻RAM(ReRAM)或铁电RAM(FRAM)的非易失性存储器。
无论是否被供电，存储设备3500都可以存储数据。例如，存储设备3500可以包括诸如闪存、PRAM、MRAM、ReRAM和FRAM的各种非易失性存储器中的至少一种。例如，存储设备3500可以包括电子设备3000的嵌入式存储器和/或可移动存储器。
音频处理器3600可以通过使用音频信号处理器3610来处理音频信号。音频处理器3600可以通过麦克风3620接收音频输入，或者可以通过扬声器3630提供音频输出。
通信块3700可以通过天线3710与外部设备/系统交换信号。通信块3700的收发器3720和调制器/解调器(MODEM)3730可以按照如下各种无线通信协议中的至少一种处理与外部设备/系统交换的信号：长期演进(LTE)、全球微波接入互操作性(WiMax)、全球移动通信系统(GSM)、码分多址(CDMA)、蓝牙、近场通信(NFC)、无线保真(Wi-Fi)和射频识别(RFID)。
图像处理器3800可以通过透镜3810接收光。图像处理器3800中包括的图像设备3820和图像信号处理器3830可以基于接收到的光生成关于外部对象的图像信息。
安全芯片3900可以被实现为管理与电子设备3000相关联的安全操作或认证操作。在一示例性实施例中，安全芯片3900包括参照图1至图16描述的PUF单元设备或安全设备。
在一示例性实施例中，图18的组件的一部分可以以片上系统的形式来实现，并且可以被提供为电子设备3000的应用处理器(AP)。
根据本发明构思的至少一个实施例，通过使用与目标PUF单元相关联的其他PUF单元而不用单独的参考数据来计算中心值，并且基于计算出的中心值决定目标PUF单元的目标比特。因此，不单独要求模数转换器或参考数据。这意味着安全设备的电路复杂度降低。此外，因为决定了针对每个PUF单元优化的中心值，所以可以提高安全设备的可靠性。
因此，提供了包括具有提高的可靠性和降低的成本的物理不可克隆功能(PUF)单元的安全设备、该安全设备的操作方法和物理不可克隆功能单元设备的操作方法。
虽然已经参照本发明构思的示例性实施例描述了本发明构思，但是对本领域普通技术人员将明显的是，在不背离本发明构思的精神和范围的情况下，可以对其进行各种改变和修改。

Claims (20)

1.一种安全设备，包括：
物理不可克隆功能(PUF)单元阵列，包括与第一字线连接的多个第一PUF单元；
控制器，配置为选择所述多个第一PUF单元中的目标PUF单元，并输出指示所选择的目标PUF单元的控制信号；
解码器，配置为响应于控制信号而将第一电压施加到第一字线；
位线选择电路，与多条第一位线连接，并配置为输出第一目标电流和第一和电流，第一目标电流经过所述多条第一位线之中的与目标PUF单元连接的位线，第一和电流对应于经过与所述多个第一PUF单元之中的其他PUF单元连接的其余位线的电流之和；以及
比特确定器，配置为基于第一目标电流和第一和电流输出目标PUF单元的目标比特，
其中，安全设备基于目标比特生成安全密钥，用于响应认证请求。
2.根据权利要求1所述的安全设备，其中，所述多个第一PUF单元中的每个包括：
第一晶体管，连接在功率节点与所述多条第一位线中的对应位线之间，并配置为响应于提供给第一字线的第一电压而输出对应的电流。
3.根据权利要求1所述的安全设备，其中，所述多个第一PUF单元中的每个包括第一晶体管和第二晶体管，以及
其中，第一晶体管和第二晶体管串联连接在功率节点与所述多条第一位线中的对应位线之间，并配置为响应于提供给第一字线的第一电压而操作。
4.根据权利要求1所述的安全设备，其中，位线选择电路包括分别与所述多条第一位线连接的多个选择器，以及
其中，选择器中的每个包括：
第一晶体管，连接在所述多条第一位线中的对应位线与从其输出第一目标电流的第一节点之间，并配置为响应于对应的位线选择信号而操作；以及
第二晶体管，连接在所述对应位线与从其输出第一和电流的第二节点之间，并配置为响应于对应的反相位线选择信号而操作。
5.根据权利要求1所述的安全设备，其中，比特确定器包括：
第一转换器，配置为基于给定比率将第一和电流转换成中心值；
第二转换器，配置为将第一目标电流转换成目标值；以及
比较器，配置为比较中心值和目标值以基于比较结果生成目标比特。
6.根据权利要求5所述的安全设备，其中，给定比率对应于所述其他PUF单元的数量。
7.根据权利要求1所述的安全设备，其中，所述其他PUF单元的数量少于所述多个第一PUF单元的数量。
8.根据权利要求1所述的安全设备，其中，PUF单元阵列还包括与第二字线连接并与多条第二位线连接的多个第二PUF单元，
其中，解码器还配置为响应于控制信号将第二电压施加到第二字线，
其中，位线选择电路还配置为输出从所述多个PUF单元经过所述多条第二位线的电流作为第二和电流，以及
其中，比特确定器还配置为将中心值和目标值进行比较以输出目标比特，中心值确定自第一和电流和第二和电流，并且目标值确定自目标电流。
9.根据权利要求1所述的安全设备，其中，控制器包括：
存储器，包括所述多个第一PUF单元中的有效PUF单元的地址信息；
目标PUF单元选择电路，配置为基于地址信息选择有效PUF单元中的目标PUF单元，并输出指示所选择的目标PUF单元的控制信号；以及
安全密钥生成器，配置为接收目标比特，并基于接收到的目标比特输出安全密钥。
10.一种包括多个物理不可克隆功能(PUF)单元的PUF单元设备的操作方法，该方法包括：
选择所述多个PUF单元中的目标PUF单元；
将第一电压施加到与目标PUF单元连接的第一字线；
基于与目标PUF单元对应的目标电流生成目标值，并基于对应于从与第一字线连接的其他PUF单元输出的电流之和的和电流生成中心值；
基于目标值和中心值确定目标PUF单元的目标比特；以及
基于目标比特生成安全密钥用于响应认证请求。
11.根据权利要求10所述的方法，其中，基于给定比率以及和电流的大小生成中心值。
12.根据权利要求11所述的方法，其中，给定比率对应于所述其他PUF单元的数量。
13.根据权利要求10所述的方法，其中，所述多个PUF单元包括多个有效PUF单元和多个无效PUF单元，以及
其中，目标PUF单元是从所述多个有效PUF单元中选择的。
14.根据权利要求10所述的方法，其中，所述其他PUF单元的数量少于所述多个PUF单元之中的与第一字线连接的PUF单元的数量。
15.一种包括第一物理不可克隆功能(PUF)至第N PUF单元的安全设备的操作方法，该方法包括：
将第一电压施加到与第一PUF单元至第N PUF单元连接的第一字线；
从第一PUF单元获得第一信息，并且从第二PUF单元至第N PUF单元获得第二信息；
从所获得的第一信息和所获得的第二信息确定第一PUF单元的第一比特；
将第一电压施加到与第一PUF单元至第N PUF单元连接的第一字线；
从第二PUF单元获得第三信息，并且从第一PUF单元和第三PUF单元至第N PUF单元获得第四信息；
基于所获得的第三信息和第四信息确定第二PUF单元的第二比特；以及
基于第一比特和第二比特生成安全密钥用于响应认证请求，
其中，N是正整数。
16.根据权利要求15所述的方法，其中，第一PUF单元至第N PUF单元分别与第一位线至第N位线连接，以及
其中，第一PUF单元至第N PUF单元响应于第一电压分别通过第一位线至第N位线输出第一电流至第N电流。
17.根据权利要求16所述的方法，其中，第一信息对应于第一电流，并且第二信息对应于通过将与第二电流至第N电流之和对应的第一和电流除以给定的除法比率而获得的值，以及
其中，第三信息对应于第二电流，并且第四信息对应于通过将与第一电流和第三电流至第N电流之和对应的第二和电流除以给定的除法比率而获得的值。
18.根据权利要求17所述的方法，其中，给定的除法比率对应于值(N-1)。
19.根据权利要求16所述的方法，其中，第一信息是与第一电流对应的第一数字值，
其中，第二信息是分别与第二电流至第N电流对应的第二数字值至第N数字值的第一中心值，
其中，第三信息是与第二电流对应的第二数字值，以及
其中，第四信息是分别与第一电流和第三电流至第N电流对应的第一数字值和第三数字值至第N数字值的第二中心值。
20.根据权利要求15所述的方法，其中，第一比特的确定包括：
确定第一信息是否大于第二信息；以及
当第一信息大于第二信息时，将第一比特设置为第一值，并且当第一信息不大于第二信息时，将第一比特设置为第二值，
其中，第二比特的确定包括：
确定第三信息是否大于第四信息；以及
当第三信息大于第四信息时，将第二比特设置为第一值，并且当第三信息不大于第四信息时，将第二比特设置为第二值。
CN202011174686.8A 2019-11-01 2020-10-28 物理不可克隆功能单元设备的操作方法、包括其的安全设备及操作方法 Pending CN112784317A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0138808 2019-11-01
KR1020190138808A KR20210053029A (ko) 2019-11-01 2019-11-01 물리적 복제 방지 기능 셀들을 포함하는 보안 장치, 보안 장치의 동작 방법 및 물리적 복제 방지 기능 셀 장치의 동작 방법

Publications (1)

Publication Number Publication Date
CN112784317A true CN112784317A (zh) 2021-05-11

Family

ID=75686510

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011174686.8A Pending CN112784317A (zh) 2019-11-01 2020-10-28 物理不可克隆功能单元设备的操作方法、包括其的安全设备及操作方法

Country Status (3)

Country Link
US (3) US11695577B2 (zh)
KR (1) KR20210053029A (zh)
CN (1) CN112784317A (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11206146B2 (en) * 2019-08-01 2021-12-21 University Of Kentucky Research Foundation Architecture for generating physically unclonable function response
US11783092B2 (en) * 2020-02-10 2023-10-10 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for classifying PUF signature modules of integrated circuits
WO2021207224A1 (en) * 2020-04-06 2021-10-14 Crossbar, Inc. Distinct chip identifier utilizing unclonable characteristics of on-chip resistive memory array
US12087397B1 (en) 2020-04-06 2024-09-10 Crossbar, Inc. Dynamic host allocation of physical unclonable feature operation for resistive switching memory
US11823739B2 (en) 2020-04-06 2023-11-21 Crossbar, Inc. Physically unclonable function (PUF) generation involving high side programming of bits
EP4047587A1 (en) * 2021-02-22 2022-08-24 HENSOLDT Sensors GmbH Chip device and method for a randomized logic encryption
US11784835B2 (en) * 2021-02-24 2023-10-10 Nvidia Corp. Detection and mitigation of unstable cells in unclonable cell array
US11750192B2 (en) * 2021-02-24 2023-09-05 Nvidia Corp. Stability of bit generating cells through aging
US11411563B1 (en) * 2021-02-24 2022-08-09 Nvidia Corp. Detection and mitigation of unstable cells in unclonable cell array
KR102650331B1 (ko) * 2021-08-09 2024-03-21 포항공과대학교 산학협력단 물리적 복제 방지 기능을 구현하는 반도체 장치
US12131800B2 (en) 2022-11-16 2024-10-29 Nvidia Corp. Physically unclonable cell using dual-interlocking and error correction techniques

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120038104A (ko) * 2010-10-13 2012-04-23 한국전자통신연구원 랜덤 데이터 생성 장치 및 그 방법
CN103548040B (zh) 2011-03-31 2017-12-26 Ictk有限公司 数字值生成装置及方法
WO2015134037A1 (en) 2014-03-07 2015-09-11 Intel Corporation Physically unclonable function circuit using resistive memory device
US10218517B2 (en) 2014-03-25 2019-02-26 Carnegie Mellon University Methods for generating reliable responses in physical unclonable functions (PUFs) and methods for designing strong PUFs
US9485094B1 (en) 2014-04-21 2016-11-01 Maxim Integrated Products, Inc. Systems and methods for stable physically unclonable functions
KR102201642B1 (ko) * 2014-11-28 2021-01-13 삼성전자주식회사 Puf 회로 및 그것의 키 등록 방법
US10771246B2 (en) * 2015-10-13 2020-09-08 Maxim Integrated Products, Inc. Systems and methods for stable physically unclonable functions
CN107437431B (zh) 2016-05-26 2022-08-30 新唐科技日本株式会社 非易失性存储装置
US10243749B2 (en) 2017-05-16 2019-03-26 Samsung Electronics Co., Ltd. Physically unclonable function circuit, and system and integrated circuit including the same
KR101980964B1 (ko) 2017-05-24 2019-05-21 성균관대학교산학협력단 카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법
US11196574B2 (en) * 2017-08-17 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Physically unclonable function (PUF) generation
DE102018123103A1 (de) * 2017-10-13 2019-04-18 Samsung Electronics Co., Ltd. Halbleitervorrichtung, die Sicherheitsschlüssel erzeugt, Verfahren zum Erzeugen eines Sicherheitsschlüssels und Verfahren zum Registrieren des Sicherheitsschlüssels
KR101989149B1 (ko) * 2018-02-09 2019-06-13 성균관대학교산학협력단 PUF(Physically Unclonable Function) 셀 재조합 방법 및 장치와, PUF 회로

Also Published As

Publication number Publication date
US11968317B2 (en) 2024-04-23
US20230299982A1 (en) 2023-09-21
US20210135886A1 (en) 2021-05-06
US11695577B2 (en) 2023-07-04
US20230403167A1 (en) 2023-12-14
KR20210053029A (ko) 2021-05-11

Similar Documents

Publication Publication Date Title
CN112784317A (zh) 物理不可克隆功能单元设备的操作方法、包括其的安全设备及操作方法
EP3114690B1 (en) Physically unclonable function circuit using resistive memory device
CN107437431B (zh) 非易失性存储装置
US9870829B2 (en) Flash memory apparatus for physical unclonable function and embodying method of the same
CN106297863B (zh) 可双重预充电的puf存储器及其密码生成方法
US10096359B2 (en) Nonvolatile memory device having resistive memory cells including at least one resistive memory cell initial state
KR101980964B1 (ko) 카운터 기반 물리적 복제 방지 함수 장치 및 이를 이용한 챌린지-응답 획득 방법
US11757632B2 (en) Generating a random value based on a noise characteristic of a memory cell
KR20220022478A (ko) 메모리 기반의 물리적 복제방지 기능들을 제공하기 위한 방법 및 장치
KR102165427B1 (ko) 메모리 기반 puf 장치 및 그 동작 방법
US11195582B2 (en) Non-volatile memory device and method of writing to non-volatile memory device
CN113539334A (zh) 用于物理不可克隆函数的测量机制
EP3136286B1 (en) Data processing system with secure key generation
KR20230071473A (ko) 메모리 장치 및 메모리 컨트롤러를 포함하는 메모리 시스템
US10310940B2 (en) Method for extending lifetime of resistive change memory and data storage system using the same
KR101575807B1 (ko) 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
KR20220019156A (ko) 물리적 복제 방지 셀들을 포함하는 포함하는 보안 장치 및 그것의 동작 방법
Müelich et al. Channel models for physical unclonable functions based on DRAM retention measurements
KR102711133B1 (ko) 가변 코드 비교를 통한 디바이스 침입 검출
KR101580196B1 (ko) 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
Anagnostopoulos et al. Insights into the potential usage of the initial values of dram arrays of commercial off-the-shelf devices for security applications
US20200294997A1 (en) On-chip security circuit
KR20210109947A (ko) 물리적 복제 방지 기능을 이용한 사용자 단말의 인증 방법 및 인증 장치
US9325349B2 (en) Encoder, decoder and semiconductor device including the same
CN113312203A (zh) 存储器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination