KR101575807B1 - 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법 - Google Patents

물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법 Download PDF

Info

Publication number
KR101575807B1
KR101575807B1 KR1020140168994A KR20140168994A KR101575807B1 KR 101575807 B1 KR101575807 B1 KR 101575807B1 KR 1020140168994 A KR1020140168994 A KR 1020140168994A KR 20140168994 A KR20140168994 A KR 20140168994A KR 101575807 B1 KR101575807 B1 KR 101575807B1
Authority
KR
South Korea
Prior art keywords
challenge
response
value
voltage
predetermined
Prior art date
Application number
KR1020140168994A
Other languages
English (en)
Inventor
박종선
이상규
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020140168994A priority Critical patent/KR101575807B1/ko
Application granted granted Critical
Publication of KR101575807B1 publication Critical patent/KR101575807B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G11C16/3409—Circuits or methods to recover overerased nonvolatile memory cells detected during erase verification, usually by means of a "soft" programming step
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Read Only Memory (AREA)

Abstract

플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 시, 플래시 메모리 장치는 복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리부를 포함하되, 챌린지값을 입력받고, 챌린지값에 따른 기설정된 프로그램 전압을 설정하고, 설정한 프로그램 전압을 플래시 메모리부의 기설정된 메모리 셀 영역에 인가하여 데이터를 프로그램하고, 기설정된 독출 전압을 상기 기설정된 메모리 셀 영역에 인가하여, 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하고, 독출한 데이터를 챌린지값에 대응된 응답값으로 출력하며, 기설정된 메모리 셀 영역은 상이한 문턱 전압을 갖는 둘 이상의 메모리 셀을 포함한다.

Description

물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법{FLASH MEMORY APPARATUS FOR PHYSICAL UNCLONABLE FUNCTION AND EMBODYING METHOD OF THE SAME}
본 발명은 물리적 복제 방지 기능(Physical Unclonable Function, PUF)을 처리하는 플래시 메모리 장치 및 그 구현 방법에 관한 것이다.
물리적 복제 방지 기능(Physical Unclonable Function, PUF)은 인증 및 보안에 관련하여 물리적으로 고유한 코드(code)를 발생시키는 기술로서, 종래에는 링오실레이터(Ring Oscillator) 등을 이용하여 각각의 고유한 키(Key)를 생성하는 기술들이 제안되었다.
이와 관련하여, 대한민국 등록특허 제1408619호(발명의 명칭: 커패시터 용량 편차 기반 물리적 복제 방지 기능 시스템)에는, 2 이상의 물리적 복제 방지 기능(Physical Unclonable Function,PUF) 셀(Cell) 및 각 물리적 복제 방지 기능 셀의 동작을 제어하는 제어 신호를 발생시키기 위한 제어신호 발생부를 포함하되, 각 물리적 복제 방지 기능 셀은, 상기 제어신호에 따라 동작하며, 2 이상의 커패시터가 병렬로 배치된 회로를 포함하는 전하 공유 회로, 상기 전하 공유 회로에서 커패시터들 중에서 일부 커패시터의 용량 차이를 검출하기 위한 비교기 및 입력 신호(Challenge)와 상기 비교기에서 출력된 신호에 대하여 논리적 배타 합(exclusive-OR) 연산을 수행하고, 그 결과인 출력신호(Response)를 출력하기 위한 논리적 배타 합(exclusive-OR) 게이트를 포함하는 구성이 개시되어 있다.
한편, 거의 모든 장치에서 사용하고 있는 메모리 장치를 이용한 PUF의 키(key) 생성 방식에 대해서는 제안된 기술이 없는 바, 메모리 장치 내 별도의 큰 수정 없이도 PUF를 구현할 수 있는 방안이 필요하다.
본 발명의 실시예는 플래시 메모리를 이용하여 챌린지값에 따른 고유한 응답값을 생성하는 물리적 복제 방지 기능(PUF)을 갖는 플래시 메모리 장치 및 그 구현 방법을 제공하고자 한다.
다만, 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술적 과제들이 존재할 수 있다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 일 측면에 따른 물리적 복제 방지 기능(Physical Unclonable Function, PUF)을 갖는 플래시 메모리 장치는, 복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리부; 챌린지값을 입력받는 챌린지 입력부; 상기 입력받은 챌린지값에 따른 기설정된 프로그램 전압을 설정하고, 상기 설정한 프로그램 전압을 상기 플래시 메모리부의 기설정된 메모리 셀 영역에 인가하여 데이터를 프로그램하는 프로그램 제어부; 기설정된 독출 전압을 상기 기설정된 메모리 셀 영역에 인가하여, 상기 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하는 독출 제어부; 및 상기 독출한 데이터를 상기 챌린지값에 대응된 응답값으로서 출력하는 응답 출력부를 포함하고, 상기 기설정된 메모리 셀 영역은, 상이한 문턱 전압을 갖는 둘 이상의 메모리 셀을 포함한다.
또한, 본 발명의 다른 측면에 따른 플래시 메모리 장치를 통한 물리적 복제 방지 기능(Physical Unclonable Function, PUF) 구현 방법은, 상기 플래시 메모리 장치는 복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리부를 포함하되, 챌린지값을 입력받는 단계; 상기 챌린지값에 따른 기설정된 프로그램 전압을 설정하는 단계; 상기 설정한 프로그램 전압을 상기 플래시 메모리부의 기설정된 메모리 셀 영역에 인가하여 데이터를 프로그램하는 단계; 기설정된 독출 전압을 상기 기설정된 메모리 셀 영역에 인가하여, 상기 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하는 단계; 및 상기 독출한 데이터를 상기 챌린지값에 대응된 응답값으로 출력하는 단계를 포함하며, 상기 기설정된 메모리 셀 영역은, 상이한 문턱 전압을 갖는 둘 이상의 메모리 셀을 포함한다.
전술한 본 발명의 과제 해결 수단에 의하면, 플래시 메모리의 메모리 셀 별로 고유한 물리적 특성을 이용하여 복제가 불가능한(Unclonable) 키(key)를 생성함으로써 보안성을 크게 높일 수 있다.
그리고 본 발명의 과제 해결 수단에 의하면, 챌린지값에 따라 플래시 메모리의 프로그램 전압을 변경시켜 복제가 불가능한 키를 생성함으로써, 플래시 메모리 내에서 별도의 큰 수정 없이도 물리적 복제 방지 기능(PUF)를 구현할 수 있어 간편하다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치의 구성을 나타낸 도면이다.
도 2는 본 발명의 일 실시예에 따른 프로그램 전압 변경을 통한 메모리 셀의 데이터 값 변화를 설명하기 위한 도면이다.
도 3은 본 발명의 일 실시예에 따른 프로그램 전압 변경 방식의 예를 설명하기 위한 도면이다.
도 4는 본 발명의 일 실시예에 따른 독출 전압 변경을 통한 메모리 셀의 데이터 값 변화를 설명하기 위한 도면이다.
도 5는 본 발명의 다른 실시예에 따른 플래시 메모리 장치의 구성을 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법을 설명하기 위한 순서도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 플래시 메모리 장치의 구성을 나타낸 도면이다.
본 발명의 일 실시예에 따른 플래시 메모리 장치(100)는 플래시 메모리부(110), 챌린지 입력부(120), 프로그램 제어부(130), 독출 제어부(140) 및 응답 출력부(150)를 포함한다.
참고로, 본 발명의 실시예에서는 플래시 메모리부(110)가, 1개의 비트 라인(bit line)에 2개 이상의 셀(cell) 트랜지스터가 직렬로 연결된 형태의 낸드(NAND)형 플래시 메모리이되, 하나의 메모리 셀에 1 비트 데이터를 저장하는 SLC(Single Level Cell) 플래시 메모리인 것을 예로서 설명하도록 한다. 그러나 본 발명에 적용될 수 있는 플래시 메모리는 이에 한정되는 것이 아니며, 1개의 비트 라인에 2개 이상의 셀 트랜지스터가 병렬로 연결된 노어(NOR) 형태 또는 하나의 메모리 셀에 2비트의 데이터를 저장하는 MLC(Multi-level cell, MLC) 형태 등 다양한 형태의 플래시 메모리일 수 있다.
플래시 메모리부(110)는 복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하며, 메모리 셀 어레이의 행을 선택하기 위한 복수의 워드 라인(word line) 및 열을 선택하기 위한 복수의 비트 라인(bit line)을 포함한다.
구체적으로, 플래시 메모리부(110)는 사용자 데이터(user data) 등의 데이터가 저장되는 메인 메모리 영역(main memory area)(111)과 플래시 메모리의 동작에 필요한 각종 환경 정보(이하, ‘설정 데이터’라고 지칭함)가 저장되는 주변 메모리 영역(peripheral memory area)(112)을 포함한다.
여기서, 설정 데이터는 플래시 메모리부(110)에 전원이 인가된 후 초기 테스트 시점에 플래시 메모리부(110)를 동작시키는 각종 전압 정보, 전류 정보, 속도 정보, 트림(trim) 정보, 옵션 정보, 리페어(repair) 정보, 배드 블록(bad block) 정보 중 적어도 하나를 포함한다. 본 발명의 실시예에서는, 설정 데이터로서 E-Fuse(Electrical Fuse) 데이터를 이용할 수 있다. 이러한 E-Fuse 방식은 레이저 퓨즈(laser fuse) 대신에 메모리 셀에 각종 정보를 저장해 놓고, 이 정보를 플래시 메모리부(110)가 동작할 때에 읽어 들여 해당하는 스위치를 온/오프 시켜서 정보를 전달하는 방식이다. E-Fuse 형태로 저장된 데이터 정보는 사전에 메모리 셀의 특정 영역에 대한 테스트 단계에서 저장될 수 있다. 참고로 플래시 메모리부(110)는 메모리의 전반적인 동작과 관련된 설정 데이터의 독출을 제어하는 제어 신호를 생성하는 제어 회로(미도시), 상기 제어 신호에 응답하여 독출된 설정 데이터를 별도로 저장하는 페이지 버퍼(미도시), 페이지 버퍼에 저장된 설정 데이터 값에 따라 동작하는 각종 스위치부(예를 들어, DC 트림 회로 및 리페어 회로 등)(미도시) 등의 구성을 더 포함하는 디바이스이다. 이러한 플래시 메모리부(110)의 부가적인 구성들은 일반적인 것으로서 본 발명과 직접적으로 관련되지 않아 설명의 편의상 생략하도록 한다.
한편, 도 1에서는 플래시 메모리부(110)의 메인 메모리 영역(111) 내 기설정된 메모리 셀 영역을 PUF 메모리 셀 영역(113)으로 별도 표시하였다. 이러한 PUF 메모리 셀 영역(113)은 추후 설명할 PUF 응답값이 프로그램 및 독출되는 특정 영역으로서, 메인 메모리 영역(111) 뿐만 아니라 주변 메모리 영역(112) 내 일부 영역으로 설정되는 것도 가능하다. 또한, PUF 메모리 셀 영역(113)은 상이한 문턱 전압을 갖는 둘 이상의 메모리 셀이 포함된 복수의 메모리 셀로 구성된다.
챌린지 입력부(120)는 챌린지값을 입력받아 프로그램 제어부(130)로 전달한다. 이때, 챌린지 입력부(120)는 기설정된 복수의 챌린지값을 순차적으로 입력받아 프로그램 제어부(130)로 순차적으로 전달한다.
챌린지값은, 사전에 연동하도록 설정된 외부 인증 처리 장치(또는 서버)(미도시)와 사전에 약속된 챌린지값으로서, 플래시 메모리 장치(100)의 챌린지 블록(미도시)으로부터 자체적으로 발생되거나 인증 처리 장치(미도시)로부터 수신하여 입력될 수 있다.
프로그램 제어부(130)는 입력된 챌린지값에 따른 기설정된 프로그램 전압(이하, ‘PUF 프로그램 전압’이라고 지칭함)을 설정하고, 설정된 PUF 프로그램 전압을 PUF 메모리 셀 영역(113)에 인가하여 데이터를 프로그램한다.
구체적으로, 프로그램 제어부(130)는 기설정된 복수의 챌린지값 별로 대응된 PUF 프로그램 전압 중 상기 입력된 챌린지값에 매칭된 PUF 프로그램 전압을 검출하여 프로그램 전압으로 설정한다. 여기서, 프로그램 전압은, 선택된 메모리 셀에 데이터가 프로그램되도록 워드 라인에 인가되는 전압이며, 프로그램 제어부(130)는 프로그램 전압으로서 증가형 스텝 펄스(ISP, Incremental Step Pulse), 정현 펄스 및 구형 펄스 중 어느 하나를 인가할 수 있다.
이때, 프로그램 제어부(130)는 각각 “1” 또는 “0”의 값을 갖는 복수의 데이터로 구성된 랜덤 데이터를 생성하고, PUF 메모리 셀 영역(113)에 상기 랜덤 데이터를 프로그램한다. 참고로, 프로그램 제어부(130)는 랜덤 데이터 생성기(random data generator)(미도시)를 이용하여 “1”과 “0”의 개수가 동일한 랜덤 데이터를 생성할 수 있다. 이러한 랜덤한 데이터 값은 하기에서 설명할 독출 제어부(140)에 의해 독출되어 PUF 응답값으로 사용된다. 참고로, PUF 메모리 셀 영역(113)에 프로그램되는 “1” 또는 “0”의 데이터의 개수는 일반적인 데이터 프로그램을 처리하기 위한 프로그램 전압(이하, ‘노멀 프로그램 전압’이라고 지칭함)의 인가 시 동일한 개수이다.
프로그램 제어부(130)는 노멀 프로그램 전압에서 펄스 구간 길이, 펄스 폭 및 전압 레벨 중 적어도 하나를 변경시킨 PUF 프로그램 전압을 설정한다.
이처럼 챌린지값 별로 프로그램 전압이 변경됨에 따라, 플래시 메모리부(110)의 각 메모리 셀 별로 프로그램되는 데이터 값이 변경될 수 있다. 프로그램 전압 펄스의 펄스 구간 길이, 펄스 폭 및 전압 레벨 중 적어도 하나가 변경됨에 따라, 노멀 프로그램 전압 레벨에서 “1” 또는 “0”으로 프로그램되는 메모리 셀의 적어도 일부가, PUF 프로그램 전압에서는 “0” 또는 “1”로 변경되어 프로그램될 수 있다. 즉, 동일 메모리 셀에서 프로그램되는 데이터의 값이 변경된다. 이러한 현상은 각 메모리 셀 별로 물리적 특성인 문턱 전압(Vth) 값에 따라 발생되므로, 해당 플래시 메모리만의 고유한 값을 PUF 의 응답값으로 생성할 수 있어 보안성을 크게 높일 수 있다.
구체적으로, 도 2는 본 발명의 일 실시예에 따른 프로그램 전압 변경을 통한 메모리 셀의 데이터 값 변화를 설명하기 위한 도면이고, 도 3은 본 발명의 일 실시예에 따른 프로그램 전압 변경 방식의 예를 설명하기 위한 도면이다.
도 2에서는 프로그램 전압이 증가형 스텝 펄스(ISP)인 것을 나타내었다.
도 2에 도시한 바와 같이, 프로그램 제어부(130)는 노멀 프로그램 전압 펄스(도 2의 (a)에 도시됨)와 상이한 펄스 구간 길이 및 전압 레벨을 갖는 PUF 프로그램 전압 펄스(도 2의 (b)에 도시됨)를 PUF 메모리 셀 영역(113)에 인가한다.
도 2에서는 PUF 프로그램 전압 펄스의 펄스 구간 길이가 노멀 프로그램 전압 펄스의 펄스 구간 길이보다 짧고, 이에 따라 PUF 프로그램 전압 펄스의 최종 전압 레벨이 노멀 프로그램 전압 펄스의 최종 전압 레벨보다 낮도록 변경된 것을 나타내었다.
이처럼, 노멀 프로그램 전압 펄스과 상이한 조건의 PUF 프로그램 전압 펄스가 인가되면, PUF 메모리 셀 영역(113) 내 메모리 셀 별 물리적 특성에 따라 적어도 하나의 메모리 셀에 노멀 프로그램 전압 펄스를 인가했을 경우와 상이한 데이터가 프로그램된다.
즉, 도 2의 (a)에서와 같이, 노멀 프로그램 전압이 인가되면 PUF 메모리 셀 영역(113) 내 “1”이 프로그램된 메모리 셀과 “0”이 프로그램된 메모리 셀의 개수가 서로 동일하다. 이에 비해, 도 2의 (b)에서와 같이, PUF 프로그램 전압이 인가되면 PUF 메모리 셀 영역(113) 내 “0”이 프로그램될 메모리 셀의 일부가 물리적 특성에 따라 “1”로 프로그램되어, 노멀 프로그램 전압이 인가될 때와는 상이한 데이터가 프로그램된다. 이는, 노멀 프로그램 전압 펄스에 비해 펄스 구간 길이가 짧은 PUF 프로그램 전압 펄스가 인가됨에 따라, 물리적 특성인 Vt가 빠르게 올라가는 메모리 셀과 Vt가 느리게 올라가는 메모리 셀 중에서 노멀 프로그램 전압 펄스 때와는 상이한 데이터가 프로그램되기 때문이다.
또한, PUF 프로그램 전압은 노멀 프로그램 전압과 상이할 뿐만 아니라 다른 챌린지값에 대응된 PUF 프로그램 전압과도 상이하게 설정되며, 이에 따라 PUF 프로그램 전압 별로 PUF 메모리 셀 영역(113) 내 적어도 하나의 메모리 셀에서 데이터가 상이하게 프로그램된다.
한편, 도 3에서는 다양한 조건으로 변경된 PUF 프로그램 전압 펄스를 도시하되, 도 3의 (a)에서는 프로그램 전압이 증가형 스텝 펄스(ISP)이고, 도 3의 (b)에서는 프로그램 전압이 구형 펄스인 것을 나타내었다.
구체적으로, 도 3의 (a)에서는 PUF 프로그램 전압 펄스가 노멀 프로그램 전압 펄스에 비해 펄스 폭이 길어지도록 변경된 것을 나타내었고, 도 3의 (b)에서는 PUF 프로그램 전압 펄스가 노멀 프로그램 전압 펄스에 비해 전압 레벨이 낮아지도록 변경된 것을 나타내었다.
도 2 및 도 3에서 도시한 프로그램 전압의 변경 방식 이외에도, PUF 프로그램 전압은 다양한 조건으로 변경이 가능하며, 각 변경 조건에 따라 PUF 메모리 셀 영역(113)의 메모리 셀 별로 상이한 데이터 값이 프로그램될 수 있다.
다시 도 1로 돌아가서, 독출 제어부(140)는 기설정된 독출 전압을 PUF 메모리 셀 영역(113)에 인가하여, PUF 메모리 셀 영역(113)에 프로그램되어 있던 데이터를 독출한다.
독출 제어부(140)는 PUF 메모리 셀 영역(113)에 포함된 복수의 메모리 셀 전체 또는 적어도 하나의 메모리 셀을 포함하는 블록(block)(또는 페이지) 단위로 독출 전압을 인가할 수 있다.
독출 제어부는(140)는 플래시 메모리부(110)의 일반적인 데이터 독출을 처리하기 위해 설정된 독출 전압(이하, ‘노멀 독출 전압’이라고 지칭함), 또는 복수의 챌린지값 별로 대응되도록 설정된 PUF 독출 전압을 PUF 메모리 셀 영역(113)에 인가하여 데이터를 독출할 수 있다. PUF 독출 전압을 인가할 경우, 독출 제어부(140)는 노멀 독출 전압의 전압 레벨을 기설정된 전압 레벨 범위 내에서 변경시킨 PUF 독출 전압을 설정한다.
구체적으로, 도 4는 본 발명의 일 실시예에 따른 독출 전압 변경을 통한 메모리 셀의 데이터 값 변화를 설명하기 위한 도면이다.
먼저, 도 4의 (a)에서와 같이, 플래시 메모리부(110)에서 기설정된 노멀 독출 전압(Vread 1)의 레벨이 ‘0’인 경우, 노멀 독출 전압(Vread 1)에서 ‘1’의 값으로 독출되는 메모리 셀과 ‘0’의 값으로 독출되는 메모리 셀의 개수가 동일하다. 이때, 도 4의 (b)에서와 같이 독출 전압의 레벨을 ‘0’ 이상의 레벨로 변경한 제 1 PUF 독출 전압(Vread 2)으로 변경하면, 노멀 독출 전압(Vread 1)에서 ‘0’으로 독출되던 메모리 셀의 적어도 일부가 ‘1’로 변경되어 독출된다. 또한, 도 4의 (c)에서와 같이 독출 전압의 레벨을 ‘0’ 이하의 레벨로 변경한 제 2 PUF 독출 전압(Vread 3)으로 변경하면, 노멀 독출 전압(Vread 1)에서 ‘1’로 독출되던 메모리 셀의 적어도 일부가 ‘0’으로 변경되어 독출된다.
즉, 독출 전압의 레벨이 변경됨에 따라 동일 메모리 셀에서 독출되는 데이터의 값이 변경된다. 이러한 현상은 각 메모리 셀 별로 물리적 특성인 문턱 전압 값(Vth)에 따라 발생되므로, 해당 플래시 메모리만의 고유한 값을 PUF의 응답값으로 생성할 수 있어 보안성을 더욱 높일 수 있다.
응답 출력부(150)는 독출 제어부(140)를 통해 독출한 데이터를 입력된 챌린지값에 대응된 응답값으로서 출력한다.
참고로, 이상 도 1 내지 도 4에서 설명한 플래시 메모리 장치(100)에서, 챌린지 입력부(120), 프로그램 제어부(130), 독출 제어부(140) 및 응답 출력부(150) 중 적어도 하나의 구성은 플래시 메모리부(110)의 주변 메모리 영역(112) 내에 포함될 수 있다.
한편, 본 발명의 일 실시예에 따른 플래시 메모리 장치(100)가 구현하는 물리적 복제 방지 기능(PUF)은 인증 처리에 사용될 수 있다. 이에 따라, 본 발명의 다른 실시예에 따른 플래시 메모리 장치는 플래시 메모리부 메모리 셀의 데이터를 이용하여 생성한 챌린지값-응답값 페어(pair)를 사전에 설정된 인증 처리 장치(예를 들어, 인증 서버 등)와 약속해두고, 추후 인증 처리 시 플래시 메모리 장치를 통해 생성된 챌린지값에 대응된 응답값과 인증 처리 장치에 기저장되어 있는 해당 챌린지값에 매칭된 응답값을 비교하여 인증 처리를 수행할 수 있다.
구체적으로, 도 5는 본 발명의 다른 실시예에 따른 플래시 메모리 장치의 구성을 나타낸 도면이다.
본 발명의 다른 실시예에 따른 플래시 메모리 장치(100’)는 플래시 메모리부(110), 챌린지 입력부(120), 프로그램 제어부(130), 독출 제어부(140), 응답 출력부(150), 챌린지-응답 페어 생성부(160), 챌린지-응답 페어 전송부(170), 인증 요청부(180) 및 인증 처리부(190)을 포함한다.
이하, 본 발명의 다른 실시예에 따른 플래시 메모리 장치(100’)의 구성 중 도 1 내지 도 4를 통해 설명한 구성들과 동일한 구성 및 동작에 대한 중복된 설명은 생략하도록 한다.
챌린지-응답 페어 생성부(160)는 기설정된 인증 처리 장치(예를 들어, 인증 서버)(미도시)와 사전에 약속된 복수의 챌린지값을 순차적으로 챌린지 입력부(120)에 입력한다. 그리고 챌린지-응답 페어 생성부(160)는 상기 입력에 대응된 결과로서 응답 출력부(150)로부터 출력되는 응답값을 상기 순차적으로 입력한 챌린지값과 각각 매칭하여 복수의 챌린지-응답 페어를 생성한다. 이때, 챌린지-응답 페어 생성부(160)는 플래시 메모리부(110)의 일 영역에 해당 챌린지-응답 페어를 데이터베이스화하여 저장할 수 있다.
챌린지-응답 페어 전송부(170)는 챌린지-응답 페어 생성부(160)를 통해 생성된 복수의 챌린지-응답 페어를 인증 처리 장치(미도시)로 제공하여, 챌린지-응답 페어가 인증 처리 장치에 저장되도록 한다.
인증 요청부(180)는 인증 처리 장치(미도시)로부터 수신된 챌린지값 또는 플래시 메모리 장치(100’) 자체에서 발생된 챌린지값을 인증 요청으로서 입력받는다.
인증 처리부(190)는 챌린지-응답 페어 생성부(160)를 통해 생성된 챌린지-응답 페어 중 인증 요청부(180)가 입력받은 챌린지값에 대응하는 응답값을 검출하고, 검출된 응답값을 인증 처리 장치로 전송하여 인증 처리한다.
이때, 인증 처리 장치(미도시)는, 플래시 메모리 장치(100’)의 인증 처리부(190)가 전송한 응답값과, 인증 처리 장치에 저장되어 있던 챌린지-응답 페어 중 동일한 챌린지값(즉, 인증 요청으로서 입력된 챌린지값)에 매칭된 응답값을 검출하여 인증 처리한다. 즉, 인증 처리부(190)가 전송한 응답값과, 인증 처리 장치에 사전에 저장되어 있던 동일 챌린지값에 매칭된 응답값을 비교하여 일치할 경우 인증을 성공 처리할 수 있다.
다음으로, 하기 도 6을 참조하여 본 발명의 일 실시예에 따른 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법에 대해서 상세히 설명하도록 한다.
도 6은 본 발명의 일 실시예에 따른 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법을 설명하기 위한 순서도이다.
먼저, 플래시 메모리 장치(100)가 인증 처리 장치 간에 사전에 약속되었던 챌린지값을 입력받으면(S610), 입력된 챌린지값에 따른 기설정된 프로그램 전압을 설정한다(S620).
상기 단계(S610) 이전에 복수의 챌린지값 별로 상이한 PUF 프로그램 전압이 매칭되어 있는 상태이며, 상기 단계(S620)에서는 사전에 설정된 복수의 PUF 프로그램 전압 중 입력된 챌린지값에 매칭된 PUF 프로그램 전압을 검출하여 프로그램 전압으로 설정한다. 여기서, 챌린지값 별로 매칭된 PUF 프로그램 전압은, 플래시 메모리부(110)에 일반적인 데이터 프로그램 처리를 위해 설정된 노멀 프로그램 전압 펄스에서 펄스 구간 길이, 펄스 폭 및 전압 레벨 중 적어도 하나가 변경된 전압이다.
그런 다음, 플래시 메모리부(110) 내에 설정된 메모리 셀 영역(즉, PUF 메모리 셀 영역)에 상기 설정된 PUF 프로그램 전압을 인가하여 데이터를 프로그램한다(S630).
이때, PUF 메모리 셀 영역에는 랜덤한 값을 갖는 랜덤 데이터가 프로그램되며, 각 메모리 셀의 고유한 물리적 특성(예를 들어, 문턱 전압 등)에 따라 적어도 하나의 메모리 셀에 노멀 프로그램 전압을 인가할 때와는 상이한 데이터 값이 프로그램된다.
그런 후, PUF 메모리 셀 영역에 기설정된 독출 전압을 인가하여, 해당 메모리 셀 영역에 프로그램되어 있던 데이터를 독출한다(S640).
구체적으로, PUF 메모리 셀 영역에는, 플래시 메모리부(110)에 일반적인 데이터 독출 처리를 위해 설정된 노멀 독출 전압 또는 상기 입력된 챌린지값에 따른 사전에 설정된 PUF 독출 전압이 인가된다. 여기서, 챌린지값 별로 매칭된 PUF 독출 전압은, 노멀 독출 전압의 전압 레벨을 특정 전압 레벨의 범위 내에서 변경시켜 설정할 수 있다. 또한, PUF 메모리 셀 영역에 PUF 독출 전압을 인가할 경우 각 메모리 셀의 고유한 물리적 특성(예를 들어, 문턱 전압 등)에 따라 적어도 하나의 메모리 셀에서 노멀 독출 전압을 인가할 때와는 상이한 데이터 값이 독출된다.
다음으로, 독출된 데이터를 상기 입력된 챌린지값에 대응된 응답값으로서 출력하여 PUF를 구현한다(S650).
한편, 본 발명의 다른 실시예에 따른 플래시 메모리 장치의 물리적 복제 방지 기능 구현 방법에서는, 플래시 메모리 장치가 인증 처리 장치로 서로 약속된 챌린지-응답 페어를 전송하여 저장되도록 하는 단계를 더 수행할 수 있다.
구체적으로, 상기 단계 (S610)에서 인증 처리 장치와 사전에 약속된 복수의 챌린지값을 순차적으로 입력받고, 이에 따라 상기 단계 (S650)에서 상기 순차적으로 입력된 챌린지값 별로 대응하는 응답값을 순차적으로 출력한다.
그런 후, 복수의 챌린지값 별로 대응하는 응답값을 매칭하여 복수의 챌린지-응답 페어를 생성하는 단계, 생성된 챌린지-응답 페어를 인증 처리 장치로 제공하여 저장되도록 하는 단계를 수행한다.
그런 다음, 인증 처리 장치로부터 수신된 챌린지값 또는 플래시 메모리 장치 자체에서 발생된 챌린지값을 인증 요청으로서 입력받는 단계, 및 챌린지-응답 페어로부터 상기 입력받은 챌린지값에 매칭된 응답값을 검출하여 인증 처리 장치로 전송하는 단계를 수행한다.
이와 같이 인증 처리 장치로 전송된 응답값은, 인증 처리 장치에 기저장되어 있던 챌린지-응답 페어 중 상기 인증 요청으로서 입력된 챌린지값에 매칭된 응답값과의 비교를 통해 인증 처리에 사용된다.
본 발명의 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체 및 통신 매체를 모두 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다. 통신 매체는 전형적으로 컴퓨터 판독가능 명령어, 데이터 구조, 프로그램 모듈, 또는 반송파와 같은 변조된 데이터 신호의 기타 데이터, 또는 기타 전송 메커니즘을 포함하며, 임의의 정보 전달 매체를 포함한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 플래시 메모리 장치
110: 플래시 메모리부
120: 챌린지 입력부
130: 프로그램 제어부
140: 독출 제어부
150: 응답 출력부

Claims (13)

  1. 물리적 복제 방지 기능(Physical Unclonable Function, PUF)을 갖는 플래시 메모리 장치에 있어서,
    복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리부;
    챌린지값을 입력받는 챌린지 입력부;
    상기 입력받은 챌린지값에 따른 기설정된 프로그램 전압을 설정하고, 상기 설정한 프로그램 전압을 상기 플래시 메모리부의 기설정된 메모리 셀 영역에 인가하여 데이터를 프로그램하는 프로그램 제어부;
    기설정된 독출 전압을 상기 기설정된 메모리 셀 영역에 인가하여, 상기 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하는 독출 제어부; 및
    상기 독출한 데이터를 상기 챌린지값에 대응된 응답값으로서 출력하는 응답 출력부를 포함하고,
    상기 기설정된 메모리 셀 영역은,
    상이한 문턱 전압을 갖는 둘 이상의 메모리 셀을 포함하는 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 프로그램 제어부는,
    기설정된 복수의 챌린지값 별로 대응된 PUF 프로그램 전압 중 상기 입력받은 챌린지값에 따른 기설정된 PUF 프로그램 전압을 검출하여 상기 프로그램 전압으로 설정하되,
    상기 PUF 프로그램 전압은 기설정된 노멀 프로그램 전압에서 펄스 구간 길이, 펄스 폭 및 전압 레벨 중 적어도 하나가 변경된 것인 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  3. 제 1 항에 있어서,
    상기 독출 제어부는,
    기설정된 복수의 챌린지값 별로 대응된 PUF 독출 전압 중 상기 입력받은 챌린지값에 따른 기설정된 PUF 독출 전압을 검출하여 상기 독출 전압으로 설정하되,
    상기 PUF 독출 전압은 기설정된 노멀 독출 전압의 전압 레벨이 기설정된 전압 레벨 범위 내에서 변경된 것인 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  4. 제 1 항에 있어서,
    상기 프로그램 제어부는,
    랜덤 데이터를 생성하고, 상기 기설정된 메모리 셀 영역에 상기 생성한 랜덤 데이터를 프로그램하는 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  5. 제 1 항에 있어서,
    기설정된 인증 처리 장치와 약속된 복수의 챌린지값을 순차적으로 상기 챌린지 입력부에 입력하고, 상기 입력에 대응된 결과로서 상기 응답 출력부로부터 출력되는 응답값을 상기 입력한 챌린지값과 매칭한 복수의 챌린지-응답 페어(pair)를 생성하는 챌린지-응답 페어 생성부; 및
    상기 복수의 챌린지-응답 페어를 상기 인증 처리 장치로 제공하는 챌린지-응답 페어 전송부를 더 포함하며,
    상기 챌린지-응답 페어는 상기 인증 처리 장치에 저장되는 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  6. 제 5 항에 있어서,
    상기 인증 처리 장치로부터 수신된 챌린지값 또는 상기 플래시 메모리 장치 자체에서 발생된 챌린지값을 인증 요청으로서 입력받는 인증 요청부; 및
    상기 챌린지-응답 페어로부터 상기 인증 요청부가 입력한 챌린지값에 매칭된 응답값을 검출하여 상기 인증 처리 장치로 전송하여 인증 처리하는 인증 처리부를 더 포함하며,
    상기 인증 처리 장치로 전송한 응답값은,
    상기 인증 처리 장치에 기저장되어 있던 챌린지-응답 페어 중 상기 인증 요청으로서 입력된 챌린지값에 매칭된 응답값과의 비교를 통한 인증 처리에 사용되는 것인 물리적 복제 방지 기능을 갖는 플래시 메모리 장치.
  7. 플래시 메모리 장치를 통한 물리적 복제 방지 기능(Physical Unclonable Function, PUF) 구현 방법에 있어서,
    상기 플래시 메모리 장치는 복수의 메모리 셀로 구성된 메모리 셀 어레이를 포함하는 플래시 메모리부를 포함하되,
    챌린지값을 입력받는 단계;
    상기 챌린지값에 따른 기설정된 프로그램 전압을 설정하는 단계;
    상기 설정한 프로그램 전압을 상기 플래시 메모리부의 기설정된 메모리 셀 영역에 인가하여 데이터를 프로그램하는 단계;
    기설정된 독출 전압을 상기 기설정된 메모리 셀 영역에 인가하여, 상기 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하는 단계; 및
    상기 독출한 데이터를 상기 챌린지값에 대응된 응답값으로 출력하는 단계를 포함하며,
    상기 기설정된 메모리 셀 영역은,
    상이한 문턱 전압을 갖는 둘 이상의 메모리 셀을 포함하는 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  8. 제 7 항에 있어서,
    상기 프로그램 전압을 설정하는 단계는,
    기설정된 복수의 챌린지값 별로 대응된 PUF 프로그램 전압 중 상기 입력받은 챌린지값에 따른 기설정된 PUF 프로그램 전압을 검출하여 상기 프로그램 전압으로 설정하며,
    상기 PUF 프로그램 전압은 기설정된 노멀 프로그램 전압에서 펄스 구간 길이, 펄스 폭 및 전압 레벨 중 적어도 하나가 변경된 것인 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  9. 제 7 항에 있어서,
    상기 데이터를 프로그램하는 단계는,
    상기 프로그램 전압으로서 증가형 스텝 펄스(ISP, Incremental Step Pulse), 정현 펄스 및 구형 펄스 중 어느 하나를 인가하는 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  10. 제 7 항에 있어서,
    상기 기설정된 메모리 셀 영역에 프로그램되어 있던 데이터를 독출하는 단계 이전에,
    기설정된 복수의 챌린지값 별로 대응된 PUF 독출 전압 중 상기 입력받은 챌린지값에 따른 기설정된 PUF 독출 전압을 검출하여 상기 독출 전압으로 설정하는 단계를 더 포함하되,
    상기 PUF 독출 전압은 기설정된 노멀 독출 전압의 전압 레벨이 기설정된 전압 레벨 범위 내에서 변경된 것인 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  11. 제 7 항에 있어서,
    상기 데이터를 프로그램하는 단계는,
    랜덤 데이터를 생성하는 단계; 및
    상기 기설정된 메모리 셀 영역에 상기 설정한 프로그램 전압을 인가하여 상기 랜덤 데이터를 프로그램하는 단계를 포함하는 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  12. 제 7 항에 있어서,
    상기 챌린지값을 입력받는 단계는, 기설정된 인증 처리 장치와 사전에 약속된 복수의 챌린지값을 순차적으로 입력받으며,
    상기 챌린지값에 대응된 응답값으로 출력하는 단계는, 상기 챌린지값을 순차적으로 입력받은 결과로서, 상기 챌린지값 별로 대응하는 응답값을 순차적으로 출력하되,
    상기 응답값이 순차적으로 출력된 이후에,
    상기 챌린지값 별로 상기 응답값을 매칭하여 복수의 챌린지-응답 페어(pair)을 생성하는 단계; 및
    상기 복수의 챌린지-응답 페어를 상기 인증 처리 장치로 제공하는 단계를 더 포함하는 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
  13. 제 12 항에 있어서,
    상기 복수의 챌린지-응답 페어를 상기 인증 처리 장치로 제공하는 단계 이후에,
    상기 인증 처리 장치로부터 수신된 챌린지값 또는 상기 플래시 메모리 장치 자체에서 발생된 챌린지값을 인증 요청으로서 입력받는 단계; 및
    상기 챌린지-응답 페어로부터 상기 입력받은 챌린지값에 매칭된 응답값을 검출하여 상기 인증 처리 장치로 전송하는 단계를 더 포함하되,
    상기 인증 처리 장치로 전송한 응답값은,
    상기 인증 처리 장치에 기저장되어 있던 챌린지-응답 페어 중 상기 인증 요청으로서 입력받은 챌린지값에 매칭된 응답값과의 비교를 통한 인증 처리에 사용되는 것인 플래시 메모리 장치를 통한 물리적 복제 방지 기능 구현 방법.
KR1020140168994A 2014-11-28 2014-11-28 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법 KR101575807B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140168994A KR101575807B1 (ko) 2014-11-28 2014-11-28 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140168994A KR101575807B1 (ko) 2014-11-28 2014-11-28 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법

Publications (1)

Publication Number Publication Date
KR101575807B1 true KR101575807B1 (ko) 2015-12-08

Family

ID=54873073

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140168994A KR101575807B1 (ko) 2014-11-28 2014-11-28 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법

Country Status (1)

Country Link
KR (1) KR101575807B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220135097A (ko) * 2021-03-29 2022-10-06 한국과학기술연구원 원편광 활성 채널 영역을 갖는 원편광 셀 및 그것을 포함하는 puf 장치
US11722323B2 (en) 2018-12-28 2023-08-08 Micron Technology, Inc. Physical unclonable function with NAND memory array
US11849054B2 (en) 2020-06-23 2023-12-19 Samsung Electronics Co., Ltd. Integrated circuit for physically unclonable function and method of operating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012033385A2 (en) 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Non-volatile memory for anti-cloning and authentication method for the same
WO2012164986A2 (en) 2011-06-03 2012-12-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US20140126306A1 (en) 2012-11-05 2014-05-08 Infineon Technologies Ag Electronic Device with a Plurality of Memory Cells and with Physically Unclonable Function

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012033385A2 (en) 2010-09-10 2012-03-15 Samsung Electronics Co., Ltd. Non-volatile memory for anti-cloning and authentication method for the same
WO2012164986A2 (en) 2011-06-03 2012-12-06 Kabushiki Kaisha Toshiba Semiconductor memory device
US20140126306A1 (en) 2012-11-05 2014-05-08 Infineon Technologies Ag Electronic Device with a Plurality of Memory Cells and with Physically Unclonable Function

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11722323B2 (en) 2018-12-28 2023-08-08 Micron Technology, Inc. Physical unclonable function with NAND memory array
US11849054B2 (en) 2020-06-23 2023-12-19 Samsung Electronics Co., Ltd. Integrated circuit for physically unclonable function and method of operating the same
KR20220135097A (ko) * 2021-03-29 2022-10-06 한국과학기술연구원 원편광 활성 채널 영역을 갖는 원편광 셀 및 그것을 포함하는 puf 장치
KR102527667B1 (ko) 2021-03-29 2023-05-02 한국과학기술연구원 원편광 활성 채널 영역을 갖는 원편광 셀 및 그것을 포함하는 puf 장치

Similar Documents

Publication Publication Date Title
KR101575810B1 (ko) 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
CN107689243B (zh) 电子装置、产品及制造集成电路方法及产生数据集的方法
US10680809B2 (en) Physical unclonable function for security key
US10855477B2 (en) Non-volatile memory with physical unclonable function and random number generator
US10911229B2 (en) Unchangeable physical unclonable function in non-volatile memory
US9722774B2 (en) Non-leaky helper data: extracting unique cryptographic key from noisy F-PUF fingerprint
US10097348B2 (en) Device bound encrypted data
CN107437431B (zh) 非易失性存储装置
US20230022719A1 (en) Method and apparatus for puf generator characterization
EP3407335A1 (en) Non-volatile memory based physically unclonable function with random number generator
US11416416B2 (en) Random code generator with non-volatile memory
US20150317257A1 (en) Flash memory device, flash memory system, and methods of operating the same
RU2014147733A (ru) Избыточные биты физически неклонируемой функции
US10554422B2 (en) Semiconductor device and security system
EP3407336B1 (en) Unchangeable phyisical unclonable function in non-volatile memory
Jia et al. Extracting robust keys from NAND flash physical unclonable functions
CN112507398B (zh) 物理不可复制函数代码生成装置及其方法
KR101575807B1 (ko) 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
JP2020009519A (ja) 不揮発性記憶素子を有するランダムビットセル
CN111338565A (zh) 基于存储器单元的噪声特性生成随机值
CN108958650B (zh) 电子系统及其操作方法
KR101580196B1 (ko) 물리적 복제 방지 기능을 갖는 플래시 메모리 장치 및 그 구현 방법
TWI716685B (zh) 電子系統及其操作方法
KR20100097964A (ko) 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법
KR20160108000A (ko) 복수의 전압 상태들을 갖는 메모리 셀들을 포함하는 메모리 시스템 및 그것의 동작 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181025

Year of fee payment: 4