CN112765064A - 上拉电阻调整方法、控制芯片及电子设备 - Google Patents

上拉电阻调整方法、控制芯片及电子设备 Download PDF

Info

Publication number
CN112765064A
CN112765064A CN201911071665.0A CN201911071665A CN112765064A CN 112765064 A CN112765064 A CN 112765064A CN 201911071665 A CN201911071665 A CN 201911071665A CN 112765064 A CN112765064 A CN 112765064A
Authority
CN
China
Prior art keywords
bus
target
resistance value
pull
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201911071665.0A
Other languages
English (en)
Inventor
付常君
刘飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Priority to CN201911071665.0A priority Critical patent/CN112765064A/zh
Publication of CN112765064A publication Critical patent/CN112765064A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4086—Bus impedance matching, e.g. termination
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/14—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage
    • G01D5/24—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing the magnitude of a current or voltage by varying capacitance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)

Abstract

本申请实施例提供一种上拉电阻调整方法、控制芯片及电子设备，上拉电阻调整方法包括：检测电子设备的总线在目标时刻的目标工作模式，总线包括用于传输数据的数据线和用于传输时钟信号的时钟线；根据目标工作模式确定总线的目标阻值，目标阻值用于指示接入总线的上拉电阻的阻值；根据目标阻值调整接入总线的上拉电阻。因为根据总线的工作模式确定了上拉电阻的阻值，并自动调整接入总线的上拉电阻，对上拉电阻调整更加精准，不需要人工对上拉电阻进行配置，提高了效率。

Description

上拉电阻调整方法、控制芯片及电子设备
技术领域
本申请实施例涉及传感器技术领域，尤其涉及一种上拉电阻调整方法、控制芯片及电子设备。
背景技术
I2C(英文：Inter－Integrated Circuit，内部集成电路)总线是一种两线式串行总线，包括数据SDA(英文：Serial Data，串行数据线)和SCL(英文：Serial Clock Line，串行时钟线)两条线。I2C总线可以工作在不同的模式下，例如，可以工作在标准模式(英文：standard mode)、快速模式(英文：fast mode)和超快速模式(英文：fast-plus mode)等。不同的工作模式需要搭配上拉电阻，相关技术中，需要人工对上拉电阻进行配置，效率低下且十分不便。
发明内容
有鉴于此，本发明实施例所解决的技术问题之一在于提供一种上拉电阻调整方法、控制芯片及电子设备，用以克服现有技术中电容式传感器因为实际对象和接地点之间的耦合电容，存在检测不够准确的缺陷。
第一方面，本申请实施例提供了一种上拉电阻调整方法，其包括：
检测电子设备的总线在目标时刻的目标工作模式，总线包括用于传输数据的数据线和用于传输时钟信号的时钟线；
根据目标工作模式确定总线的目标阻值，目标阻值用于指示接入总线的上拉电阻的阻值；
根据目标阻值调整接入总线的上拉电阻。
可选地，在本申请的一种实施例中，根据目标工作模式确定总线的目标阻值，包括：
确定目标工作模式下的电路参数，电路参数包括以下至少一项：目标工作模式对应的上升时间、总线的电容、总线的输出电压、总线的输出电流；
根据电路参数计算目标阻值。
可选地，在本申请的一种实施例中，根据电路参数计算目标阻值，包括：
根据电路参数计算第一阻值和第二阻值，第一阻值是目标阻值的上限值，第二阻值是目标阻值的下限值，第一阻值大于第二阻值。
可选地，在本申请的一种实施例中，根据电路参数计算目标阻值，包括：
根据目标工作模式对应的上升时间与总线的电容的比值确定第一阻值。
可选地，在本申请的一种实施例中，该方法还包括：
根据第一映射确定目标工作模式对应的上升时间与总线的电容，第一映射用于指示至少一个工作模式对应的上升时间与总线的电容。
可选地，在本申请的一种实施例中，根据电路参数计算目标阻值，包括：
根据电源电压、目标工作模式对应的总线的输出电压和总线的输出电流确定第二阻值。
可选地，在本申请的一种实施例中，该方法还包括：
根据第二映射确定目标工作模式对应的所述总线的输出电压和所述总线的输出电流，第二映射用于指示至少一个工作模式对应的总线的输出电压和总线的输出电流。
可选地，在本申请的一种实施例中，根据目标阻值调整接入总线的上拉电阻，包括：
在至少一个电阻中，将阻值在第二阻值和第一阻值之间的电阻作为上拉电阻接入总线中。
可选地，在本申请的一种实施例中，根据目标阻值调整接入总线的上拉电阻，包括：
根据目标阻值将上拉电阻的阻值调整到第二阻值和第一阻值之间，并将上拉电阻接入总线中。
可选地，在本申请的一种实施例中，检测电子设备的总线在目标时刻的目标工作模式，包括：
确定总线在目标时刻的目标时钟频率，目标时钟频率用于指示时钟信号在目标时刻的频率；
根据目标时钟频率以及第三映射确定目标工作模式，第三映射用于指示至少一个时钟频率与至少一个工作模式之间的对应关系。
可选地，在本申请的一种实施例中，确定总线在目标时刻的目标时钟频率，包括：
在目标时刻确定时钟信号连续的至少两次下降沿的时间点；
根据至少两次下降沿的时间点确定目标时钟频率。
可选地，在本申请的一种实施例中，总线为I2C内部集成电路总线。
第二方面，本申请实施例提供了一种控制芯片，控制芯片执行存储的计算机程序实现如第一方面或第一方面的任意一个实施例中所描述的方法。
第三方面，本申请实施例提供了一种电子设备，包括：控制芯片、总线和控制电路，控制芯片为第二方面所描述的控制芯片；控制芯片与总线电连接，控制芯片与控制电路电连接，控制电路与总线电连接，总线包括时钟线和数据线；控制芯片用于对控制电路进行控制，以调整接入总线的上拉电阻。
可选地，在本申请的一种实施例中，控制电路包括第一控制电路和第二控制电路；第一控制电路用于控制时钟线的上拉电阻，和第二控制电路用于控制数据线的上拉电阻，每个控制电路包括n个支路，n为大于0的整数；每个支路包括一个电阻和一个场效应管，电阻的一端接入电源电压，电阻的另一端与场效应管的源极电连接；第一控制电路中场效应管的漏极与时钟线电连接，第二控制电路中场效应管的漏极与数据线电连接；场效应管的栅极与控制芯片电连接。
本申请实施例中，检测电子设备的总线在目标时刻的目标工作模式；根据目标工作模式确定总线的目标阻值，目标阻值用于指示接入总线的上拉电阻的阻值；根据目标阻值调整接入总线的上拉电阻。因为根据总线的工作模式确定了上拉电阻的阻值，并自动调整接入总线的上拉电阻，对上拉电阻调整更加精准，不需要人工对上拉电阻进行配置，提高了效率。
附图说明
后文将参照附图以示例性而非限制性的方式详细描述本申请实施例的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比值绘制的。附图中：
图1为本申请实施例提供的一种上拉电阻调整方法的流程图；
图2为本申请实施例提供的一种I2C总线结构示意图；
图3为本申请实施例提供的一种I2C总线信号示意图；
图4为本申请实施例提供的一种I2C总线结构示意图；
图5为本申请实施例提供的一种电子设备的结构示意图。
具体实施方式
下面结合本发明实施例附图进一步说明本发明实施例具体实现。
实施例一
本申请实施例提供一种上拉电阻调整方法，如图1所示，图1为本申请实施例提供的一种上拉电阻调整方法的流程图。该上拉电阻调整方法包括以下步骤：
101、检测电子设备的总线在目标时刻的目标工作模式。
总线包括用于传输数据的数据线和用于传输时钟信号的时钟线。可选地，在本申请的一种实施例中，总线可以是I2C总线，当然，此处只是示例性说明，并不代表本申请局限于此。如图2所示，图2为本申请实施例提供的一种I2C总线结构示意图，图2中，I2C总线包括数据线(SDA)和时钟线(SCL)，I2C总线可以在多种模式下工作，例如：标准模式(standardmode)、快速模式(fast mode)和超快速模式(fast-plus mode)，不同的工作模式下，I2C总线的信号频率是不同的，当然，此处只是示例性说明，并不代表本申请局限于此。在一种应用场景中，图2所示的总线结构可以应用于芯片检测，如图2所示，第一芯片是待测芯片，第二芯片是对端芯片，对第一芯片和第二芯片之间数据传输的过程进行测试，不同的芯片，信号频率不同，如果待测芯片更换为第三芯片，则需要对上拉电阻进行调整，当然，此处只是具体示例性说明，并不代表本申请局限于此，本申请方案也可以应用于其他场景。
可选地，在本申请的一种实施例中，检测电子设备的总线在目标时刻的目标工作模式，包括：
确定总线在目标时刻的目标时钟频率，目标时钟频率用于指示时钟信号在目标时刻的频率；根据目标时钟频率以及第三映射确定目标工作模式，第三映射用于指示至少一个时钟频率与至少一个工作模式之间的对应关系。
示例性的，比如，目标时钟频率小于或等于100kHz，则目标工作模式为标准模式；又如，目标时钟频率大于100kHz且小于或等于400kHz，则目标工作模式为快速模式；再如，目标时钟频率大于400kHz且小于或等于1000kHz，则目标工作模式为超快速模式。当然，此处只是示例性说明，并不代表本申请局限于此。
可选地，在本申请的一种实施例中，确定总线在目标时刻的目标时钟频率，包括：
在目标时刻确定时钟信号连续的至少两次下降沿的时间点；根据至少两次下降沿的时间点确定目标时钟频率。
例如，检测到连续两次下降沿的时间点，分别为t1、t2，则目标时钟频率即为1/(t2-t1)，当然，此处只是示例性说明。
可选地，还可以从目标时刻开始，检测连续4次下降沿的时间点，按照时间顺序分别记为t1、t2、t3、t4，在t2-t1＝t3-t2＝t4-t3时，确定检测到的目标时钟频率有效，并根据1/(t2-t1)计算得到目标时钟频率。以I2C总线为例，如图3所示，图3为本申请实施例提供的一种I2C总线信号示意图，图3中，以I2C协议为例，I2C总线可以包含三种信号，分别为开始信号、结束信号和应答信号。其中，开始信号：SCL为高电平时，SDA由高电平向低电平跳变，开始传送数据；结束信号：SCL为高电平时，SDA由低电平向高电平跳变，结束传送数据；
应答信号：接收端(比如，接收端可以是第二芯片)在接收到8位(bit)数据后，向发送端(比如，发送端可以是第一芯片)发出特定的低电平脉冲，表示已收到数据。以9个时钟周期为单位，前8个时钟周期发送数据，第9个时钟周期是接收方对发送方的响应；如果发送方或接收方没有准备好，则可以对第8个时钟周期或第9个时钟周期的低电平延长，因此，如果检测到连续三个时钟周期的长度相同，则可以确定这三个时钟周期是前7个时钟周期，是传输数据的时钟周期，可以用于计算时钟频率。在t2-t1＝t3-t2＝t4-t3时，确定检测到的目标时钟频率有效，保证了检测到的目标时钟频率更准确，避免低电平延长导致目标时钟频率检测不准。
102、根据目标工作模式确定总线的目标阻值。
目标阻值用于指示接入总线的上拉电阻的阻值。结合图2所示的总线结构，通过总线电容(或者是等效为电容的器件)充放电实现输出高电平和低电平，在对总线电容充电时，输出高电平，在总线电容放电时，输出低电平，因此，总线电容充电/放电的快慢，影响了时钟信号的上升时间(在本申请中，上升时间指的是从低电平上升到高电平的时间)和下降时间(在本申请中，下降时间指的是从高电平下降到低电平的时间)，而电路中的电流会影响总线电容充电/放电的快慢，以总线电容充电为例，电流越大，总线电容充电越快，上升时间越短，在时钟信号频率较高时，需要减少上升时间，在时钟信号频率较低时，则可以增加上升时间。而上拉电阻正是用于控制电流大小的器件，上拉电阻的阻值越大，电流越小，上升时间越长，上拉电阻的阻值越小，电流越大，上升时间越短，本申请基于此原理对目标阻值进行计算。此处，列举一个具体的计算方式，当然，此处只是示例性说明，并不代表本申请局限于此：
可选地，在本申请的一种实施例中，根据目标工作模式确定总线的目标阻值，包括：
确定目标工作模式下的电路参数，电路参数包括以下至少一项：目标工作模式对应的上升时间、总线的电容、总线的输出电压、总线的输出电流；根据电路参数计算目标阻值。
可选地，在本申请的一种实施例中，目标阻值可以是上拉电阻的阻值取值范围，例如，目标阻值可以是[Rp(min)，Rp(max)]，其中，Rp(max)表示第一阻值，Rp(min)表示第二阻值，示例性的，根据电路参数计算目标阻值，包括：
根据电路参数计算第一阻值和第二阻值，第一阻值是目标阻值的上限值，第二阻值是目标阻值的下限值，第一阻值大于第二阻值。
此处，列举两个具体示例分别说明如何计算第一阻值和第二阻值，当然，此处只是示例性说明，并不代表本申请局限于此：
可选地，在本申请的第一个示例中，根据电路参数计算目标阻值，包括：
根据目标工作模式对应的上升时间与总线的电容的比值确定第一阻值。
可选地，在本申请的一种实施例中，该方法还包括：
根据第一映射确定目标工作模式对应的上升时间与总线的电容，第一映射用于指示至少一个工作模式对应的上升时间与总线的电容。
例如，可以根据第一公式计算第一阻值，第一公式如下：
Figure BDA0002261140820000061
其中，其中，Rp(max)表示第一阻值，tr表示上升时间，如图3所示，tr＝t6-t5，t5表示信号从低电平变为高电平的起始时间点，t6表示信号从低电平变为高电平的结束时间点，即信号从时间点t5开始由低电平开始升高，到时间点t6变为高电平。k表示比例因子，k可以等于0.8473，当然，k也可以等于0.8或0.9，此处只是示例性说明，Cb表示总线电容。例如，在一个可选的实施例中，标准模式时tr为1000ns；快速模式时tr为300ns；超快速模式时tr为120ns。
需要说明的是，可以根据以下三个方程式推导出第一公式：
Figure BDA0002261140820000062
t5＝0.3566×RCb(第一方程式)；
Figure BDA0002261140820000063
t6＝1.2039×RCb(第二方程式)；
tr＝t6-t5＝0.8473×RCb (第三方程式)；
上述三个方程式中，V(t5)表示信号在时间点t5时的电压，V(t6)表示信号在时间点t6时的电压，可以检测时钟信号的上升时间作为tr，也可以检测数据信号的上升时间作为tr，本申请对此不作限制，此处以时钟信号为例；VDD表示总线电压，R表示上拉电阻，Cb表示总线电容，e为自然常数。本实施例中，0.3VDD和0.7VDD为电压检测门限，即当电压低于0.3VDD时，判定为低电平，当电压高于0.7VDD时，判定为高电平。
Figure BDA0002261140820000071
为电容的充电公式。以上公式表达的含义是，电容从0.3VDD充电到0.7VDD所需时间，该时间即为I2C总线的上升时间tr。
可选地，在本申请的第二个示例中，根据电路参数计算目标阻值，包括：
根据电源电压、目标工作模式对应的总线的输出电压和总线的输出电流确定第二阻值。
可选地，在本申请的一种实施例中，该方法还包括：
根据第二映射确定目标工作模式对应的上升时间与总线的电容，第二映射用于指示至少一个工作模式对应的总线的输出电压和总线的输出电流。
例如，可以根据第二公式计算第二阻值，第二公式如下：
Figure BDA0002261140820000072
其中，Rp(min)表示第二阻值，VDD表示总线电压，VOL表示总线的输出电压，IOL表示总线的输出电流。需要说明的是，VDD可以是1.8v，3.3v，5v等，在一个可选的实施例中，标准模式时，IOL为3mA，VOL为0.4V；快速模式时，IOL为3mA，VOL为0.4V(VDD＞2V)或0.2VDD(VDD≤2V)；超快速模式时，IOL为20mA，VOL为0.4V(VDD＞2V)或0.2VDD(VDD≤2V)。
103、根据目标阻值调整接入总线的上拉电阻。
此处，列举两种具体的实现方式说明如何调整上拉电阻：
可选地，在第一种实现方式中，根据目标阻值调整接入总线的上拉电阻，包括：
在至少一个电阻中，将阻值在第二阻值和第一阻值之间的电阻作为上拉电阻接入总线中。
可选地，在第二种实现方式中，根据目标阻值调整接入总线的上拉电阻，包括：
根据目标阻值将上拉电阻的阻值调整到第二阻值和第一阻值之间，并将上拉电阻接入总线中。
图4为本申请实施例提供的一种I2C总线结构示意图，此处以图4为例对调整上拉电阻的过程进行详细说明，图4中，第一芯片的I2C接口和第二芯片的I2C接口连接在I2C总线上，通过GPIO(英文：General Purpose Input/Output，通用型输入输出)接口检测时钟信号下降沿并实现对上拉电阻的控制，具体的，第一芯片的GPIO0接口连接到时钟线(SCL)上，GPIO0接口用于检测时钟信号的下降沿。电阻对R1～Rn，每一对电阻有两个电阻分别用于控制时钟信号和数据信号。电阻的一端连接在VDD上，另一端连接在MOS管(场效应管)的漏极上。MOS管的源极连接到I2C总线上。待测芯片上的GPIO1～GPIOn分别连接到MOS管的栅极上，用于实现对MOS是否导通进行控制。例如，在默认情况下，MOS管不导通。在使用N沟道模式管时，默认情况下控制MOS管的GPIO输出低电平。当使用P沟道MOS管时，默认情况下控制MOS管的GPIO输出高电平。在计算得到I2C总线的目标阻值之后，从R1～Rn中选择一组大小介于第一阻值和第二阻值之间的电阻，并改变控制与该电阻相连接的MOS管的GPIO信号，使MOS管导通。MOS管导通后，该上拉电阻即接入到I2C总线中。需要说明的是，如果检测到的I2C总线的工作模式发生了变化，则控制所有连接电阻的MOS管断开，即不连接任何上拉电阻。
本申请实施例中，检测电子设备的总线在目标时刻的目标工作模式；根据目标工作模式确定总线的目标阻值，目标阻值用于指示接入总线的上拉电阻的阻值；根据目标阻值调整接入总线的上拉电阻。因为根据总线的工作模式确定了上拉电阻的阻值，并自动调整接入总线的上拉电阻，对上拉电阻调整更加精准，不需要人工对上拉电阻进行配置，提高了效率。
实施例二、
本申请实施例提供了一种控制芯片，控制芯片执行存储的计算机程序实现实施例一中所描述的方法。
实施例三、
基于上述实施例所描述的上拉电阻调整方法，本申请实施例提供了一种电子设备，用于执行上述实施例所描述的上拉电阻调整方法，如图5所示，该电子设备50包括：控制芯片501、总线502和控制电路503，控制芯片501可以是实施例二中所描述的控制芯片；控制芯片501与总线502电连接，控制芯片501与控制电路503电连接，控制电路503与总线502电连接，总线502包括时钟线5021和数据线5022；控制芯片501用于对控制电路503进行控制，以调整接入总线502的上拉电阻。
可选地，在本申请的一种实施例中，控制电路503包括第一控制电路5031和第二控制电路5032；第一控制电路5031用于控制时钟线5021的上拉电阻，和第二控制电路5032用于控制数据线5022的上拉电阻，每个控制电路503包括n个支路，n为大于0的整数；每个支路包括一个电阻和一个场效应管，电阻的一端接入电源电压，电阻的另一端与场效应管的源极电连接；第一控制电路5031中场效应管的漏极与时钟线5021电连接，第二控制电路5032中场效应管的漏极与数据线5022电连接；场效应管的栅极与控制芯片501电连接。
该总线502可以是I2C总线，场效应管可以是MOS管，当然，此处只是示例性说明，并不代表本申请局限于此。
本申请实施例的电子设备以多种形式存在，包括但不限于：
(1)移动通信设备：这类设备的特点是具备移动通信功能，并且以提供话音、数据通信为主要目标。这类终端包括：智能手机(例如iPhone)、多媒体手机、功能性手机，以及低端手机等。
(2)超移动个人计算机设备：这类设备属于个人计算机的范畴，有计算和处理功能，一般也具备移动上网特性。这类终端包括：PDA、MID和UMPC设备等，例如iPad。
(3)便携式娱乐设备：这类设备可以显示和播放多媒体内容。该类设备包括：音频、视频播放器(例如iPod)，掌上游戏机，电子书，以及智能玩具和便携式车载导航设备。
(4)其他具有数据交互功能的电子设备。
至此，已经对本主题的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。在一些情况下，在权利要求书中记载的动作可以按照不同的顺序来执行并且仍然可以实现期望的结果。另外，在附图中描绘的过程不一定要求示出的特定顺序或者连续顺序，以实现期望的结果。在某些实施方式中，多任务处理和并行处理可以是有利的。
在20世纪90年代，对于一个技术的改进可以很明显地区分是硬件上的改进(例如，对二极管、晶体管、开关等电路结构的改进)还是软件上的改进(对于方法流程的改进)。然而，随着技术的发展，当今的很多方法流程的改进已经可以视为硬件电路结构的直接改进。设计人员几乎都通过将改进的方法流程编程到硬件电路中来得到相应的硬件电路结构。因此，不能说一个方法流程的改进就不能用硬件实体模块来实现。例如，可编程逻辑器件(Programmable Logic Device,PLD)(例如现场可编程门阵列(Field Programmable GateArray，FPGA))就是这样一种集成电路，其逻辑功能由用户对器件编程来确定。由设计人员自行编程来把一个数字系统“集成”在一片PLD上，而不需要请芯片制造厂商来设计和制作专用的集成电路芯片。而且，如今，取代手工地制作集成电路芯片，这种编程也多半改用“逻辑编译器(logic compiler)”软件来实现，它与程序开发撰写时所用的软件编译器相类似，而要编译之前的原始代码也得用特定的编程语言来撰写，此称之为硬件描述语言(Hardware Description Language，HDL)，而HDL也并非仅有一种，而是有许多种，如ABEL(Advanced Boolean Expression Language)、AHDL(Altera Hardware DescriptionLanguage)、Confluence、CUPL(Cornell University Programming Language)、HDCal、JHDL(Java Hardware Description Language)、Lava、Lola、MyHDL、PALASM、RHDL(RubyHardware Description Language)等，目前最普遍使用的是VHDL(Very-High-SpeedIntegrated Circuit Hardware Description Language)与Verilog。本领域技术人员也应该清楚，只需要将方法流程用上述几种硬件描述语言稍作逻辑编程并编程到集成电路中，就可以很容易得到实现该逻辑方法流程的硬件电路。
控制器可以按任何适当的方式实现，例如，控制器可以采取例如微处理器或处理器以及存储可由该(微)处理器执行的计算机可读程序代码(例如软件或固件)的计算机可读介质、逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器的形式，控制器的例子包括但不限于以下微控制器：ARC 625D、Atmel AT91SAM、Microchip PIC18F26K20以及Silicone Labs C8051F320，存储器控制器还可以被实现为存储器的控制逻辑的一部分。本领域技术人员也知道，除了以纯计算机可读程序代码方式实现控制器以外，完全可以通过将方法步骤进行逻辑编程来使得控制器以逻辑门、开关、专用集成电路、可编程逻辑控制器和嵌入微控制器等的形式来实现相同功能。因此这种控制器可以被认为是一种硬件部件，而对其内包括的用于实现各种功能的装置也可以视为硬件部件内的结构。或者甚至，可以将用于实现各种功能的装置视为既可以是实现方法的软件模块又可以是硬件部件内的结构。
上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机。具体的，计算机例如可以为个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任何设备的组合。
为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
在一个典型的配置中，计算设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。
内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。
计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可擦除可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括暂存电脑可读媒体(transitory media)，如调制的数据信号和载波。
还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。
本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请可以在由计算机执行的计算机可执行指令的一般上下文中描述，例如程序模块。一般地，程序模块包括执行特定事务或实现特定抽象数据类型的例程、程序、对象、组件、数据结构等等。也可以在分布式计算环境中实践本申请，在这些分布式计算环境中，由通过通信网络而被连接的远程处理设备来执行事务。在分布式计算环境中，程序模块可以位于包括存储设备在内的本地和远程计算机存储介质中。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (15)

1.一种上拉电阻调整方法，其特征在于，包括：
检测电子设备的总线在目标时刻的目标工作模式，所述总线包括用于传输数据的数据线和用于传输时钟信号的时钟线；
根据所述目标工作模式确定所述总线的目标阻值，所述目标阻值用于指示接入所述总线的上拉电阻的阻值；
根据所述目标阻值调整接入所述总线的所述上拉电阻。
2.根据权利要求1所述的方法，其特征在于，根据所述目标工作模式确定所述总线的目标阻值，包括：
确定所述目标工作模式下的电路参数，所述电路参数包括以下至少一项：所述目标工作模式对应的上升时间、所述总线的电容、所述总线的输出电压、所述总线的输出电流；
根据所述电路参数计算所述目标阻值。
3.根据权利要求2所述的方法，其特征在于，根据所述电路参数计算所述目标阻值，包括：
根据所述电路参数计算第一阻值和第二阻值，所述第一阻值是所述目标阻值的上限值，所述第二阻值是所述目标阻值的下限值，所述第一阻值大于所述第二阻值。
4.根据权利要求3所述的方法，其特征在于，根据所述电路参数计算所述目标阻值，包括：
根据所述目标工作模式对应的所述上升时间与所述总线的电容的比值确定第一阻值。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
根据第一映射确定所述目标工作模式对应的所述上升时间与所述总线的电容，所述第一映射用于指示至少一个工作模式对应的上升时间与总线的电容。
6.根据权利要求3所述的方法，其特征在于，根据所述电路参数计算所述目标阻值，包括：
根据电源电压、所述目标工作模式对应的所述总线的输出电压和所述总线的输出电流确定第二阻值。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
根据第二映射确定所述目标工作模式对应的所述总线的输出电压和所述总线的输出电流，所述第二映射用于指示至少一个工作模式对应的总线的输出电压和总线的输出电流。
8.根据权利要求3所述的方法，其特征在于，根据所述目标阻值调整接入所述总线的所述上拉电阻，包括：
在至少一个电阻中，将阻值在所述第二阻值和所述第一阻值之间的电阻作为所述上拉电阻接入所述总线中。
9.根据权利要求3所述的方法，其特征在于，根据所述目标阻值调整接入所述总线的所述上拉电阻，包括：
根据所述目标阻值将所述上拉电阻的阻值调整到所述第二阻值和所述第一阻值之间，并将所述上拉电阻接入所述总线中。
10.根据权利要求1所述的方法，其特征在于，检测电子设备的总线在目标时刻的目标工作模式，包括：
确定所述总线在所述目标时刻的目标时钟频率，所述目标时钟频率用于指示所述时钟信号在所述目标时刻的频率；
根据所述目标时钟频率以及第三映射确定所述目标工作模式，所述第三映射用于指示至少一个时钟频率与至少一个工作模式之间的对应关系。
11.根据权利要求10所述的方法，其特征在于，确定所述总线在所述目标时刻的目标时钟频率，包括：
在所述目标时刻确定所述时钟信号连续的至少两次下降沿的时间点；
根据所述至少两次下降沿的时间点确定所述目标时钟频率。
12.根据权利要求1-11任一项所述的方法，其特征在于，
所述总线为I2C内部集成电路总线。
13.一种控制芯片，其特征在于，所述控制芯片执行存储的计算机程序实现如权利要求1-12任一项所述的方法。
14.一种电子设备，其特征在于，包括：控制芯片、总线和控制电路，所述控制芯片为权利要求13所述的控制芯片；
所述控制芯片与所述总线电连接，所述控制芯片与所述控制电路电连接，所述控制电路与所述总线电连接，所述总线包括时钟线和数据线；
所述控制芯片用于对所述控制电路进行控制，以调整接入所述总线的上拉电阻。
15.根据权利要求14所述的电子设备，其特征在于，所述控制电路包括第一控制电路和第二控制电路；所述第一控制电路用于控制所述时钟线的上拉电阻，和所述第二控制电路用于控制所述数据线的上拉电阻，每个控制电路包括n个支路，n为大于0的整数；
每个所述支路包括一个电阻和一个场效应管，所述电阻的一端接入电源电压，所述电阻的另一端与所述场效应管的源极电连接；
所述第一控制电路中场效应管的漏极与所述时钟线电连接，所述第二控制电路中场效应管的漏极与所述数据线电连接；
所述场效应管的栅极与所述控制芯片电连接。
CN201911071665.0A 2019-11-05 2019-11-05 上拉电阻调整方法、控制芯片及电子设备 Withdrawn CN112765064A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911071665.0A CN112765064A (zh) 2019-11-05 2019-11-05 上拉电阻调整方法、控制芯片及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911071665.0A CN112765064A (zh) 2019-11-05 2019-11-05 上拉电阻调整方法、控制芯片及电子设备

Publications (1)

Publication Number Publication Date
CN112765064A true CN112765064A (zh) 2021-05-07

Family

ID=75692563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911071665.0A Withdrawn CN112765064A (zh) 2019-11-05 2019-11-05 上拉电阻调整方法、控制芯片及电子设备

Country Status (1)

Country Link
CN (1) CN112765064A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443542A (zh) * 2022-01-23 2022-05-06 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备
CN117112475A (zh) * 2023-10-24 2023-11-24 成都电科星拓科技有限公司 一种i2c总线驱动能力自动调节系统及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114443542A (zh) * 2022-01-23 2022-05-06 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备
CN114443542B (zh) * 2022-01-23 2023-08-11 苏州浪潮智能科技有限公司 一种优化总线信号上升时间的方法、装置及计算机设备
CN117112475A (zh) * 2023-10-24 2023-11-24 成都电科星拓科技有限公司 一种i2c总线驱动能力自动调节系统及方法
CN117112475B (zh) * 2023-10-24 2024-01-30 成都电科星拓科技有限公司 一种i2c总线驱动能力自动调节系统及方法

Similar Documents

Publication Publication Date Title
CN105044952B (zh) 一种光传感器及其驱动方法
US10990230B2 (en) Circuit, touch chip, and electronic device for capacitance detection
WO2020210951A1 (zh) 触控显示面板的电容检测方法、触控显示面板的电容检测电路及触控显示面板
US11687197B2 (en) Capacitance detection circuit, detection chip and electronic device
US9886136B2 (en) Touch screen controller using adaptive filter control and touch screen system having the same
CN108492840B (zh) 灵敏放大器
CN110829540B (zh) 一种负载接入识别方法、充电控制方法及装置
CN112765064A (zh) 上拉电阻调整方法、控制芯片及电子设备
JP2014056287A (ja) 電子機器及び電子機器による電源機器の判別方法
CN111277260A (zh) 保护集成电路的方法、施密特触发器和静电保护电路
US11093073B2 (en) Touch control chip, touch detection method, touch detection system and electronic device
CN112715005A (zh) 具有n型上拉晶体管和低电压输出摆幅的发送器电路
US20100207890A1 (en) Singal detecting apparatus
US9791916B2 (en) Control circuit including load switch, electronic apparatus including the load switch, and control method thereof
WO2017133356A1 (zh) 一种电压模式驱动电路
JP2019531003A (ja) 適応終端インピーダンスを有する高速ドライバ
JP6345356B2 (ja) 電圧ドループ制御
WO2019067150A1 (en) ELECTRIC POWER DISCHARGE TRANSMITTER
TWI458219B (zh) 充電電源判斷電路
KR20160136007A (ko) 전압 제어 장치, 이를 포함하는 반도체 메모리 장치 및 이의 동작 방법
CN204906360U (zh) 一种高电源电压稳定性的环形时钟发生电路
US9888320B2 (en) Audio device and multimedia device including audio device
US20150102670A1 (en) Method for operating booting and electronic device thereof
US20140365806A1 (en) Peripheral apparatus and control method thereof
US20210240950A1 (en) Capacitive code comparing

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20210507

WW01 Invention patent application withdrawn after publication