CN112748322B - 测试治具及测试组件 - Google Patents
测试治具及测试组件 Download PDFInfo
- Publication number
- CN112748322B CN112748322B CN202010946639.4A CN202010946639A CN112748322B CN 112748322 B CN112748322 B CN 112748322B CN 202010946639 A CN202010946639 A CN 202010946639A CN 112748322 B CN112748322 B CN 112748322B
- Authority
- CN
- China
- Prior art keywords
- recess
- electrical contacts
- base
- sets
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 107
- 238000000034 method Methods 0.000 description 12
- 230000008569 process Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- -1 Polytetrafluoroethylene Polymers 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
- G01R31/2806—Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
- G01R31/2808—Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开提供一种测试治具及测试组件。该测试治具包括一载体、多组电接触点以及多个电线。该载体具有一基部以及一框架，该框架沿着该基部的一上表面延伸。该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，该第三凹处从该第一凹处横向延伸。所述多组电接触点设置在该基部上，并以旋转对称方式设置；而该些电线电性连接到所述多组电接触点。
Description
技术领域
本公开主张2019年10月31日申请的美国正式申请案第16/670,134号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开涉及一种载体以及一组件，该载体用于支承一待测元件(device undertest，DUT)，而该组件包括该载体与该待测元件。特别涉及一种测试治具以及一组件，该测试治具用于支承安装有多个电子部件的一印刷电路板，该组件包括该测试治具以及该印刷电路板。
背景技术
因刷电路板的组件及族群需要许多放置(placement)、焊接(soldering)以及其他处理步骤。因此，测试(testing)以及检测(inspection)对于一高品质产品的经济制造是重要的部分。当芯片电路密度、输入/输出密度以及表面安装技术使印刷电路板负载(loadings)上升时，这是特别合适的。缺陷(faults)可源自于部件芯片以及空板在部件插入或在焊接。该些缺陷本身可为不正确的数值或符号、不佳的电路技术效果、开路、短路、部件在不正确位置、物理损伤、不正确的焊接、损伤或开放着陆，或是超出容差(out-of-tolerance)缺陷。
上文的“现有技术”说明仅提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。
发明内容
本公开的一实施例提供一种测试治具。该测试治具包括一基部；一框架，沿该基部的一上表面延伸；多组电接触点；以及多个电线。该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，而该第三凹处从该第一凹处横向延伸。所述多组电接触点，设置在该基部上，且以旋转对称方式设置。所述多个电线电性连接到所述多组电接触点。
在本公开的一些实施例中，该第二凹处与该第三凹处相互间隔设置。
在本公开的一些实施例中，该第一凹处、该第二凹处以及该第三凹处在该基部的投影，交叉在一交叉点。
在本公开的一些实施例中，所述多组电接触点中的至少一组设置在该第二凹处中，而所述多组电接触点中的至少一组设置在该第三凹处中。
在本公开的一些实施例中，所述多个电线中的至少一个将一组电接触点中的至少一个电接触点，电性连接到设置在相应位置处的一组电接触点中的另一组的至少一个电接触点。
在本公开的一些实施例中，该些电接触点具有一凹面顶表面。
在本公开的一些实施例中，该些电线连接到该基部的该上表面。
在本公开的一些实施例中，该些电线埋入该基部中。
在本公开的一些实施例中，该基部与该框架为一体成型。
本公开的另一实施例提供一种测试组件。该测试组件包括一待测元件(DUT)以及一测试治具。该待测元件包括一印刷电路板(printed circuit board，PCB)、至少一电子部件以及多个镀覆贯穿孔，该至少一电子部件安装在该印刷电路板上，而所述多个镀覆贯穿孔穿经该印刷电路板。该测试治具包括一载体、多组电接触点以及多个电线。该载体具有一基部以及一框架，该框架从该基部的一上表面延伸。该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，该第三凹处从该第一凹处横向延伸。所述多组电接触点，设置在该基部上，且以旋转对称方式设置，其中所述多组电接触点提供在相对应该些镀覆贯穿孔的位置处。所述多个电线电性连接到所述多组电接触点。当该待测元件组装在该载体时，该待测元件占用该第一凹处以及该第二凹处与该第三凹处其中之一，而所述多个镀覆贯穿孔接触所述多组电接触点中的其中一组。
在本公开的一些实施例中，该测试治具还包括一固定块，该固定块设置在该框架上，而当该印刷电路板的一厚度大于该框架的一高度时，该固定块接触该印刷电路板位在该第二凹处或该第二凹处中的一角落。
在本公开的一些实施例中，当该待测元件占用该第一凹处与该第二凹处时，该固定块阻挡该印刷电路板位在该第二凹处中与邻近该第三凹处的该角落；而当该待测元件占用该第一凹处与该第三凹处时，该固定块阻挡该印刷电路板位在该第三凹处中与邻近该第二凹处的该角落。
在本公开的一些实施例中，该测试治具还包括至少一固定组件，将该固定块锁固在该框架。
在本公开的一些实施例中，该第二凹处与该第三凹处相互间隔设置。
在本公开的一些实施例中，该电线在所述多组电接触点的相应位置处，将所述多组电接触点的电接触点连接到其他电接触点。
在本公开的一些实施例中，该第一凹处、该第二凹处以及该第三凹处在该基部的投影，交叉在一交叉点。
在本公开的一些实施例中，该些电线连接到该基部的该上表面。
在本公开的一些实施例中，该些电线埋入该基部中。
由于该测试治具包括以旋转对称方式设置的多组电接触点的上述架构，因此待测元件可以不同方向安装在测试治具上，以改善组装的自由度。
上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得较好了解。构成本公开的保护范围标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离相关申请文件所界定的本公开的构思和范围。
附图说明
参阅实施方式与相关申请文件合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。
图1为一种比较的测试组件的顶视示意图。
图2为沿图1的剖线A-A所视的剖视示意图。
图3为依据本公开一实施例中一种测试治具的顶视示意图。
图4为沿图3的剖线B-B所视的剖视示意图。
图5为在该测试治具的一基部上的一第一凹处、一第二凹处以及一第三凹处的投影示意图。
图6为依据本公开一实施例中一种测试组件的顶视示意图。
图7为依据本公开一实施例中一种测试组件的顶视示意图。
图8为沿图7的剖线C-C所视的剖视示意图。
图9为沿图7的剖线D-D所视的剖视示意图。
图10为依据本公开一实施例中一种测试治具的顶视示意图。
图11为沿图10的剖线E-E所视的剖视示意图。
附图标记说明：
10：测试组件
11：测试治具
12：平台
14：第一挡件
16：第二挡件
18：配重块
20：待测元件
22：印刷电路板
24：电子部件
26：镀覆贯穿孔
30：电缆
34：头部
40：测试治具
40A：测试治具
50：测试组件
222：周围
410：载体
412：第一凹处
414：第二凹处
416：第三凹处
420：顶表面
422：底表面
424：基部
426：框架
430：电接触点组
430A：电接触点组
432：电接触点
432A：电接触点
440：电线
440A：电线
450：固定块
460：固定组件
4132：投影
4152：投影
4172：投影
4242：上表面
4322：顶表面
4322A：顶表面
H：高度
L：长度
P：交叉点
T：厚度
W：宽度
x：第一方向
y：第二方向
具体实施方式
现在使用特定语言描述附图中所示出的本公开的实施例或例示。应当理解，在此并非意指限制本公开的范围。所描述的实施例的任何改变或修改，以及本文中所描述的原理的任何进一步应用，都被认为是通常发生在与本公开内容相关的所属技术领域中技术人员其中之一。在整个实施例中可以重复使用参考元件编号，但这不一定意味着一个实施例的特征适用于另一实施例，即使它们共享相同的参考元件编号。
应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进部性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。
本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(cormprises)”及/或“包括(comprising)”用于本说明书中时，该些术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。
图1为一种比较的测试组件10的顶视示意图，以及图2为沿图1的剖线A-A所视的剖视示意图。请参考图1及图2，测试组件10包括一测试治具11以及一待测元件(device undertest，DUT)20，而测试治具11用于携带待测元件20，例如安装有多个电子部件24的一印刷电路板(printed circuit board，PCB)22。待测元件20还包括多个镀覆贯穿孔(platedthrough holes)26，其完全钻穿印刷电路板22，金属化并经由置放在印刷电路板22上或埋入印刷电路板22中的电性走线(electrical traces，图未示)而电性耦接到该些电子部件24。
测试治具11具有一平台12、多个第一挡件14、多个第二挡件16以及一配重块18，所述多个第一挡块14设置在平台12上且在一第一方向x等距设置，所述多个第二挡块16设置在平台12上且在一第二方向y等距设置，而配重块18用于压住一测试探针(testing probe，图未示)的一电缆(cable)30，以避免在操作期间电缆30的位移，以便降低操作失误。该些第一挡件14用于阻挡待测元件20的一边缘并迫使待测元件20在第二方向y移动，而该些第二挡件16则用于阻挡待测元件20的另一边缘并迫使待测元件20在第一方向x移动，而第一方向x垂直于第二方向y。测试探针电源供应器(power supply)的一头部34接触该些镀覆贯穿孔26，以确保待测元件20正常运行。
一般而言，该些镀覆贯穿孔26提供在印刷电路板22的一侧，以增加用于安装该些电子部件24的一占用面积(footprint)。因此，形成有该些镀覆贯穿孔26的印刷电路板22的一边缘需要朝远离该些第一挡件14与该些第二挡件16方向定向，而该些第一挡件14与该些第二挡件16则是用于便于配置电缆30与安装头部34。然而，此需求使得具有测试治具10的待测元件20的组装效率低且不方便。
图3为依据本公开一实施例中一种测试治具40的顶视示意图，而图4为沿图3的剖线B-B所视的剖视示意图。请参考图3及图4，测试治具40包括一载体(carrier)410、多组电接触点430以及多个电线440，所述多组电接触点430设置在载体410上并以旋转对称方式设置，而所述多个电线440设置在载体410上且电性连接到所述多组电接触点430。
在一些实施例中，载体410具有一基部(base)424以及一框架(frame)426，框架426沿着基部424的一上表面4242的一外周围延伸。载体410具有一第一凹处412、一第二凹处414以及一第三凹处416，第二凹处414与第一凹处412连通，第三凹处416与第一凹处412连通，并通过基部424与框架426而与第二凹处414相互间隔设置。在一些实施例中，第二凹处414从第一凹处412纵向延伸，而第三凹处416从第一凹处414横向延伸。在一些实施例中，第一凹处412、第二凹处414与第三凹处416具有面朝载体410的一底表面422的凹面，而底表面422为相对载体410的顶表面420设置。在一些实施例中，上表面4242为一平面，而顶表面420与底表面422则平行于上表面4242。基部424与框架426可为一体成型，并由隔离材料所制，例如在一些实施例中的聚四氟乙烯(polytetrafluoroethylene，PTFE)。
请参考图4，基部424具有一圆形形状，其中在一些实施例中，基部424可为一12英寸直径基部。第一凹处412具有一大致正方形外形，而第二凹处414与第三凹处416具有矩形外形。如图5所示，第一凹处412在基部424上的投影4132为一正方形，第二凹处414在基部424上的投影4152为一矩形，而第三凹处416在基部424上的投影4172为一矩形。投影4132具有四个相等侧边；第二凹处414与第三凹处416的投影4152、4172具有相互平行的二较长侧边以及相互平行的二较短侧边。在一些实施例中，第二凹处414的投影4152的该些较长侧边平行于第一方向x，而投影4152的该些较短侧边平行于第二方向y，而第二方向y垂直于第一方向x；此外，第三凹处416的投影4172的该些较长侧边平行于第二方向y，而投影4172的该些较短侧边则平行于第一方向x。
第二凹处414的投影4152的该些较长侧边的其中之一，重叠于第一凹处412的投影4132的其中一侧，而第三凹处416的投影4172的该些较长侧边的其中之一，重叠于第一凹处412的投影4132的另一侧边。投影4152、4172的该些较长侧边重叠邻近投影4132的该些侧边。在一些实施例中，投影4152、4172的该些较长侧边以及投影4132的该些重叠侧边具有相同长度，因此投影4132、4152、4172交叉在一交叉点P。在一些实施例中，投影4132的该些侧边的长度约为10.5cm，而投影4152、4172的该些较短侧边的长度不会大于1.5cm。
请再参考图3及图4，多组电接触点430设置在基部424上。在一些实施例中，至少一组电接触点430具有多个相互间隔设置且大致设置成一直线的电接触点432。在一些实施例中，所述多组电接触点430沿着第一方向x或第二方向y设置。在一些实施例中，由金属材料所制的该些电接触点432埋入在基部424中，而该些电接触点432的顶表面4322与基部424的上表面4242为共面。
该些电线440设置在基部424上，并连接到上表面4242。在一些实施例中，该些电线440的数量相等于在其中一组电接触点430中的电接触点432的数量。举例来说，当其中一组电接触点430具有四个电接触点432时，测试治具40包括四个电线。在一些实施例中，电线440将其中一组电接触点430在一特定位置处的其中一电接触点432连接到其他组电接触点430在相对应位置处的该些电接触点432。在一些实施例中，该些电线440可为覆盖有一隔离包覆层(insulating cladding layer)的导体。
如图6至图9所示，测试治具40适用于支承一待测元件20，因此形成一测试组件50。请参考图6，待测元件20包括一印刷电路板22以及多个电子部件24，而该些电子部件24安装在印刷电路板22上。待测元件20还包括多个镀覆贯穿孔26，其完全钻穿印刷电路板22，金属化并经由置放在印刷电路板22上或埋入印刷电路板22中的电性走线而电性耦接到该些电子部件24。在一些实施例中，在其中一组电接触点430中的电接触点432数量相等于穿经印刷电路板22的镀覆贯穿孔26的数量，而当待测元件20与测试治具50组装在一起以便于执行一探针操作时，该些镀覆贯穿孔26与对准并接触在其中一组电接触点430中的该些电接触点432。
印刷电路板22具有一周围222。在一些实施例中，周围222形成一矩形，具有一宽度W以及一长度L，而长度L大于宽度W。在一些实施例中，宽度W约为10.5cm，而长度L约为12cm。在一些实施例中，该些镀覆贯穿孔26提供在印刷电路板22的一较短侧边处。
当待测元件20组装有测试治具40时，印刷电路板22可如图6所示占用第一凹处412与第二凹处414，或是如图7所示占用第一凹处412与第三凹处416。此导致改善待测元件20与测试治具40的组装自由度。特别是，由于在基部424上的多组电接触点430以旋转对称方式设置，待测元件20的该些镀覆贯穿孔26可接触任何一组电接触点430。当该些镀覆贯穿孔26接触沿着第一方向设置的该些电接触点432时，如图6所示，则待测元件20占用第一凹处412与第二凹处414，其中在第三凹处416的该组电接触点530经由待测元件20而暴露。当该些镀覆贯穿孔26接触沿着第二方向y设置的该些电接触点432，如图7所示，则待测元件20占用第一凹处412与第三凹处416，其中在第二凹处414的该组电接触点530经由待测元件20而暴露。
请参考图6、图7以及图9，测试治具40还可包括一固定块450，设置在框架426上，当印刷电路板22的一厚度T大于框架426的一高度H时，以阻挡印刷电路板22的一角落并迫使待测元件20移动。在一些实施例中，如图6所示，当待测元件20占用第一凹处412与第二凹处414时，固定块450阻挡印刷电路板22在第二凹处414中并邻近第三凹处416的该角落；如图7所示，当待测元件20占用第一凹处412与第三凹处414时，固定块450阻挡印刷电路板22在第三凹处416中并邻近第二凹处414的该角落。
请参考图6、图7以及图9，在一些实施例中，测试治具40亦可包括一或多个固定组件460，例如螺丝，以将固定块450锁固在框架426，以便在操作期间有效地避免待测元件20与测试治具40分离。
图10为依据本公开一实施例中一种测试治具40A的顶视示意图，而图11为沿图10的剖线E-E所视的剖视示意图。请参考图10及图11，适于支承一待测元件20的测试治具40A，包括一载体410、多组电接触点430A以及多个电线440A。在这些实施例中的载体410的架构基本上与如图3及图4所示的实施例中所表示的类似参考编号的元件的架构相同。如图10及图11所示的类似元件的详细说明因此可在如3及图4所示的实施例的描述中找到。
请参考图10及图11，在一些实施例中，多组电接触点430A包括多个电接触点432A，其设置在基部424上并以旋转对称方式设置。在这些实施例中，电接触点432A具有一顶表面4322A，其是朝下凹陷以闩住测试探针的一头部，借此避免该头部在操作期间位移。此外，该些电线440A埋入在基部424中，并接触该些电接触点432A，其增加外观整洁。
综上所述，具有多组电接触点430并以旋转对称方式设置的测试治具40/40A，是允许待测元件20以不同定向安装在测试治具40/40A上，以改善组装的自由度。
本公开的一实施例提供一种测试治具。该测试治具包括一基部；一框架，沿该基部的一上表面延伸；多组电接触点；以及多个电线。该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，而该第三凹处从该第一凹处横向延伸。所述多组电接触点，设置在该基部上，且以旋转对称方式设置。所述多个电线电性连接到所述多组电接触点。
本公开的另一实施例提供一种测试组件。该测试组件包括一待测元件以及一测试治具。该待测元件包括一印刷电路板、至少一电子部件以及多个镀覆贯穿孔，该至少一电子部件安装在该印刷电路板上，而所述多个镀覆贯穿孔穿经该印刷电路板。该测试治具包括一载体、多组电接触点以及多个电线。该载体具有一基部以及一框架，该框架从该基部的一上表面延伸。该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，该第三凹处从该第一凹处横向延伸。所述多组电接触点，设置在该基部上，且以旋转对称方式设置，其中所述多组电接触点提供在相对应该些镀覆贯穿孔的位置处。所述多个电线电性连接到所述多组电接触点。当该待测元件组装在该载体时，该待测元件占用该第一凹处以及该第二凹处与该第三凹处其中之一，而所述多个镀覆贯穿孔接触所述多组电接触点中的其中一组。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离相关申请文件所定义的本公开的构思与范围。例如，可用不同的方法实施上述的许多工艺，并且以其他工艺或其组合替代上述的许多工艺。
再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。本领域的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的保护范围内。
Claims (11)
1.一种测试治具，包括：
一基部；
一框架，沿该基部的一上表面延伸，其中该基部与该框架界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，而该第三凹处从该第一凹处横向延伸；
多组电接触点，设置在该基部上，且以旋转对称方式设置，其中至少一电接触点具有一凹面顶表面；以及
多个电线，电性连接到所述多组电接触点，
其中该第二凹处与该第三凹处相互间隔设置，
其中该第一凹处、该第二凹处以及该第三凹处在该基部的投影，交叉在一交叉点，
其中所述多组电接触点中的至少一组设置在该第二凹处中，而所述多组电接触点中的至少一组设置在该第三凹处中。
2.如权利要求1所述的测试治具，其中所述多个电线中的至少一个将一组电接触点中的至少一个电接触点，电性连接到设置在相应位置处的另一组的至少一个电接触点。
3.如权利要求1所述的测试治具，其中所述多个电线连接到该基部的该上表面。
4.如权利要求1所述的测试治具，其中所述多个电线埋入该基部中。
5.如权利要求1所述的测试治具，其中该基部与该框架为一体成型。
6.一种测试组件，包括：
一待测元件，包括一印刷电路板、至少一电子部件以及多个镀覆贯穿孔，该至少一电子部件安装在该印刷电路板上，而所述多个镀覆贯穿孔穿经该印刷电路板；以及
一测试治具，包括：
一载体，具有一基部以及一框架，该框架从该基部的一上表面延伸，以界定出一第一凹处、一第二凹处以及一第三凹处，该第二凹处从该第一凹处纵向延伸，该第三凹处从该第一凹处横向延伸，其中该第二凹处与该第三凹处相互间隔设置，其中该第一凹处、该第二凹处以及该第三凹处在该基部的投影，交叉在一交叉点；
多组电接触点，设置在该基部上，且以旋转对称方式设置，其中所述多组电接触点提供在相对应所述多个镀覆贯穿孔的位置处；以及多个电线，电性连接到所述多组电接触点，其中至少一电接触点具有一凹面顶表面；其中所述多组电接触点中的至少一组设置在该第二凹处中，而所述多组电接触点中的至少一组设置在该第三凹处中；以及
一固定块，该固定块设置在该框架上，而当该印刷电路板的一厚度大于该框架的一高度时，该固定块接触该印刷电路板位在该第二凹处或该第二凹处中的一角落；
其中当该待测元件组装在该载体时，该待测元件占用该第一凹处以及该第二凹处与该第三凹处其中之一，而所述多个镀覆贯穿孔接触所述多组电接触点中的其中一组。
7.如权利要求6所述的测试组件，其中当该待测元件占用该第一凹处与该第二凹处时，该固定块阻挡该印刷电路板位在该第二凹处中与邻近该第三凹处的该角落；而当该待测元件占用该第一凹处与该第三凹处时，该固定块阻挡该印刷电路板位在该第三凹处中与邻近该第二凹处的该角落。
8.如权利要求7所述的测试组件，其中该测试治具还包括至少一固定组件，将该固定块锁固在该框架。
9.如权利要求6所述的测试组件，其中所述电线在所述多组电接触点的相应位置处，将所述多组电接触点的电接触点连接到其他电接触点。
10.如权利要求6所述的测试组件，其中所述多个电线连接到该基部的该上表面。
11.如权利要求6所述的测试组件，其中所述多个电线埋入该基部中。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US16/670,134 | 2019-10-31 | ||
| US16/670,134 US11262398B2 (en) | 2019-10-31 | 2019-10-31 | Testing fixture and testing assembly |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112748322A CN112748322A (zh) | 2021-05-04 |
| CN112748322B true CN112748322B (zh) | 2024-08-06 |
Family
ID=75645718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010946639.4A Active CN112748322B (zh) | 2019-10-31 | 2020-09-10 | 测试治具及测试组件 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11262398B2 (zh) |
| CN (1) | CN112748322B (zh) |
| TW (1) | TWI741744B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2541852Y (zh) * | 2001-11-20 | 2003-03-26 | 朱旭昱 | 晶片测试治具 |
| CN102280789A (zh) * | 2010-03-22 | 2011-12-14 | 泰科电子公司 | 具有触板重叠通孔的连接器系统 |
| TWM464664U (zh) * | 2013-05-08 | 2013-11-01 | Inventec Corp | 檢測治具 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5838159A (en) * | 1996-03-22 | 1998-11-17 | Sun Microsystems, Inc. | Chip carrier to allow electron beam probing and FIB modifications |
| US5982185A (en) * | 1996-07-01 | 1999-11-09 | Micron Technology, Inc. | Direct connect carrier for testing semiconductor dice and method of fabrication |
| EP0902297A3 (de) * | 1997-09-11 | 2001-11-28 | Photo Print Electronic GmbH | Adapteranordnungen zum Testen von Leiterplatten |
| US6163160A (en) | 1998-12-03 | 2000-12-19 | Teradyne, Inc. | Adjustable tooling pin |
| TWI385391B (zh) * | 2009-04-27 | 2013-02-11 | Princeton Technology Corp | 高效率和高準確度之測試治具 |
| TWI390207B (zh) | 2009-08-05 | 2013-03-21 | Novatek Microelectronics Corp | 測試治具 |
| CN202189069U (zh) | 2011-09-07 | 2012-04-11 | 纬创资通股份有限公司 | 对应电路板的治具、测试电路板的治具及散热治具 |
| TWI521212B (zh) * | 2014-03-10 | 2016-02-11 | A method and a method of assembling a vertical probe device, and a vertical probe device | |
| CN109188238A (zh) * | 2018-07-23 | 2019-01-11 | 南通同洲电子有限责任公司 | 一种机顶盒主板功能测试工装 |
-
2019
- 2019-10-31 US US16/670,134 patent/US11262398B2/en active Active
-
2020
- 2020-08-19 TW TW109128308A patent/TWI741744B/zh active
- 2020-09-10 CN CN202010946639.4A patent/CN112748322B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN2541852Y (zh) * | 2001-11-20 | 2003-03-26 | 朱旭昱 | 晶片测试治具 |
| CN102280789A (zh) * | 2010-03-22 | 2011-12-14 | 泰科电子公司 | 具有触板重叠通孔的连接器系统 |
| TWM464664U (zh) * | 2013-05-08 | 2013-11-01 | Inventec Corp | 檢測治具 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI741744B (zh) | 2021-10-01 |
| CN112748322A (zh) | 2021-05-04 |
| TW202119036A (zh) | 2021-05-16 |
| US11262398B2 (en) | 2022-03-01 |
| US20210132138A1 (en) | 2021-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8248091B2 (en) | Universal array type probe card design for semiconductor device testing | |
| US11255878B2 (en) | Electrical contactor and electrical connecting apparatus | |
| KR20090029806A (ko) | 프로브 카드 기판상의 타일 모서리 절단 | |
| KR101047537B1 (ko) | 프로브 카드 | |
| JP5079806B2 (ja) | 検査用構造体 | |
| KR20130047933A (ko) | 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 | |
| CN112748323B (zh) | 测试治具及测试组件 | |
| KR101120405B1 (ko) | 프로브 블록 조립체 | |
| CN112748322B (zh) | 测试治具及测试组件 | |
| TW202223409A (zh) | 探針裝置及其組裝方法 | |
| US20110156740A1 (en) | Probe card | |
| US20090117759A1 (en) | Electrical connecting apparatus | |
| KR100906345B1 (ko) | 반도체 검사 장치의 프로브 카드 및 그 프로브 카드에서의프로브 블록 위치 보정 방법 | |
| US20050083071A1 (en) | Electronic circuit assembly test apparatus | |
| US9933479B2 (en) | Multi-die interface for semiconductor testing and method of manufacturing same | |
| US8476919B2 (en) | Prober unit | |
| JPH0385456A (ja) | プローバ | |
| KR101363368B1 (ko) | 인쇄회로기판 검사장치 | |
| WO2023228830A1 (ja) | 検査装置 | |
| KR102372899B1 (ko) | 하이픽스 소켓 보드 및 이를 구비하는 하이픽스 보드 | |
| JP2024076447A (ja) | 電気的接続装置 | |
| KR101329814B1 (ko) | 프로브 카드 | |
| KR20090000861A (ko) | 핀 삽입형 접촉 구조를 갖는 프로브 카드 | |
| JP2023071393A (ja) | シートおよび検査ソケット | |
| KR20230157455A (ko) | 프로브 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |