CN112738433B - Cis像素阵列任意像元完全耗尽电压的测试电路 - Google Patents

Cis像素阵列任意像元完全耗尽电压的测试电路 Download PDF

Info

Publication number
CN112738433B
CN112738433B CN202011589600.8A CN202011589600A CN112738433B CN 112738433 B CN112738433 B CN 112738433B CN 202011589600 A CN202011589600 A CN 202011589600A CN 112738433 B CN112738433 B CN 112738433B
Authority
CN
China
Prior art keywords
voltage
pixel
tube
test
input end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011589600.8A
Other languages
English (en)
Other versions
CN112738433A (zh
Inventor
王玮
范春晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Chengdu Image Design Technology Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Chengdu Image Design Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd, Chengdu Image Design Technology Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202011589600.8A priority Critical patent/CN112738433B/zh
Publication of CN112738433A publication Critical patent/CN112738433A/zh
Application granted granted Critical
Publication of CN112738433B publication Critical patent/CN112738433B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N17/00—Diagnosis, testing or measuring for television systems or their details

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种CIS像素阵列任意像元完全耗尽电压的测试电路，包括若干个像素单元和读出电路，所述像素单元呈行列排布，且通过所述读出电路相连；同一列的像素单元的传输管的栅极共用一第一电压输入端；同一行的像素单元的悬浮漏极共用一第二电压输入端，光电二极管的第一端共用一测试电压输出端，由此获得相应列的相应行的像素单元，即测试像元的完全耗尽电压。本发明方便有效的监控和提高像素阵列中像元满阱容量的一致性，制造出高质量的图像传感器像素阵列，提高采集图像的质量。

Description

CIS像素阵列任意像元完全耗尽电压的测试电路
技术领域
本发明涉及CMOS图像传感器领域，尤其涉及一种CIS像素阵列任意像元完全耗尽电压的测试电路及监控方法。
背景技术
CIS(CMOS Image Sensor)，即互补金属氧化物半导体(CMOS)图像传感器，其应用衬底上的像素阵列结构(通常包括光电二极管和晶体管)来感知照射在衬底上的光信号并转变为电信号。
图1为现有技术的4T CIS单元结构，由光电二极管PD、传输管TX、复位管RST、源极跟随管SF和行选管RS组成。具体地，传输管TX的源级接光电二极管PD的阴极，光电二极管PD的阳极接地，传输管TX的漏极与复位管RST的源级和源极跟随管SF的栅极相连，复位管RST的漏极和源极跟随管SF的漏极接电源VDD，源极跟随管SF的源级连接行选管RS的漏极，行选管RS的源级接入输出端Vout，传输管TX的栅极连接传输控制信号TX G，复位管RST的栅极连接复位控制信号RST G，行选管RS的栅极连接行选控制信号RS G。光入射后光电二极管PD收集光子，并通过反偏PN结的耗尽区将光子转换为电子，传输管TX将电子传输到悬浮漏极FD端，并通过悬浮漏极FD的电容将电荷转换为电压，源极跟随管SF将悬浮漏极FD转换得到的电压放大输出，当行选管RS被选中并导通时，Vout端输出的电压信号经电路转换为数字信号。
CIS的像素阵列包含m×n个像元，采集图像时，一个像元输出一个数字信号，所有像元输出的数字信号共同构成一幅图像，像元之间输出数字信号的差异会直接影响到成像质量。输出的数字信号除了受像元满阱容量影响外，也受FD电容，RST、TX、SF、RS晶体管，以及转换电路中晶体管等器件性能的影响，目前还没有一种合理有效的办法来直接测定像素阵列中任意像元的完全耗尽电压，以方便有效的监控和提高像素阵列中像元满阱容量的一致性，制造出高质量的图像传感器像素阵列，来提高采集图像的质量。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷，提供一种CIS像素阵列任意像元完全耗尽电压的测试电路及监控方法。
为实现上述目的，本发明提供一种CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，包括：若干个像素单元和读出电路，所述像素单元呈行列排布，且通过所述读出电路相连；所述像素单元包括光电二极管、传输管、复位管、源极跟随管、悬浮漏极和行选管，所述读出电路包括第一控制输入端、第二控制输入端、第三控制输入端、若干第一电压输入端、若干第二电压输入端和若干测试电压输出端；其中；所述源极跟随管的栅极悬置，源端连接所述行选管的漏端，漏端连接所述复位管的漏端；所述复位管的栅端连接至所述第一控制输入端，源端与所述传输管的漏端共同连接至所述悬浮漏极；所述行选管的栅端连接至所述第二控制输入端，源端连接至所述第三控制输入端；所述传输管的源端连接所述光电二极管的第二端；同一列的像素单元的传输管的栅极共用一第一电压输入端，所述第一电压输入端提供第一电压；同一行的像素单元的悬浮漏极共用一第二电压输入端，光电二极管的第一端共用一测试电压输出端，所述第二电压输入端提供第二电压。
优选地，所述第一电压为高电位，所述第一电压输入端导通同一列的像素单元的传输管。
优选地，所述第一控制输入端、所述第二控制输入端、所述第三控制输入端、所述复位管的漏端以及所述源极跟随管的漏端接入地电位，测试像元输出测试电压至所述测试电压输出端。
优选地，所述第一电压的电压范围为2.8V～3.3V；所述第二电压为扫描电压，所述扫描电压自0V扫描至最高扫描电压，所述最高扫描电压为2.8V～3.6V。
优选地，所述测试电压与所述扫描电压成正比。
优选地，所述光电二极管包括箝位型光电二极管，所述箝位型光电二极管包括自下而上依次设置的P型第一区、N型第二区和P+型第三区。
优选地，所述光电二极管还包括第一离子注入区，位于所述N型第二区内，所述第一离子注入区内具有第一导电孔，所述第一导电孔连接所述测试电压输出端。
优选地，同一像素单元中所述第一导电孔与所述传输管的距离大于或等于0.5倍所述箝位型光电二极管的尺寸。
优选地，所述悬浮漏极包括第二离子注入区，所述第二离子注入区内具有第二导电孔，所述第二导电孔连接所述第一电压输入端。
优选地，所述第一离子注入区和所述第二离子注入区为N+型离子注入区。
从上述技术方案可以看出，本发明的CIS像素阵列任意像元完全耗尽电压的测试电路，通过同一列的像素单元的传输管的栅极共用一第一电压输入端，所述第一电压输入端提供第一电压打开对应列的像素单元的传输管；然后同一行的像素单元的悬浮漏极共用的第二电压输入端提供第二电压，第一控制输入端、第二控制输入端、第三控制输入端、复位管的漏端以及源极跟随管的漏端接入地电位，由此获得相应列的相应行的像素单元，即选中的测试像元的完全耗尽电压。本发明方便有效的监控和提高像素阵列中像元满阱容量的一致性，制造出高质量的图像传感器像素阵列，提高采集图像的质量。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术的4T CIS单元结构示意图；
图2是本发明实施例的CIS像素阵列任意像元完全耗尽电压的测试电路的电路图；
图3是本发明实施例的像素单元的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
本发明提供的一种CIS像素阵列任意像元完全耗尽电压的测试电路包括若干个像素单元和读出电路，所述像素单元呈行列排布，且通过所述读出电路相连；如图2所示，(m*n)个像素单元排列成m行n列的阵列，m和n为大于等于1的整数。所述像素单元包括光电二极管PD、传输管TX、复位管RST、源极跟随管SF、悬浮漏极和行选管RS。
所述读出电路包括第一控制输入端、第二控制输入端、第三控制输入端、若干列第一电压输入端、若干行第二电压输入端和若干行测试电压输出端。如图2所示，所述第一控制输入端接入第一控制信号RST G，所述第二控制输入端接入第二控制信号RS G。
所述源极跟随管的栅极悬置，源端连接所述行选管的漏端，漏端连接所述复位管的漏端；所述复位管的栅端连接至所述第一控制输入端，源端与所述传输管的漏端共同连接至所述悬浮漏极；所述行选管的栅端连接至所述第二控制输入端，源端连接至所述第三控制输入端；所述传输管的源端连接所述光电二极管的第二端。
如图2所示，所述(m*n)个像素单元的所述源极跟随管SF的栅极悬置，所述复位管RST的栅端并联且共同连接至所述第一控制输入端，接入所述第一控制信号RST G；所述行选管RS的栅端并联且共同连接至所述第二控制输入端，接入所述第二控制信号RS G，所述行选管RS的源端并联且共同连接至所述第三控制输入端Vout。以第m行第n列的像素单元为例，源极跟随管SFm-n的源端连接行选管RSm-n的漏端，漏端连接复位管RSTm-n的漏端，复位管RSTm-n的源端与传输管TXm-n的漏端共同连接至悬浮漏极，传输管TXm-n的源端连接光电二极管PDm-n的第二端。
同一列的像素单元的传输管的栅极共用一第一电压输入端，所述第一电压输入端提供第一电压。
具体的，第1列的所述像素单元的传输管TX1_1、TX2_1…TXm_1并联且共同连接至第1列的第一电压输入端，所述第1列的第一电压输入端接入第1列的第一电压TX<1>。第n列的所述像素单元的传输管TX1_n、TX2_n…TXm_n并联且共同连接至第n列的第一电压输入端，所述第n列的第一电压输入端接入第n列的第一电压TX<n>。
同一行的像素单元的悬浮漏极共用一第二电压输入端，光电二极管的第一端共用一测试电压输出端，所述第二电压输入端提供第二电压。
具体的，第1行的像素单元的悬浮漏极并联且共同连接至第1行的第二电压输入端，所述第1行的第二电压输入端接入Vd<1>，第m行的像素单元的悬浮漏极并联且共同连接至第m行的第二电压输入端，所述第m行的第二电压输入端接入Vd<m>。
所述第一电压为高电位，所述第一电压输入端导通同一列的像素单元的传输管。所述第一控制输入端、所述第二控制输入端、所述第三控制输入端、所述复位管的漏端以及所述源极跟随管的漏端接入地电位，测试像元输出测试电压至所述测试电压输出端，所述测试电压为所述测试像元的完全耗尽电压。
具体的，当第n列的第一电压TX<n>为高电位，第n列的所述传输管被打开；同时，所述(m*n)个像素单元的复位管的栅端和漏端、源极跟随管的漏端、行选管的栅端和源端接入地电位(GND)，通过第m行的第二电压输入端提供第m行的第二电压至第m行的像素单元的悬浮漏极，则第m行第n列的像素单元为所述测试像元，所述测试像元的完全耗尽电压输出至第m行的测试电压输出端Vs<m>。
第m行像素单元的悬浮漏极并联且共同连接至第m行的第二电压输入端，第m行的第二电压输入端接入第m行的第二电压，所述第m行的第二电压可以是可调电源。
作为一优选实施例，所述第一电压的电压范围为2.8V～3.3V；所述第二电压为扫描电压，所述扫描电压自0V扫描至最高扫描电压，所述最高扫描电压为2.8V～3.6V。
具体的，当第n列的第一电压TX<n>为高电位，第n列的像素单元的传输管被打开，第m行像素单元的悬浮漏极接入第m行的第二电压Vd<m>，第m行第n列的像素单元被选中为测试像元，Vd<m>从0V扫描至最高扫描电压，则第m行第n列的像素单元输出测试电压Vs<m>至第m行的测试电压输出端，所述测试电压与第二电压成正比，当所述第二电压Vd<m>从0V扫描至最高扫描电压的过程中，所述测试电压Vs<m>随所述第二电压的升高而升高，且从0V升至测试像元的完全耗尽电压并稳定不变。
光电二极管位于衬底表面，包括自下而上依次设置的P型第一区、N型第二区和P+型第三区。本发明的像素单元可以是对现有技术的4T CIS版图进行修改后获得，以第1行第1列的像素单元为例，如图3所示，所述光电二极管还包括自所述P+型第三区表面延伸至所述N型第二区内的第一离子注入区，以及自所述P+型第三区表面延伸至所述第一离子注入区内的第一导电孔。通过断开源极跟随管的栅极和悬浮漏极之间的连接，所述第一导电孔CT1连接测试电压输出端Vs1-1。所述悬浮漏极包括第二离子注入区，所述第二离子注入区内具有第二导电孔，所述第二导电孔连接所述第二电压输入端。如图3所示，第二导电孔CT2连接第二电压VD1-1。
作为一优选实施例，所述光电二极管包括箝位型光电二极管。同一像素单元中所述第一导电孔与所述传输管的距离大于或等于0.5倍所述箝位型光电二极管的尺寸。如图3所示，位于所述箝位型光电二极管右侧的传输管TX1-1，与位于所述传输管TX1-1左侧的所述第一导电孔CT1的距离大于或等于0.5倍所述箝位型光电二极管的尺寸。
在本实施例中，所述第一离子注入区和所述第二离子注入区为N+型离子注入区，且注入离子包括P或As中的一种；所述第一离子注入区的注入深度大于或等于0.25μm；所述第一离子注入区和所述第二离子注入区的离子注入浓度大于或等于1E+16Atom/cm3。
本发明的CIS像素阵列任意像元完全耗尽电压的测试电路，通过同一列的像素单元的传输管的栅极共用一第一电压输入端，所述第一电压输入端提供第一电压打开对应列的像素单元的传输管；然后同一行的像素单元的悬浮漏极共用的第二电压输入端提供第二电压，第一控制输入端、第二控制输入端、第三控制输入端、复位管的漏端以及源极跟随管的漏端接入地电位，由此获得相应列的相应行的像素单元，即选中的测试像元的完全耗尽电压。本发明方便有效的监控和提高像素阵列中像元满阱容量的一致性，制造出高质量的图像传感器像素阵列，提高采集图像的质量。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (9)

1.一种CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，包括：若干个像素单元和读出电路，所述像素单元呈行列排布，且通过所述读出电路相连；所述像素单元包括光电二极管、传输管、复位管、源极跟随管、悬浮漏极和行选管，所述读出电路包括第一控制输入端、第二控制输入端、第三控制输入端、若干第一电压输入端、若干第二电压输入端和若干测试电压输出端；其中；
所述源极跟随管的栅极悬置，源端连接所述行选管的漏端，漏端连接所述复位管的漏端；
所述复位管的栅端连接至所述第一控制输入端，源端与所述传输管的漏端共同连接至所述悬浮漏极；
所述行选管的栅端连接至所述第二控制输入端，源端连接至所述第三控制输入端；
所述传输管的源端连接所述光电二极管的第二端；
同一列的像素单元的传输管的栅极共用一第一电压输入端，所述第一电压输入端提供第一电压；其中，所述第一电压为高电位，所述第一电压输入端导通同一列的像素单元的传输管；
同一行的像素单元的悬浮漏极共用一第二电压输入端，光电二极管的第一端共用一测试电压输出端，所述第二电压输入端提供第二电压。
2.如权利要求1所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述第一控制输入端、所述第二控制输入端、所述第三控制输入端、所述复位管的漏端以及所述源极跟随管的漏端接入地电位，测试像元输出测试电压至所述测试电压输出端。
3.如权利要求2所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述第一电压的电压范围为2.8V～3.3V；所述第二电压为扫描电压，所述扫描电压自0V扫描至最高扫描电压，所述最高扫描电压为2.8V～3.6V。
4.如权利要求3所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述测试电压与所述扫描电压成正比。
5.如权利要求1所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述光电二极管包括箝位型光电二极管，所述箝位型光电二极管包括自下而上依次设置的P型第一区、N型第二区和P+型第三区。
6.如权利要求5所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述光电二极管还包括第一离子注入区，位于所述N型第二区内，所述第一离子注入区内具有第一导电孔，所述第一导电孔连接所述测试电压输出端。
7.如权利要求6所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，同一像素单元中所述第一导电孔与所述传输管的距离大于或等于0.5倍所述箝位型光电二极管的尺寸。
8.如权利要求7所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述悬浮漏极包括第二离子注入区，所述第二离子注入区内具有第二导电孔，所述第二导电孔连接所述第一电压输入端。
9.如权利要求8所述的CIS像素阵列任意像元完全耗尽电压的测试电路，其特征在于，所述第一离子注入区和所述第二离子注入区为N+型离子注入区。
CN202011589600.8A 2020-12-29 2020-12-29 Cis像素阵列任意像元完全耗尽电压的测试电路 Active CN112738433B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011589600.8A CN112738433B (zh) 2020-12-29 2020-12-29 Cis像素阵列任意像元完全耗尽电压的测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011589600.8A CN112738433B (zh) 2020-12-29 2020-12-29 Cis像素阵列任意像元完全耗尽电压的测试电路

Publications (2)

Publication Number Publication Date
CN112738433A CN112738433A (zh) 2021-04-30
CN112738433B true CN112738433B (zh) 2023-04-07

Family

ID=75607490

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011589600.8A Active CN112738433B (zh) 2020-12-29 2020-12-29 Cis像素阵列任意像元完全耗尽电压的测试电路

Country Status (1)

Country Link
CN (1) CN112738433B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003169256A (ja) * 2001-12-03 2003-06-13 Sharp Corp 固体撮像装置
CN111683212A (zh) * 2020-07-20 2020-09-18 成都微光集电科技有限公司 一种图像传感器及其测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100305032B1 (ko) * 1999-06-22 2001-11-01 윤종용 반도체 메모리 장치
KR100853195B1 (ko) * 2007-04-10 2008-08-21 삼성전자주식회사 이미지 센서
CN102856339B (zh) * 2012-09-24 2015-09-02 北京思比科微电子技术股份有限公司 Cmos图像传感器列共享像素单元及像素阵列
US9214127B2 (en) * 2013-07-09 2015-12-15 Apple Inc. Liquid crystal display using depletion-mode transistors
CN103491323B (zh) * 2013-09-02 2018-10-16 上海集成电路研发中心有限公司 一种cmos图像传感器的像素单元和阵列及其制作方法
US9294693B1 (en) * 2014-10-24 2016-03-22 Omnivision Technologies, Inc. Image sensor with pixel units having interleaved photodiodes
CN104394339B (zh) * 2014-12-15 2018-05-01 上海集成电路研发中心有限公司 一种实现cmos图像传感器像素单元自动合并的结构和实现方法
CN108462841A (zh) * 2018-03-21 2018-08-28 上海晔芯电子科技有限公司 像素阵列及图像传感器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003169256A (ja) * 2001-12-03 2003-06-13 Sharp Corp 固体撮像装置
CN111683212A (zh) * 2020-07-20 2020-09-18 成都微光集电科技有限公司 一种图像传感器及其测试方法

Also Published As

Publication number Publication date
CN112738433A (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
TWI475884B (zh) 數位放射線照相成像裝置
US8471310B2 (en) Image sensor pixels with back-gate-modulated vertical transistor
JP4397105B2 (ja) 固体撮像装置
KR102250703B1 (ko) 고체 촬상 장치
US8513721B2 (en) CMOS image sensor with non-contact structure
KR100820520B1 (ko) 고체촬상장치
US9177979B2 (en) Solid-state image pickup device having reference voltage supply line on a first substrate and power supply lines to supply voltages to the reference voltage supply line on a second substrate
EP3386187B1 (en) Method for controlling solid-state image pickup device
US9425225B2 (en) Solid-state imaging device
KR20060042901A (ko) 고체 촬상 디바이스 및 모듈형 고체 촬상 디바이스
US10999548B2 (en) Pixel sensing circuit and driving method therefor, image sensor, and electronic device
CN110581190B (zh) 一种适应亚微米像素的utbb光电探测器、阵列和方法
JPH11307752A (ja) 固体撮像装置
KR20070076623A (ko) 이미지 센서 및 그 제어 방법
EP2667591B1 (en) Solid imaging device
CN112738433B (zh) Cis像素阵列任意像元完全耗尽电压的测试电路
JPH09275201A (ja) 固体撮像素子
JPWO2017047774A1 (ja) 半導体素子及び固体撮像装置
CN108495064A (zh) 像素电路及图像传感器装置
JPH0730816A (ja) 固体撮像素子
CN104284108B (zh) 摄像装置和电子设备
JP2016197644A (ja) 撮像装置
US7977716B2 (en) CMOS image sensor with improved fill-factor and reduced dark current
JP7249552B2 (ja) 撮像装置
JP3689619B2 (ja) 放射線撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant