CN112735351A - 一种稳定电路输出波形的gip电路及其驱动方法 - Google Patents

一种稳定电路输出波形的gip电路及其驱动方法 Download PDF

Info

Publication number
CN112735351A
CN112735351A CN202110035119.2A CN202110035119A CN112735351A CN 112735351 A CN112735351 A CN 112735351A CN 202110035119 A CN202110035119 A CN 202110035119A CN 112735351 A CN112735351 A CN 112735351A
Authority
CN
China
Prior art keywords
node
written
low potential
input end
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110035119.2A
Other languages
English (en)
Inventor
谢建峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Huajiacai Co Ltd
Original Assignee
Fujian Huajiacai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Huajiacai Co Ltd filed Critical Fujian Huajiacai Co Ltd
Priority to CN202110035119.2A priority Critical patent/CN112735351A/zh
Publication of CN112735351A publication Critical patent/CN112735351A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了，一种稳定电路输出波形的GIP电路，T1的输出端连接Qb；T2的输入端连接Qb，T2的输出端连接Q；T3输出端连接P，T3控制端连接VGH；T4控制端连接Q；T5输入端连接P，T5控制端连接Q；T6输入端连接Q，T6输出端连接Qb，T6控制端连接P；T7控制端连接P；T8输入端连接Q，T8输出端连接Qb；T9输入端连接Qb，T9控制端连接P；T10输入端连接Qb，T10控制端连接CLR；T11输入端连接Qb；T12输入端连接Qb，T12输出端连接Q；T13输入端连接P。通过改善GIP电路Q的电压，使Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。

Description

一种稳定电路输出波形的GIP电路及其驱动方法
技术领域
本发明涉及LCD显示屏领域，尤其涉及一种稳定电路输出波形的GIP电路及其驱动方法。
背景技术
通常来说，GIP电路的输出波形稳定性将直接影响到显示屏的显示效果，而GIP电路的晶体管由于制程方面的影响阈值电压有可能小于0，此时GIP电路输出波形由于受晶体管漏电的影响，GIP电路输出波形会失真，使得显示屏内显示区域的晶体管异常工作，从而影响显示屏画面的正常显示。
发明内容
为此，需要提供一种稳定电路输出波形的GIP电路及其驱动方法，以改善GIP的输出波形，可以抑制漏电流的产生，从而改善显示屏的显示效果。
为实现上述目的，本申请提供了一种稳定电路输出波形的GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；
所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；
所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；
所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；
所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；
所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；
所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；
所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；
所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；
所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；
所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；
所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；
所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；
所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；
所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。
进一步地，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13设置在显示面板上。
进一步地，所述显示面板为LCD显示面板。
进一步地，还包括子像素，Vg(n)与所述子像素连接。
进一步地，还包括驱动IC,CK(n)、CK(n+4)、Vg(n-4)和Vg(n+4)与所述驱动IC连接。
本申请还提供了一种稳定电路输出波形的GIP电路驱动方法，应用于上述任意一项GIP电路中，包括如下步骤：
在t1阶段，Vg(n-4)写入高电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t2阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t3阶段，Vg(n-4)写入低电位，CK(n)写入高电位，CK(n+4)写入低电位，Vg(n)写入高电位，Vg(n+4)写入低电位；
在t4阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t5阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入高电位。
进一步地，在t1至t5阶段中，VGH持续写入高电位，VGL持续写入低电位。
区别于现有技术，上述技术方案通过改善GIP电路中Q点的电压，使得Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。
附图说明
图1为所述一种稳定电路输出波形的GIP电路；
图2为所述一种稳定电路输出波形的GIP电路时序图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1至图2，本实施例提供了一种稳定电路输出波形的GIP电路，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。需要说明的是，在本申请中的晶体管可以为P型或者为N型，即，在N型晶体管中输入端为漏极，输出端为源极；在P型晶体管中输入端为源极，输出端为漏极；且不论哪种晶体管控制端均为栅极。Vg(n)为输出电压，且Vg(n)与一个像素点连接；CK为时钟信号线。
本申请中Vg(n)表示某一行的第n个子像素；Vg(n+4)和Vg(n-4)中的(n-4)以及(n+4)用于表示像素点的启动周期，即，每个周期中有多少个像素点依次开启。显示面板中有多个这样的GIP电路，每个GIP电路通过G(n)连接到一个子像素中，CK(n)、CK(n+4)、Vg(n-4)和Vg(n+4)连接驱动IC中。多个的子像素是阵列排布在显示面板上，而每个子像素的均连接有一个GIP电路。还需要说明的是，栅极，即，本申请中的控制端，用于控制晶体管的开启或者关闭，当控制端写入高电压的时候，晶体管将开启；如：由于VGH是持续写入高电压的，但只有当Vg(n-4)输入高电压的时候，所述T1才会被打开。
在本实施例中，每一级GIP电路共有13颗TFT，1个电容C1，VGH是直流高电压，这里我们假设为15V，VGL是直流低电压，这里我们假设为-10V。CK(n)与CK(n+4)的高电位是VGH电位，低电位是VGL电位。对Q节点来说，将电压上拉的TFT有T1、T4，将电压下拉的TFT有T6、T9、T8、T10、T11、T12。通过引入Qb节点的电压，使得T6、T8、T12的漏电流得到抑制，Q节点无漏电路径，Q节点电压没有衰减，Vg(n)的波形得以稳定。上述技术方案通过改善GIP电路中Q点的电压，使得Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。
以下介绍GIP电路的驱动过程，请参阅图2时序图：
在t1时间内，Vg(n-4)为高电位，此时T1、T2处于开启状态，Qb节点与Q节点开始充电。由于Ck(n+4)为高电位，T13打开；Q节点为高电位，T5打开，T13和T5使得P节点的电位为低电位。此时Q节点为高电位，T4也是打开的，由于Ck(n)为低电位，所以Vg(n)也是低电位。
在t2时间内，由于Vg(n-4)为低电位，此时T1与T2均处于关闭状态，Q节点与Qb节点均保持为漂移状态。这里我们假设有关Q节点的漏电路径上的T6、T9、T8、T10、T11、T12的阈值电压均小于0，此时T9、T10、T11的VGS(栅源电压)为0，从而这些晶体管会产生漏电流，Qb节点的电压通过这些路径产生放电，电位降低，但是与Q节点电位直接相关的晶体管，如T6、T8、T12，它们的VGS远小于0(Qb节点电位大于VGL)，故Q节点的漏电路径得到抑制，Q节点的高电位可以维持。
在t3时间内，Ck(n)电位由低电位转为高电位，此时由于电容C1的存在，Q节点的电位因电容耦合效应变得更高，T4打开的更好，Vg(n)的波形传输为VGH。
在t4时间内，Ck(n)电位由高电位变为低电位，此时由于电容C1的存在，Q节点的电位因电容耦合效应变回原来的H准位，T4还是开启状态，Vg(n)的波形传输为VGL。
在t5时间内，此时Vg(n+4)为高电位，T11和T12处于开启状态，Q节点的电位通过此路径得以放电。由于Ck(n+4)为高电位，故T13打开，P节点还是维持VGL准位，此时由P节点控制的T6、T7、T9均处于关闭状态。
在t5时间之后，此时Ck(n+4)由高电位变为低电位，此时T13关闭，P节点由于T3的作用电位为高电位，此时T6、T7、T9均处于开启状态，将Q节点和Vg(n)一起放电到VGL准位，使Vg(n)的波形输出稳定。等到下一个Ck(n+4)为高电位时，P节点由于T13的开启放电到VGL准位，在后面的时间内，P节点的波形将是与Ck(n+4)的反相波形。
需要进一步说明的是，晶体管的种类有很多，在本实施例中T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13可以为薄膜晶体管、MOS管(即金属-氧化物-半导体场效应管MOSFET)、结场效应管等。优选的，所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13均为薄膜晶体管(Thin Film Transistor，缩写TFT)，薄膜晶体管作为开关来驱动液晶像素点可以达到高速度、高亮度、高对比度的特点。且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13设置在显示面板上。
在优选的实施例中，所述GIP电路设置在LCD显示面板上，LCD是Liquid CrystalDisplay的简称，中文为液晶显示器。LCD显示面板的优势是体积小、功耗低和高亮度。
或者在某些实施例中，GIP电路还可以设置在OLED显示面板上，OLED是OrganicLight-Emitting Diode的简称，中文为有机电激光显示或者有机发光半导体。OLED显示面板具有轻薄、亮度高、功耗低、响应快、清晰度高、柔性好、发光效率高等特点给，能满足消费者对显示技术的新需求。
某些实施例还提供了一种稳定电路输出波形的GIP电路驱动方法，包括如下步骤：在t1阶段，Vg(n-4)写入高电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t2阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t3阶段，Vg(n-4)写入低电位，CK(n)写入高电位，CK(n+4)写入低电位，Vg(n)写入高电位，Vg(n+4)写入低电位；在t4阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；在t5阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入高电位。且在t1至t5阶段中，VGH持续写入高电位，VGL持续写入低电位。
需要说明的是，在t1时间内，Vg(n-4)为高电位，此时T1、T2处于开启状态，Qb节点与Q节点开始充电。由于Ck(n+4)为高电位，T13打开；Q节点为高电位，T5打开，T13和T5使得P节点的电位为低电位。此时Q节点为高电位，T4也是打开的，由于Ck(n)为低电位，所以Vg(n)也是低电位。
在t2时间内，由于Vg(n-4)为低电位，此时T1与T2均处于关闭状态，Q节点与Qb节点均保持为漂移状态。这里我们假设有关Q节点的漏电路径上的T6、T9、T8、T10、T11、T12的阈值电压均小于0，此时T9、T10、T11的VGS(栅源电压)为0，从而这些晶体管会产生漏电流，Qb节点的电压通过这些路径产生放电，电位降低，但是与Q节点电位直接相关的晶体管，如T6、T8、T12，它们的VGS远小于0(Qb节点电位大于VGL)，故Q节点的漏电路径得到抑制，Q节点的高电位可以维持。
在t3时间内，Ck(n)电位由低电位转为高电位，此时由于电容C1的存在，Q节点的电位因电容耦合效应变得更高，T4打开的更好，Vg(n)的波形传输为VGH。
在t4时间内，Ck(n)电位由高电位变为低电位，此时由于电容C1的存在，Q节点的电位因电容耦合效应变回原来的H准位，T4还是开启状态，Vg(n)的波形传输为VGL。
在t5时间内，此时Vg(n+4)为高电位，T11和T12处于开启状态，Q节点的电位通过此路径得以放电。由于Ck(n+4)为高电位，故T13打开，P节点还是维持VGL准位，此时由P节点控制的T6、T7、T9均处于关闭状态。
在t5时间之后，此时Ck(n+4)由高电位变为低电位，此时T13关闭，P节点由于T3的作用电位为高电位，此时T6、T7、T9均处于开启状态，将Q节点和Vg(n)一起放电到VGL准位，使Vg(n)的波形输出稳定。等到下一个Ck(n+4)为高电位时，P节点由于T13的开启放电到VGL准位，在后面的时间内，P节点的波形将是与Ck(n+4)的反相波形。上述技术方案通过改善GIP电路中Q点的电压，使得Q点的电压不会因为晶体管漏电的影响从而引起电位下降，使GIP电路输出波形稳定，显示屏显示画面不会发生异常。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。

Claims (7)

1.一种稳定电路输出波形的GIP电路，其特征在于，包括晶体管：T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13，还包括电容：C1；
所述T1的输入端与VGH连接，所述T1的输出端与Qb节点连接，所述T1的控制端与Vg(n-4)连接；
所述T2的输入端与Qb节点连接，所述T2的输出端与Q节点连接，所述T2的控制端与Vg(n-4)连接；
所述T3的输入端与VGH连接，所述T3的输出端与P节点连接，所述T3的控制端与VGH连接；
所述T4的输入端与CKn连接，所述T4的输出端与Vg(n)连接，所述T4的控制端与Q节点连接；
所述T5的输入端与P节点连接，所述T5的输出端与VGL连接，所述T5的控制端与Q节点连接；
所述T6的输入端与Q节点连接，所述T6的输出端与Qb节点连接，所述T6的控制端与P节点连接；
所述T7的输入端与Vg(n)连接，所述T7的输出端与VGL连接，所述T7的控制端与P节点连接；
所述T8的输入端与Q节点连接，所述T8的输出端与Qb节点连接，所述T8的控制端与CLR连接；
所述T9的输入端与Qb节点连接，所述T9的输出端与VGL连接，所述T9的控制端与P节点连接；
所述T10的输入端与Qb节点连接，所述T10的输出端与VGL连接，所述T10的控制端与CLR连接；
所述T11的输入端与Qb节点连接，所述T11的输出端与VGL连接，所述T11的控制端与Vg(n+4)连接；
所述T12的输入端与Qb节点连接，所述T12的输出端与Q节点连接，所述T12的控制端与Vg(n+4)连接；
所述T13的输入端与P节点连接，所述T13的输出端与VGL连接，所述T13的控制端与CK(n+4)连接；
所述C1一极板与Q节点连接，所述C1另一极板与Vg(n)连接。
2.根据权利要求1所述一种稳定电路输出波形的GIP电路，其特征在于，T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13均为薄膜晶体管，且所述T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12和T13设置在显示面板上。
3.根据权利要求2所述一种稳定电路输出波形的GIP电路，其特征在于，所述显示面板为LCD显示面板。
4.根据权利要求1所述一种稳定电路输出波形的GIP电路，其特征在于，还包括子像素，Vg(n)与所述子像素连接。
5.根据权利要求1所述一种稳定电路输出波形的GIP电路，其特征在于，还包括驱动IC,CK(n)、CK(n+4)、Vg(n-4)和Vg(n+4)与所述驱动IC连接。
6.一种稳定电路输出波形的GIP电路驱动方法，其特征在于，应用于权利要求1至5任意一项GIP电路中，包括如下步骤：
在t1阶段，Vg(n-4)写入高电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t2阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t3阶段，Vg(n-4)写入低电位，CK(n)写入高电位，CK(n+4)写入低电位，Vg(n)写入高电位，Vg(n+4)写入低电位；
在t4阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入低电位，Vg(n)写入低电位，Vg(n+4)写入低电位；
在t5阶段，Vg(n-4)写入低电位，CK(n)写入低电位，CK(n+4)写入高电位，Vg(n)写入低电位，Vg(n+4)写入高电位。
7.根据权利要求6所述一种稳定电路输出波形的GIP电路驱动方法，其特征在于，在t1至t5阶段中，VGH持续写入高电位，VGL持续写入低电位。
CN202110035119.2A 2021-01-12 2021-01-12 一种稳定电路输出波形的gip电路及其驱动方法 Pending CN112735351A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110035119.2A CN112735351A (zh) 2021-01-12 2021-01-12 一种稳定电路输出波形的gip电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110035119.2A CN112735351A (zh) 2021-01-12 2021-01-12 一种稳定电路输出波形的gip电路及其驱动方法

Publications (1)

Publication Number Publication Date
CN112735351A true CN112735351A (zh) 2021-04-30

Family

ID=75590343

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110035119.2A Pending CN112735351A (zh) 2021-01-12 2021-01-12 一种稳定电路输出波形的gip电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN112735351A (zh)

Similar Documents

Publication Publication Date Title
US11436978B2 (en) Pixel circuit and display device
US11024228B2 (en) Pixel circuit, driving method therefor and display device
US10565933B2 (en) Pixel circuit, driving method thereof, array substrate, display device
WO2019015318A1 (zh) 像素单元电路、像素电路、驱动方法和显示装置
CN107481676B (zh) 一种像素电路的驱动方法、显示面板以及显示装置
KR20130132417A (ko) 어레이 기판 행 구동 유닛, 어레이 기판 행 구동 회로 및 디스플레이 장치
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
US11107382B2 (en) Shift register and method for driving the same, gate driving circuit and display device
CN109949739B (zh) 一种像素电路、驱动方法及显示器
CN112509512B (zh) 一种gip电路及驱动方法
CN111754921A (zh) 像素电路及其驱动方法
CN114078430A (zh) 像素电路及显示面板
CN112735350A (zh) 一种gip电路及其驱动方法
CN112967654B (zh) 一种gip电路及驱动方法
US10937380B2 (en) Shift register and driving method therefor, gate driving circuit and display apparatus
CN114038425A (zh) 像素驱动电路、方法及显示面板
CN112527149A (zh) 一种提升显示稳定性的gip电路及驱动方法
CN214012483U (zh) 一种新型的gip电路
CN108510945B (zh) Oled像素补偿电路
CN213958558U (zh) 一种gip电路
CN213716481U (zh) 一种gip电路
CN214226484U (zh) 一种稳定电路输出波形的gip电路
CN214624390U (zh) 一种gip电路
CN214011960U (zh) 一种提升显示稳定性的gip电路
CN214012479U (zh) 一种提升显示品质的栅极电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination