CN112713879A - 一种信号纠正电路及服务器 - Google Patents

一种信号纠正电路及服务器 Download PDF

Info

Publication number
CN112713879A
CN112713879A CN202011507017.8A CN202011507017A CN112713879A CN 112713879 A CN112713879 A CN 112713879A CN 202011507017 A CN202011507017 A CN 202011507017A CN 112713879 A CN112713879 A CN 112713879A
Authority
CN
China
Prior art keywords
voltage
resistor
signal
output
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011507017.8A
Other languages
English (en)
Other versions
CN112713879B (zh
Inventor
王旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202011507017.8A priority Critical patent/CN112713879B/zh
Publication of CN112713879A publication Critical patent/CN112713879A/zh
Priority to US18/247,534 priority patent/US11942949B2/en
Priority to PCT/CN2021/121880 priority patent/WO2022127290A1/zh
Application granted granted Critical
Publication of CN112713879B publication Critical patent/CN112713879B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H03K5/086—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold generated by feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H03K5/023—Shaping pulses by amplifying using field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/125—Discriminating pulses
    • H03K5/1252—Suppression or limitation of noise or interference
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种信号纠正电路及服务器，电路包括：第一信号处理模块收输入信号以及正负电源电压，生成第一控制电压，对输入信号进行控制，输出第一电压，第一电压在第一时间段内为零，第一电压在第二时间段内的波形与输入信号的波形相同；第二信号处理模块根据第一控制电压生成第二控制电压，还根据第二控制电压电压进行储能充电，且根据第二控制电压对储能充电电压进行控制，输出第二电压，第二电压在第一时间段内的对应波形包含有平滑单调上升曲线以及与平滑单调上升曲线连接的直线，且第二电压在第二时间段内为零；输出模块对第一电压和第二电压进行叠加处理，得到输出信号。本发明可以消除输入信号中的回沟，且电路不需要大量调试改版。

Description

一种信号纠正电路及服务器
技术领域
本发明涉及电子技术领域，尤其涉及一种信号纠正电路及服务器。
背景技术
信号的回沟一直是信号质量中难以解决的一种现象，信号回沟的情况比较复杂，上升沿的回沟多发生在信号刚开始传递时，在信号电平上升过程中，信号电平上升的方式不是线性增加，而是会出现波动回弹的现象，波动回弹的部分即为信号的回沟。上升沿出现的回沟传递到信号接收端，极有可能引发误判断，从而发生严重的信号质量事故。
出现回沟的原因也很复杂，多数是由于链路的拓扑比较复杂，信号阻抗不匹配导致信号发生反射，也有一些是由于链路中串扰比较严重而引发的回沟，还有一些是由于负载的突变导致的回沟，因此出现回沟的情况复杂，原因难以找到。目前消除回沟的方式多是更改链路拓扑，在信号源端或者信号终端进行调试，进行阻抗的匹配，或者对链路系统进行改版，拉大间距，减少串扰，但是以上方法都大大增加了调试时间及成本，导致产品不能按时生产。
因此，需要提供一种能够消除信号回沟且不需要大量调试改版的电路。
发明内容
本申请实施例通过提供一种信号纠正电路及服务器，可以消除输入信号中的回沟，且电路不需要大量调试改版。
本发明提供一种信号纠正电路，其包括：
第一信号处理模块，用于接收输入信号以及正负电源电压，并根据所述输入信号以及所述正负电源电压生成第一控制电压，且根据所述第一控制电压对所述输入信号进行控制，输出第一电压，所述第一电压在第一时间段内为零，所述第一电压在第二时间段内的波形与所述输入信号在所述第二时间段内的波形相同；
第二信号处理模块，与所述第一信号处理模块电性连接，用于根据所述第一控制电压生成第二控制电压，还根据所述第二控制电压电压进行储能充电，且根据所述第二控制电压对储能充电电压进行控制，输出第二电压，所述第二电压在所述第一时间段内的对应波形包含有平滑单调上升曲线以及与所述平滑单调上升曲线连接的直线，且所述第二电压在第二时间段内为零；
输出模块，分别与所述第一信号处理模块以及所述第二信号处理模块电性连接，用于对所述第一电压和所述第二电压进行叠加处理，得到输出信号，所述输出信号在所述第一时间段内的波形与所述第二电压在所述第一时间段内的波形相同，所述输出信号在所述第二时间段内的波形与所述第一电压在所述第一电压在所述第二时间段内的波形相同。
优选的，所述第一信号处理模块，包括：
第一反馈放大单元，用于接收所述输入信号以及所述正负电源电压，并根据所述输入信号以及所述正负电源电压生成所述第一控制电压；
第一NMOS管，所述第一NMOS管的栅极与所述第一反馈放大单元的输出端电性连接，所述第一NMOS管的漏极接收所述输入信号，所述第一NMOS管的源极与所述输出模块的输入端电性连接。
优选的，所述第一反馈放大单元，包括：
第一放大器，所述第一放大器的反相输入端接地，且所述第一放大器的两个电源端分别接入正电源电压和负电源电压；
第一电阻，所述第一电阻的第一端接收所述输入信号，所述第一电阻的第二端与所述第一放大器的正相输入端连接；
第二电阻，所述第二电阻的第一端与所述第一放大器的正相输入端连接，所述第二电阻的第二端与所述第一放大器的输出端连接。
优选的，所述第一信号处理模块，还包括：
第一电容；
二极管，所述二极管的第一端通过所述第一电容接收所述输入信号，所述二极管的第二端与所述第一NMOS管的漏极连接；
第三电阻，所述第三电阻的第一端与所述第一放大器的输出端连接，所述第三电阻的第二端与所述第一NMOS管的源极连接。
优选的，所述第二信号处理模块，包括：
第二反馈放大单元，用于接收所述第一控制电压，并根据所述第一控制电压生成所述第二控制电压；
储能单元，与所述第二反馈放大单元的输出端电性连接，用于在所述第一时间段内进行储能充电；
第二NMOS管，所述第二NMOS管的漏极通过所述储能单元接地，所述第二NMOS管的栅极与所述第二反馈放大单元的输出端连接，所述第二NMOS管的源极与所述输出模块的输入端电性连接。
优选的，所述第二反馈放大单元，包括：
第四电阻；
第五电阻；
第二放大器，所述第二放大器的反相输入端通过所述第四电阻与所述第一信号处理模块的输出端连接，所述第二放大器的反相输入端以及输出端与所述第五电阻并联，所述第二放大器的两个电源端分别接入正电源电压和接地。
优选的，所述信号纠正电路，还包括：
第六电阻，所述第六电阻的第一端与所述第二反馈放大单元的输出端连接，所述第六电阻的第二端与所述第二NMOS管的栅极连接；
所述储能单元，包括：
第二电容，所述第二电容的第一端与所述第二NMOS管的漏极连接，所述第二电容的第二端接地；
第七电阻，所述第七电阻与所述第二电容并联；
第八电阻，所述第八电阻的第一端与所述第二反馈放大单元的输出端连接，所述第八电阻的第二端通过所述第七电阻接地。
优选的，所述输出模块，包括：
第九电阻；
第十电阻；
第十一电阻；
第十二电阻，所述第十二电阻的第一端通过所述第十一电阻接地；
第三放大器，所述第三放大器的正相输入端通过所述第九电阻和所述第十电阻分别与所述第一信号处理模块以及所述第二信号处理模块的输出端连接，所述第三放大器的反相输入端通过所述第十一电阻接地，所述第三放大器的输出端与所述第十二电阻的第二端连接，且所述第三放大器的两个电源端分别接入正电源电压和接地。
优选的，所述第十一电阻和所述第十二电阻的阻值相同。
本发明提供一种服务器，其包括上述的信号纠正电路。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：
本发明提供的信号纠正电路及服务器，通过重新设置电路结构，将输入信号分为两路，分别输出至第一信号处理模块和第二信号处理模块，由第一信号处理模块将输入信号波形中包含有回沟的部分清除，由第二信号处理模块将输入信号波形中包含有回沟的部分进行调整，输出信号波形平滑单调上升曲线，再将第一信号处理模块输出的第一电压和第二信号处理模块输出的第二电压进行叠加处理，得到的输出信号中完全消除了回沟部分，通过对电路重新进行设计，电路中的各个元器件不需要针对输入信号进行调试改版，节省了调试改版等成本，输入信号纠正方式便捷，稳定可靠。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的信号纠正电路示意图。
具体实施方式
为了使本申请所属技术领域中的技术人员更清楚地理解本申请，下面结合附图，通过具体实施例对本申请技术方案作详细描述。
本发明提供一种信号纠正电路，如图1所示，该电路包括：第一信号处理模块1、第二信号处理模块2、输出模块3。
第一信号处理模块1用于接收输入信号以及正负电源电压，并根据输入信号以及正负电源电压生成第一控制电压，且根据第一控制电压对输入信号进行控制，输出第一电压，第一电压在第一时间段内为零，第一电压在第二时间段内的波形与输入信号在第二时间段内的波形相同。
其中，输入信号即为待纠正信号，输入信号可以为一种脉冲信号，该脉冲信号的上升沿带有回沟，即在信号电平上升过程中出现非单调的情况，该脉冲信号的周期为T，非单调部分时间t1即为第一时间段，正常部分时间t2即为第二时间段。回沟部分最高阈值电压为V1，即在V1以后脉冲信号波形才正常。
第一信号处理模块1，包括：第一反馈放大单元11、第一NMOS管Q1。NMOS管即为N型MOS(Metal-Oxide-SemiconductorField-Effect Transistor,即MOSFET，简称金氧半场效晶体管)管。
第一反馈放大单元11用于接收输入信号以及正负电源电压，并根据输入信号以及正负电源电压生成第一控制电压。
第一NMOS管Q1第一NMOS管Q1的栅极与第一反馈放大单元11的输出端电性连接，第一NMOS管Q1的漏极接收输入信号，第一NMOS管Q1的源极与输出模块3的输入端电性连接。
第一反馈放大单元11，包括：第一放大器U1、第一电阻R1、第二电阻R2。
第一放大器U1的反相输入端接地GND，且第一放大器U1的两个电源端分别接入正电源电压VCC和负电源电压-VCC。
第一电阻R1的第一端接收输入信号，第一电阻R1的第二端与第一放大器U1的正相输入端连接。
第二电阻R2的第一端与第一放大器U1的正相输入端连接，第二电阻R2的第二端与第一放大器U1的输出端连接。
第一放大器U1处于正反反馈放大状态，由电压叠加原理可知，第一放大器U1的正相输入端电压U1+＝R2*u1/(R1+R2)+R1*Ua/(R1+R2)，u1为输入信号，Ua为节点a处电压，U1-为第一放大器U1的反相输入端电压，当U1+＝U1-＝0时，第一放大器U1输出翻转的临界电压，由以上等式，可得当输入信号u1＝-R1*a/R2时，即为输出翻转的阈值电压，该阈值电压记作为V1，由于第一放大器U1处于放大状态，输出为正时，输出信号为VCC，输出为负时，输出信号为-VCC，由于节点a在跳变前的电压为-VCC，因此可得阈值电压V1＝R1*VCC/R2，如果取R1＝0.5*R2，即当u1大于0.5*VCC时，Ua为VCC，反之，Ua为-VCC。
对于第一NMOS管Q1，当以u1小于V1时，第一NMOS管Q1截止，当u1大于V1时，第一NMOS管Q1导通，即在t1期间，节点c处电压Uc为0，在t2期间，节点c处电压Uc为u1，此时节点c处电压相当于，把u1的回沟部分全部变为0，其余时间和u1相等的波形。
第一信号处理模块1，还包括：第一电容C1、二极管D1、第三电阻R3。
二极管D1的第一端通过第一电容C1接收输入信号，二极管D1的第二端与第一NMOS管Q1的漏极连接。通过第一电容C1，可以将输入信号中的直流偏置电压滤除掉，输入信号通过第一电容C1后分两路，第一路输入给第一放大器U1的正相输入端，第二路输入端二极管D1的正极。
第三电阻R3的第一端与第一放大器U1的输出端连接，第三电阻R3的第二端与第一NMOS管Q1的源极连接。
第二信号处理模块2与第一信号处理模块1电性连接，用于根据第一控制电压生成第二控制电压，还根据第二控制电压电压进行储能充电，且根据第二控制电压对储能充电电压进行控制，输出第二电压，第二电压在第一时间段内的对应波形包含有平滑单调上升曲线以及与平滑单调上升曲线连接的直线，且第二电压在第二时间段内为零。
第二信号处理模块2，包括：第二反馈放大单元21、储能单元22、第二NMOS管Q2。
第二反馈放大单元21用于接收第一控制电压，并根据第一控制电压生成第二控制电压。
储能单元22与第二反馈放大单元21的输出端电性连接，用于在第一时间段内进行储能充电。
第二NMOS管Q2的漏极通过储能单元22接地GND，第二NMOS管Q2的栅极与第二反馈放大单元21的输出端连接，第二NMOS管Q2的源极与输出模块3的输入端电性连接。
第二反馈放大单元21，包括：第四电阻R4、第五电阻R5、第二放大器U2。
第二放大器U2的反相输入端通过第四电阻R4与第一信号处理模块1的输出端连接，第二放大器U2的反相输入端以及输出端与第五电阻R5并联，第二放大器U2的两个电源端分别接入正电源电压VCC和接地GND。
第二放大器U2处于负反馈状态，并且满足运放虚短、虚断的特性，可得第二放大器U2的输出节点b电压Ub＝-R5*a/R4。如果取R5＝R4，可得，Ub＝-Ua，即在t1时间段，Ub＝VCC，在t2时间段，Ub＝-VCC，对于第二NMOS管Q2，在t1期间，第二NMOS管Q22导通，在t2期间，第二NMOS管Q2截止。在t1期间，b通过R8对C2进行储能充电，此电路需要取值R1/R2＝R8/R7,就是为了在电容C2达到稳定状态时，对应的电压值与阈值电压V1相等。在t1的刚开始阶段，C2处电压波形为线性增长平滑曲线，又因为第二NMOS管Q2在此时间段导通，所以节点d电压的波形在t1时间段为平滑单调上升曲线，直到达到阈值电压V1时再维持稳定，通过调节参数能够起到纠正波形的作用。同理，t2时间段，第二NMOS管Q2截止，节点d电压Ud为0。
信号纠正电路还包括：第六电阻R6。
第六电阻R6的第一端与第二反馈放大单元21的输出端连接，第六电阻R6的第二端与第二NMOS管Q2的栅极连接。第六电阻R6用于限制第二放大器U2的输出端电流。
储能单元22包括：第二电容C2、第七电阻R7、第八电阻R8。
第二电容C2的第一端与第二NMOS管Q2的漏极连接，第二电容C2的第二端接地GND；第七电阻R7与第二电容C2并联；第八电阻R8的第一端与第二反馈放大单元21的输出端连接，第八电阻R8的第二端通过第七电阻R7接地GND。
输出模块3分别与第一信号处理模块1以及第二信号处理模块2电性连接，用于对第一电压和第二电压进行叠加处理，得到输出信号，输出信号即为纠正后的电压信号，输出信号在第一时间段内的波形与第二电压在第一时间段内的波形相同，输出信号在第二时间段内的波形与第一电压在第一电压在第二时间段内的波形相同。
输出模块3包括：第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第三放大器U3。第九电阻R9与第十电阻R10相等。
第十二电阻R12的第一端通过第十一电阻R11接地GND；第三放大器U3的正相输入端通过第九电阻R9、第十电阻R10分别与第一信号处理模块1以及第二信号处理模块2的输出端连接，第三放大器U3的反相输入端通过第十一电阻R11接地GND，第三放大器U3的输出端与第十二电阻R12的第二端连接，且第三放大器U3的两个电源端分别接入正电源电压VCC和接地GND。第十一电阻R11和第十二电阻R12的阻值相同。
第三放大器U3处于负反馈状态，具有虚短、虚断的特性，根据节点c，d处电流相等：(U3+-Uc)/R9＝(Ud-U3+)/R10，R9＝R10，U3+为第三NMOS管Q3正相输入端电压，U3-为第三NMOS管Q3反相输入端电压，得到U3+＝0.5*(Uc+Ud)根据分压原理得到U3-＝Vout*R11/(R11+R12)，根据虚短得到U3+＝U3-，得到输出信号Vout＝0.5*(Uc+Ud)*(R11+R12)/R11＝0.5*(1+R12/R11)*(Uc+Ud)，此时取R11＝R12，那么输出信号Vout＝Uc+Ud。因此，输出信号Vout在t1期间为平滑上升曲线，在t2期间的波形与输入信号u1的波形一致，因此，输入的上升沿回沟部分被平滑曲线取代，回沟被纠正消除。
本发明提供的另一具体实施例中，VCC为5V，C1为0.01uF、C2为4.7Uf，R1为5K，R2，R4，R5，R8，R9、R10，R7，R11，R12均为10K，R3，R6为100K，U1，U2为高压摆率运放LF351，U3为普通的LM307运放，D1为1N4007开关二极管D1，Q1，Q2为AO3402 N型MOS管。
进行具体说明：
1)当电路有输入信号u1输入时，由前面等效分析可得，由于由于取R1＝0.5*R2，U1的输出a在t1区间输出为-5V，在t2区间，输出为5V。阈值电压V1＝2.5V，即电路中回沟都处于电压值小于2.5V的区间。根据实际回沟的位置，适当调整R1与R2的阻值，来进行消除。
2)此时，t1区间Q1截止，Uc＝0，Q2导通，并且U2通过R8开始对C2进行充电，d处电压Ud等于电容C2上面的能量储存电压，由于取值R1/R2＝R8/R7＝1，所以稳定时电容C2的电压等于V1，对应波形为单调上升的平滑曲线，从而能够在V1处将输出波形衔接起来。可以根据实际需要调节R8与C2的值，来调节曲线形状，由于取R11＝R12＝10k，由上文分析可得，因此t1区间，输出为Uc与Ud两者的叠加，因此输出为平滑上升单调曲线。
3)同理可得，在t2区间，D1单向导通，防止电路回流，损坏信号源端，U1输出为5V，Q1导通，U2输出为-5V，Q2截止，此时输出信号Vout等于输入信号u1，从V1处开始变化，与u1相等。综上，输出信号Vout消除了输入信号u1中的回沟，上升沿回沟被电路纠正消除掉。
本发明还提供一种服务器，其包括上述的信号纠正电路。
综上所述，本发明提供的信号纠正电路及服务器，通过重新设置电路结构，将输入信号分为两路，分别输出至第一信号处理模块1和第二信号处理模块2，由第一信号处理模块1将输入信号波形中包含有回沟的部分清除，由第二信号处理模块2将输入信号波形中包含有回沟的部分进行调整，输出信号波形平滑单调上升曲线，再将第一信号处理模块1输出的第一电压和第二信号处理模块2输出的第二电压进行叠加处理，得到的输出信号中完全消除了回沟部分，通过对电路重新进行设计，电路中的各个元器件不需要针对输入信号进行调试改版，节省了调试改版等成本，输入信号纠正方式便捷，稳定可靠。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种信号纠正电路，其特征在于，包括：
第一信号处理模块，用于接收输入信号以及正负电源电压，并根据所述输入信号以及所述正负电源电压生成第一控制电压，且根据所述第一控制电压对所述输入信号进行控制，输出第一电压，所述第一电压在第一时间段内为零，所述第一电压在第二时间段内的波形与所述输入信号在所述第二时间段内的波形相同；
第二信号处理模块，与所述第一信号处理模块电性连接，用于根据所述第一控制电压生成第二控制电压，还根据所述第二控制电压电压进行储能充电，且根据所述第二控制电压对储能充电电压进行控制，输出第二电压，所述第二电压在所述第一时间段内的对应波形包含有平滑单调上升曲线以及与所述平滑单调上升曲线连接的直线，且所述第二电压在第二时间段内为零；
输出模块，分别与所述第一信号处理模块以及所述第二信号处理模块电性连接，用于对所述第一电压和所述第二电压进行叠加处理，得到输出信号，所述输出信号在所述第一时间段内的波形与所述第二电压在所述第一时间段内的波形相同，所述输出信号在所述第二时间段内的波形与所述第一电压在所述第一电压在所述第二时间段内的波形相同。
2.根据权利要求1所述的信号纠正电路，其特征在于，所述第一信号处理模块，包括：
第一反馈放大单元，用于接收所述输入信号以及所述正负电源电压，并根据所述输入信号以及所述正负电源电压生成所述第一控制电压；
第一NMOS管，所述第一NMOS管的栅极与所述第一反馈放大单元的输出端电性连接，所述第一NMOS管的漏极接收所述输入信号，所述第一NMOS管的源极与所述输出模块的输入端电性连接。
3.根据权利要求2所述的信号纠正电路，其特征在于，所述第一反馈放大单元，包括：
第一放大器，所述第一放大器的反相输入端接地，且所述第一放大器的两个电源端分别接入正电源电压和负电源电压；
第一电阻，所述第一电阻的第一端接收所述输入信号，所述第一电阻的第二端与所述第一放大器的正相输入端连接；
第二电阻，所述第二电阻的第一端与所述第一放大器的正相输入端连接，所述第二电阻的第二端与所述第一放大器的输出端连接。
4.根据权利要求3所述的信号纠正电路，其特征在于，所述第一信号处理模块，还包括：
第一电容；
二极管，所述二极管的第一端通过所述第一电容接收所述输入信号，所述二极管的第二端与所述第一NMOS管的漏极连接；
第三电阻，所述第三电阻的第一端与所述第一放大器的输出端连接，所述第三电阻的第二端与所述第一NMOS管的源极连接。
5.根据权利要求1所述的信号纠正电路，其特征在于，所述第二信号处理模块，包括：
第二反馈放大单元，用于接收所述第一控制电压，并根据所述第一控制电压生成所述第二控制电压；
储能单元，与所述第二反馈放大单元的输出端电性连接，用于在所述第一时间段内进行储能充电；
第二NMOS管，所述第二NMOS管的漏极通过所述储能单元接地，所述第二NMOS管的栅极与所述第二反馈放大单元的输出端连接，所述第二NMOS管的源极与所述输出模块的输入端电性连接。
6.根据权利要求5所述的信号纠正电路，其特征在于，所述第二反馈放大单元，包括：
第四电阻；
第五电阻；
第二放大器，所述第二放大器的反相输入端通过所述第四电阻与所述第一信号处理模块的输出端连接，所述第二放大器的反相输入端以及输出端与所述第五电阻并联，所述第二放大器的两个电源端分别接入正电源电压和接地。
7.根据权利要求5所述的信号纠正电路，其特征在于，所述信号纠正电路，还包括：
第六电阻，所述第六电阻的第一端与所述第二反馈放大单元的输出端连接，所述第六电阻的第二端与所述第二NMOS管的栅极连接；
所述储能单元，包括：
第二电容，所述第二电容的第一端与所述第二NMOS管的漏极连接，所述第二电容的第二端接地；
第七电阻，所述第七电阻与所述第二电容并联；
第八电阻，所述第八电阻的第一端与所述第二反馈放大单元的输出端连接，所述第八电阻的第二端通过所述第七电阻接地。
8.根据权利要求1所述的信号纠正电路，其特征在于，所述输出模块，包括：
第九电阻；
第十电阻；
第十一电阻；
第十二电阻，所述第十二电阻的第一端通过所述第十一电阻接地；
第三放大器，所述第三放大器的正相输入端通过所述第九电阻和所述第十电阻分别与所述第一信号处理模块以及所述第二信号处理模块的输出端连接，所述第三放大器的反相输入端通过所述第十一电阻接地，所述第三放大器的输出端与所述第十二电阻的第二端连接，且所述第三放大器的两个电源端分别接入正电源电压和接地。
9.根据权利要求8所述的信号纠正电路，其特征在于，所述第十一电阻和所述第十二电阻的阻值相同。
10.一种服务器，其特征在于，包括权利要求1～9任一项所述的信号纠正电路。
CN202011507017.8A 2020-12-18 2020-12-18 一种信号纠正电路及服务器 Active CN112713879B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011507017.8A CN112713879B (zh) 2020-12-18 2020-12-18 一种信号纠正电路及服务器
US18/247,534 US11942949B2 (en) 2020-12-18 2021-09-29 Signal correction circuit and server
PCT/CN2021/121880 WO2022127290A1 (zh) 2020-12-18 2021-09-29 一种信号纠正电路及服务器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011507017.8A CN112713879B (zh) 2020-12-18 2020-12-18 一种信号纠正电路及服务器

Publications (2)

Publication Number Publication Date
CN112713879A true CN112713879A (zh) 2021-04-27
CN112713879B CN112713879B (zh) 2022-06-03

Family

ID=75544964

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011507017.8A Active CN112713879B (zh) 2020-12-18 2020-12-18 一种信号纠正电路及服务器

Country Status (3)

Country Link
US (1) US11942949B2 (zh)
CN (1) CN112713879B (zh)
WO (1) WO2022127290A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127290A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种信号纠正电路及服务器
CN115021742A (zh) * 2022-07-22 2022-09-06 苏州浪潮智能科技有限公司 一种高速串行信号非对称失真的自纠正电路和装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095255A (zh) * 2013-01-22 2013-05-08 烽火通信科技股份有限公司 一种基于施密特触发器消除回沟的方法
CN109116266A (zh) * 2018-09-05 2019-01-01 郑州云海信息技术有限公司 电源模块的测试方法
CN110264968A (zh) * 2019-05-14 2019-09-20 昆山龙腾光电有限公司 信号产生电路
CN110518896A (zh) * 2019-10-11 2019-11-29 上海灵动微电子股份有限公司 一种提供任意频率及占空比的时钟发生电路与芯片
CN111654267A (zh) * 2020-05-28 2020-09-11 广东浪潮大数据研究有限公司 一种可调脉冲发生器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570004A (en) * 1994-01-03 1996-10-29 Seiko Instruments Inc. Supply voltage regulator and an electronic apparatus
US7853235B2 (en) * 2004-02-11 2010-12-14 Qualcomm, Incorporated Field effect transistor amplifier with linearization
US7248117B1 (en) * 2005-02-04 2007-07-24 Marvell International Ltd. Frequency compensation architecture for stable high frequency operation
KR100614928B1 (ko) * 2005-08-17 2006-08-25 삼성전기주식회사 선형화를 위한 미분 중첩회로
WO2013071959A1 (en) * 2011-11-15 2013-05-23 X-Fab Semiconductor Foundries Ag A mos device assembly
US8866541B2 (en) * 2012-04-20 2014-10-21 Analog Devices, Inc. Distortion cancellation in analog circuits
CN106160460A (zh) 2015-03-31 2016-11-23 展讯通信（上海）有限公司 快速充电的电荷泵电路
CN105720927B (zh) * 2016-01-21 2018-03-27 中国电子科技集团公司第二十四研究所 一种频率补偿的跨导放大器
CN112713879B (zh) 2020-12-18 2022-06-03 苏州浪潮智能科技有限公司 一种信号纠正电路及服务器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103095255A (zh) * 2013-01-22 2013-05-08 烽火通信科技股份有限公司 一种基于施密特触发器消除回沟的方法
CN109116266A (zh) * 2018-09-05 2019-01-01 郑州云海信息技术有限公司 电源模块的测试方法
CN110264968A (zh) * 2019-05-14 2019-09-20 昆山龙腾光电有限公司 信号产生电路
CN110518896A (zh) * 2019-10-11 2019-11-29 上海灵动微电子股份有限公司 一种提供任意频率及占空比的时钟发生电路与芯片
CN111654267A (zh) * 2020-05-28 2020-09-11 广东浪潮大数据研究有限公司 一种可调脉冲发生器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022127290A1 (zh) * 2020-12-18 2022-06-23 苏州浪潮智能科技有限公司 一种信号纠正电路及服务器
US11942949B2 (en) 2020-12-18 2024-03-26 Inspur Suzhou Intelligent Technology Co., Ltd. Signal correction circuit and server
CN115021742A (zh) * 2022-07-22 2022-09-06 苏州浪潮智能科技有限公司 一种高速串行信号非对称失真的自纠正电路和装置
CN115021742B (zh) * 2022-07-22 2024-05-10 苏州浪潮智能科技有限公司 一种高速串行信号非对称失真的自纠正电路和装置

Also Published As

Publication number Publication date
US20230378946A1 (en) 2023-11-23
WO2022127290A1 (zh) 2022-06-23
US11942949B2 (en) 2024-03-26
CN112713879B (zh) 2022-06-03

Similar Documents

Publication Publication Date Title
CN112713879B (zh) 一种信号纠正电路及服务器
US8829881B2 (en) Reference current generation circuit
CN108536206B (zh) 一种电压调节器及电压调节方法
US12009749B2 (en) Smart power stage circuit of power converter and current monitoring circuit thereof
KR101514459B1 (ko) 볼티지 레귤레이터
CN108233701B (zh) 一种升降压电压转换电路
CN116401192B (zh) 一种检测电路及终端设备
KR102209868B1 (ko) 출력 회로
CN116760398A (zh) 基于nmos管的负载开关驱动电路
CN101106325A (zh) 开关式稳压器
CN107294528B (zh) 一种应用于锁相环的电荷泵电路
CN113726337A (zh) 电流补偿电路及补偿电流的操作方法
CN112445266B (zh) 一种充电截止电流的调节电路和调节方法
CN113572484B (zh) 发射器装置与校正方法
US20200379054A1 (en) Current detection circuit
CN107947777B (zh) 光模块的复位电路及光模块、光网络终端
CN109787603B (zh) 一种低导通平坦度模拟开关
CN110794914A (zh) 一种带隙基准电压产生电路
CN111721986A (zh) 一种宽输入共模电压范围电流检测放大器电路
US7183806B2 (en) Output circuit
US20230221745A1 (en) Overcurrent detection circuit and low-dropout voltage regulator system using the same
CN115113682B (zh) 输入参考电压调整电路
US7893729B2 (en) Voltage/current conversion circuit
US20220158538A1 (en) Power source switch circuit
CN117767732A (zh) 电感电流重构电路、控制器及开关电源

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant