CN112713131A - 半导体器件、包含半导体器件的电子器件以及其制造方法 - Google Patents

半导体器件、包含半导体器件的电子器件以及其制造方法 Download PDF

Info

Publication number
CN112713131A
CN112713131A CN202010867302.4A CN202010867302A CN112713131A CN 112713131 A CN112713131 A CN 112713131A CN 202010867302 A CN202010867302 A CN 202010867302A CN 112713131 A CN112713131 A CN 112713131A
Authority
CN
China
Prior art keywords
circuit substrate
support
connection terminal
semiconductor package
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010867302.4A
Other languages
English (en)
Inventor
黄冠育
黄松辉
侯上勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/798,404 external-priority patent/US11569156B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN112713131A publication Critical patent/CN112713131A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件、一种电子器件以及其制造方法。半导体器件包含电路衬底、半导体封装、连接端子和支撑件。电路衬底具有第一侧和与第一侧相对的第二侧。半导体封装连接到电路衬底的第一侧。连接端子位于电路衬底的第二侧上且经由电路衬底电连接到半导体封装。支撑件位于连接端子旁边的电路衬底的第二侧上。支撑件的材料具有比连接端子的熔融温度高的熔融温度。

Description

半导体器件、包含半导体器件的电子器件以及其制造方法
技术领域
本发明的实施例是有关于一种半导体器件、包含所述半导体器件的电子器件以及其制造方法。
背景技术
通常在单个半导体晶片上制造用于各种电子设备(例如蜂窝电话和其它移动电子设备)中的半导体器件和集成电路。晶片的管芯可在晶片级与其它半导体器件或管芯一起处理和封装，且已针对晶片级封装研发各种技术和应用。多个半导体器件的整合已成为此领域中的挑战。为响应于对小型化、更高速度和更好电性能(例如更低传输损耗和插入损耗)的增大的需求，积极研究更具创造性的封装和组装技术。
发明内容
本发明实施例提供一种半导体器件，包括电路衬底、半导体封装、连接端子以及支撑件。电路衬底具有第一侧和与第一侧相对的第二侧。半导体封装连接到电路衬底的第一侧。连接端子，位于电路衬底的第二侧上且经由电路衬底电连接到半导体封装。支撑件位于连接端子旁边的电路衬底的第二侧上。支撑件的材料具有比连接端子的熔融温度高的熔融温度。
本发明实施例提供一种电子器件，包括电路载体以及半导体器件。半导体器件连接到电路载体，包括电路衬底、半导体封装、连接端子以及支撑柱。电路衬底具有夹设在第一堆积层与第二堆积层之间的核心层。半导体封装，连接到第一堆积层。连接端子连接到第二堆积层且经由电路衬底电连接到半导体封装。支撑柱位于连接端子旁边的第二堆积层上且与电路衬底电绝缘。连接端子和支撑柱安置在电路载体与电路衬底之间，且支撑柱具有比连接端子的第二熔融温度高的第一熔融温度。
本发明实施例提供一种电子器件的制造方法，包括将半导体封装连接到电路衬底的第一侧。将连接端子安置在电路衬底的与第一侧相对的第二侧上将支撑柱安置在电路衬底的第二侧上，其中支撑柱具有比连接端子的第二熔融温度高的第一熔融温度。以及执行加热步骤以经由连接端子将电路衬底贴合到电路载体，其中加热步骤在高于第二熔融温度且低于第一熔融温度的温度下执行。
附图说明
结合附图阅读以下详细描述会最好地理解本公开的各方面。应注意，根据行业中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可以任意地增大或减小各种特征的尺寸。
图1A到图1G是根据本公开的一些实施例的在半导体器件的制造方法的各个阶段处产生的结构的示意性横截面图。
图1H是根据本公开的一些实施例的电子器件的示意性横截面图。
图2是根据本公开的一些实施例的半导体器件的示意性横截面图。
图3A到图3E是根据本公开的一些实施例的半导体器件的示意性底视图。
图4A和图4B是根据本公开的一些实施例的半导体器件的示意性横截面图。
附图标号说明
10、20、30、40、50、60、70、80、90：半导体器件；
15、85、95：电子器件；
100：半导体封装；
100e：边缘；
100e1、100e2、100e3、100e4：部分；
110：芯片；
110a：有源表面；
111、121：半导体衬底；
113、127：接触衬垫；
115：钝化层；
117：接触柱；
119：保护层；
120：插入件；
123：内连结构；
125：半导体穿孔；
130：连接件；
140、320：底填充料；
150：包封体；
200：电路衬底；
200a：侧；
200b：侧；
200e、400o：外边缘；
210：核心层；
211、221、231、1231：介电层；
213：贯通孔；
215：穿孔；
217：介电填料；
220、230：堆积层；
223、233、1232：导电图案；
310：导电端子；
400：环；
402：凸缘；
402i：内边缘；
404：顶板；
406：开口；
410：接合材料；
420、430：包覆层；
422、432：封盖；
424、434：固定凸缘；
426、436：支撑凸缘；
510、520、530：焊接材料；
532：粘合剂部分；
600：连接端子；
700：无源器件；
800、802、804、806、806A、806B、808：支撑柱；
900：电路载体；
1233：凸块下金属；
α、β：角度；
D1、D2：方向；
PD1、PD2：最小距离；
Px：第一间距；
Py：第二间距；
SF1、SF2：支撑框架；
T600、T700、T800：厚度；
X：第一方向；
Y：第二方向；
Z：方向。
具体实施方式
以下公开内容提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例是为了简化本公开。当然，这些组件和布置仅为实例且并不旨在为限制性的。举例来说，在以下描述中，在第二特征上方或在第二特征上形成第一特征可包含第一特征与第二特征直接接触地形成的实施例，且还可包含可在第一特征与第二特征之间形成额外特征，使得第一特征与第二特征可不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。这种重复是出于简化和清楚的目的且本身并不规定所论述的各种实施例和/或配置之间的关系。
另外，为了易于描述，在本文中可使用例如“在……之下(beneath)”、“在……下方(below)”、“下部(lower)”、“在……上方(above)”、“上部(upper)”等空间相对术语来描述如图中所示出的一个元件或特征与另一(些)元件或特征的关系。除图中所描绘的定向以外，空间相对术语旨在涵盖器件在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。
还可包含其它特征和工艺。举例来说，可包含测试结构以辅助对3D封装或3DIC器件的验证测试。测试结构可包含例如形成在重布线层中或形成在衬底上的测试衬垫，所述衬底允许测试3D封装或3DIC、使用探针和/或探针卡等。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构和方法可与包含高良率管芯(known good die)的中间验证的测试方法结合使用以增加良率并降低成本。
图1A到图1G是根据本公开的一些实施例的在半导体器件10的制造方法的各个阶段处产生的结构的示意性横截面图。参考图1A，在一些实施例中，提供半导体封装100。在一些实施例中，半导体封装100包含一个或多个芯片110。在一些实施例中，每个芯片110包含半导体衬底111、接触衬垫113和钝化层115。接触衬垫113可形成在半导体衬底111的顶部表面上。钝化层115可覆盖半导体衬底111的顶部表面，且具有暴露每个接触衬垫113的至少一部分的多个开口。在一些实施例中，芯片110可更包含填充钝化层115的开口且电连接到接触衬垫113的多个接触柱117和包围接触柱117的保护层119。
在一些实施例中，半导体衬底111可由半导体材料(例如周期表的第III-V族的半导体材料)制成。在一些实施例中，半导体衬底111包含：基本半导体材料，例如硅或锗；化合物半导体材料，例如碳化硅、砷化镓、砷化铟或磷化铟；或合金半导体材料，例如硅锗、碳化硅锗、磷化镓砷或磷化镓铟。在一些实施例中，半导体衬底111包含形成在其中的有源组件(例如晶体管等)且可选地包含无源组件(例如电阻器、电容器、电感器等)。在某些实施例中，接触衬垫113包含铝衬垫、铜衬垫或其它合适的金属衬垫。在一些实施例中，钝化层115可以是单层或多层结构，包含氧化硅层、氮化硅层、氮氧化硅层、由其它合适的介电材料形成的介电层或其组合。在一些实施例中，接触柱117的材料包含铜、铜合金或其它导电材料，且可通过沉积、镀覆或其它合适的技术形成。在一些实施例中，半导体封装100的任何芯片110可存在与刚才论述的特征类似的特征。
每个芯片110可独立地是或包含逻辑管芯，例如中央处理单元(centralprocessing unit，CPU)管芯、图形处理单元(graphic processing unit，GPU)管芯、微型控制单元(micro control unit，MCU)管芯、输入输出(input-output，I/O)管芯、基带(baseband，BB)管芯或应用处理器(application processor，AP)管芯。在一些实施例中，一个或多个芯片110可以是存储器管芯。本公开不限于半导体封装100中所使用的芯片110的类型。
参考图1A，在一些实施例中，芯片110接合到插入件120。在一些实施例中，插入件120包含半导体衬底121、内连结构123、半导体穿孔(through semiconductor via，TSV)125和接触衬垫127。半导体衬底121由半导体材料制成，类似于先前参考芯片110的半导体衬底111所论述的。在一些实施例中，插入件120包含硅晶片。在一些实施例中，内连结构123安置在半导体衬底121上且包含介电层1231、导电图案1232和凸块下金属1233。为简单起见，将介电层1231示出为单个介电层，且将导电图案1232示出为嵌入在介电层1231中。尽管如此，从制造工艺的角度，介电层1231由至少两个介电层构成。导电图案1232可夹设在两个相邻介电层之间。导电图案1232中的一些可竖直地延伸穿过介电层1231，以在内连结构123的不同金属化层之间建立电连接。在一些实施例中，可使(最外部)介电层1231图案化以暴露下伏导电图案1232。可选地，凸块下金属1233可共形地形成在暴露导电图案1232的(最外部)介电层1231的开口中，且可进一步在(最外部)介电层1231的暴露表面的部分上方延伸。在一些实施例中，凸块下金属1233包含多个堆叠层。举例来说，凸块下金属1233可包含堆叠在晶种层上的一个或多个金属层。在一些实施例中，介电层1231的材料包含聚酰亚胺、环氧树脂、丙烯酸树脂、酚醛树脂、苯环丁烷(benzocyclobutene，BCB)、聚苯并恶唑(polybenzooxazole，PBO)或任何其它合适的聚合物类介电材料。介电层1231可例如由合适的制造技术形成，例如旋转涂布、化学气相沉积(chemical vapor deposition，CVD)、等离子体增强化学气相沉积(plasma-enhanced chemical vapor deposition，PECVD)等。在一些实施例中，导电图案1232和凸块下金属1233的材料包含铝、钛、铜、镍、钨或其合金。导电图案1232和凸块下金属1233可通过例如电镀、沉积和/或光刻和刻蚀形成。应注意，图1A中示出的介电层1231的数量、导电图案1232的数量和凸块下金属1233的数量仅出于说明性目的，且本公开不限于此。在一些替代实施例中，可取决于电路设计形成更少或更多个层的介电层1231、导电图案1232或凸块下金属1233。
在一些实施例中，如图1A中所示出，TSV 125形成在半导体衬底121中，且经由半导体衬底121提供双侧电连接。在一些实施例中，TSV 125的一个末端连接到内连结构123的导电图案1232，且同一TSV 125的另一末端连接到形成在半导体衬底121的与内连结构123相对的一侧上的接触衬垫127。在一些实施例中，TSV 125的材料包含一种或多种金属。在一些实施例中，TSV 125的金属材料包含铜、钛、钨、铝、其组合等。
在一些实施例中，芯片110经由连接件130接合到插入件120。在一些实施例中，连接件130是安装在接触柱117上且夹设在接触柱117与凸块下金属1233或TSV 125之间的微凸块(如果内连结构123不包含在插入件120中)。根据一些实施例，芯片110安置成使有源表面110a(所述表面暴露接触柱117或在不包含接触柱117时暴露接触衬垫113)面朝插入件120。
在一些实施例中，底填充料140可安置在芯片110与插入件120之间，以保护连接件130免受热应力或物理应力影响且确保芯片110与插入件120的电连接。在一些实施例中，底填充料140由毛细管底填充料填充(capillary underfill filling，CUF)形成。点胶机(未绘示)可沿着芯片110的周边应用填充材料(未绘示)。在一些实施例中，可应用加热或热处理来通过毛细作用让填充材料渗透到由芯片110与插入件120之间的连接件130界定的间隙中。在一些实施例中，执行固化工艺以加固底填充料140。在一些实施例中，如图1A中所绘示，形成多个底填充料部分140，每个部分固定芯片110的连接件130。在一些替代实施例中，单个底填充料(未绘示)可取决于插入件120上方的芯片的间隔和相对位置而在芯片110下方延伸。
参考图1A，包封体150形成在包裹芯片110和底填充料140的插入件120上方。在一些实施例中，通过用包封材料(未绘示)完全覆盖芯片110，且接着执行平坦化工艺(例如机械研磨工艺及/或化学机械抛光步骤)直到暴露出芯片的背侧表面为止以形成包封体150。在一些实施例中，包封材料可以是模制化合物、模制底填充料、树脂(例如环氧树脂)等。在一些实施例中，包封材料由包覆模制工艺形成。在一些实施例中，包封材料由压缩模制工艺形成。在一些实施例中，包封材料可能需要固化步骤。
在图1A中，为简单起见，在插入件120上仅绘示两个芯片110，但本公开不限于此。在一些实施例中，半导体封装100可包含比图1A中所示出的芯片更多或更少的芯片110以及其它组件(例如虚设管芯、应力释放层、内连线结构、支撑柱等)。此外，尽管当前针对晶片上芯片(Chip-on-Wafer，CoW)封装100示出工艺，但本公开不限于图式中所绘示的封装结构，且其它类型的半导体封装(例如整合式扇出型(integrated fan-out，InFO)封装、层叠式封装(package-on-packages，PoP)等)还意味着由本公开覆盖且落入所附权利要求书的范围内。
参考图1A，在一些实施例中，电路衬底200安置在支撑框架SF1上，且半导体封装100连接到电路衬底200的一侧200a。在一些实施例中，电路衬底200包含核心层210和安置在核心层210的相对侧上的堆积层220、堆积层230。核心层210可包含介电层211，所述介电层211包含从一侧到另一侧穿过介电层211的贯通孔213。贯通孔213可内衬有形成穿孔215的导电材料。在一些实施例中，穿孔215仅部分填充贯通孔213(例如内衬贯通孔213的边缘)，所述贯通孔213由介电填料217填充。在一些替代实施例中，贯通孔213由穿孔215填充。在一些实施例中，每个堆积层220或堆积层230分别包含介电层221或介电层231和嵌入在对应介电层221或介电层231中且在对应介电层221或介电层231的相对侧之间提供电连接的导电图案223或导电图案233。在一些实施例中，根据布线要求，堆积层220、堆积层230可独立地包含比图1A中所示出的更多或更少的介电层221、介电层231以及导电图案223、导电图案233。在一些实施例中，穿孔215在一个堆积层220的导电图案223与另一个堆积层230的导电图案233之间建立电连接。在一些实施例中，电路衬底200安置在支撑框架SF1上，其中使堆积层230朝向支撑框架SF1且使另一堆积层220暴露以用于进一步处理。因此，半导体封装100从堆积层220的一侧(例如侧200a)连接到电路衬底200，而电路衬底200的相对侧200b朝向支撑框架SF1。在一些实施例中，导电端子310安置在半导体封装100的接触衬垫127与由(最外部)介电层221暴露的堆积层220的导电图案223的部分之间。在一些实施例中，导电端子310是C4凸块。在一些实施例中，底填充料320安置在半导体封装100与电路衬底200之间，以保护导电端子310免受热应力和机械应力影响。
参考图1B，在一些实施例中，环400从侧200a固定到电路衬底200，所述电路衬底200包围半导体封装100和底填充料320。在一些实施例中，环400包含在竖直方向上朝向电路衬底200延伸的凸缘402和连接到凸缘402且在大体上平行于电路衬底200的水平方向上延伸的顶板(roof)404。在一些实施例中，凸缘402的内边缘402i面朝半导体封装100的边缘100e。在一些实施例中，半导体封装100在所有侧上都由凸缘402的内边缘402i包围。顶板404可与凸缘402一体形成(形成为单件)。在一些实施例中，凸缘402和顶板404在其接头处形成直角形状，但本公开不限于此。在一些实施例中，凸缘402按不同于90度的角度接合到顶板404。在一些实施例中，顶板404包含(当从顶部观察时)使半导体封装100暴露的开口406。在一些实施例中，散热系统(未绘示)可经由顶板404的开口406连接到半导体封装100。在一些替代实施例中，顶板404不包含开口406，且构成覆盖半导体封装100的封盖。在一些实施例中，环400的材料包含金属(例如铜)。在一些实施例中，在环400安装在电路衬底200上之前，环400可(例如用镍)经受阳极化或钝化处理以增强其环境阻力。在一些实施例中，环400的与内边缘402i相对的外边缘400o与电路衬底200的外边缘200e竖直对准。在一些实施例中，电路衬底200的外边缘200e对应于接合侧200a与侧200b的周边表面。在一些实施例中，环400的覆盖面积与电路衬底200的覆盖面积大体上匹配且对准。在一些实施例中，环400可经由接合材料410固定到电路衬底200。接合材料410的材料不受特别限制，且可根据针对接合材料410必须固定在一起的介电层231和环400使用的材料来进行选择。在一些实施例中，接合材料410包含热固性粘合剂、光可固化粘合剂、导热粘合剂、热固性树脂、防水粘合剂、叠层粘合剂或其组合。在一些实施例中，接合材料410包含导热粘合剂。在一些实施例中，接合材料410包含使焊膏(未绘示)沉积在其上的金属层(未绘示)。根据所使用的材料的类型，接合材料410可通过沉积、叠层、印刷、镀覆或任何其它合适的技术形成。
参考图1B和图1C，可使图1B中所绘示的制造中间体在支撑框架SF2上翻转。在一些实施例中，环400可支撑在支撑框架SF2上的结构，以暴露电路衬底200的堆积层230用于进一步处理。也就是说，在制造中间体翻转之后，可暴露侧200b。在一些实施例中，可使介电层231图案化以暴露导电图案233的部分(如果先前被覆盖)。在一些实施例中，焊接材料510、焊接材料520、焊接材料530的部分可安置在堆积层230上。在一些实施例中，焊接材料510和焊接材料520的部分安置在暴露导电图案233的介电层231的开口上，而焊接材料530的部分可安置在介电层231上。也就是说，焊接材料510和焊接材料520的部分可经由电路衬底200电连接到半导体封装100的芯片110，而焊接材料530的部分可与芯片110或甚至与电路衬底200的导电图案233电绝缘。在一些实施例中，焊接材料包含含有铅或无铅的共晶焊料。在一些实施例中，焊接材料包含非共晶焊料。在一些实施例中，焊接材料含有Sn、SnAg、SnPb、SnAgCu、SnAgZn、SnZn、SnBiIn、SnIn、SnAu、SnCu、SnZnIn、SnAgSb或类似焊接合金。在一些实施例中，焊接材料以焊膏形式应用。
参考图1D，在一些实施例中，连接端子600设置在焊接材料510的部分上。在一些实施例中，连接端子600是用于球栅阵列安装件的焊料球。在一些实施例中，连接端子600经由电路衬底200电连接到半导体封装100。参考图1E，在一些实施例中，无源器件700经由焊接材料520的部分连接到电路衬底200。也就是说，无源器件安置在连接端子600之间的电路衬底200的侧200b上。在一些实施例中，无源器件700是包含形成在半导体衬底中的无源器件的芯片。在一些实施例中，无源器件700是整合式无源器件且可独立地充当电容器、电感器、电阻器等。在一些实施例中，无源器件700是功能器件，也就是说，其电连接到电路衬底200和半导体封装100。参考图1F，在一些实施例中，支撑柱800安装在连接端子600与无源器件700之间的焊接材料530的部分上。在一些实施例中，支撑柱800是高温熔融材料的预制件。在一些实施例中，支撑柱800由具有比连接端子600的材料高的熔融温度的材料制成。举例来说，支撑柱800可包含金属、陶瓷材料(例如氧化物)、半导体材料(例如背侧表面安装器件、芯片顶盖、无源器件)、聚合材料、其组合等。在一些实施例中，当无源器件用作支撑柱800时，这些可与电路衬底200电绝缘(例如非功能无源器件)。在一些实施例中，可执行一种或多种回焊工艺以固定连接端子600、无源器件700和支撑柱800。支撑柱800可经由取放工艺安置在焊接材料530的部分上。应注意，虽然图1D到图1F绘示以此次序安置在电路衬底200上的连接端子600、无源器件700和支撑柱800，但本公开不限于此。在一些替代实施例中，支撑柱800可在无源器件700、连接端子600或两者之前安置在电路衬底200上。在一些替代实施例中，无源器件700可首先安置在电路衬底200上。
参考图1F和图1G，在一些实施例中，系统可从支撑框架SF2去除，且随后可获得半导体器件10。在一些实施例中，半导体器件10包含连接到衬底200的半导体封装100、安置在电路衬底200上且包围半导体封装100的环400，以及连接端子600和支撑柱800，两者都安置在电路衬底200相对于半导体封装100的相对侧上。在一些实施例中，无源器件700还可安置在支撑柱800和连接端子600旁边的电路衬底上。在一些实施例中，连接端子600和无源器件700(如果包含)经由电路衬底200电连接到半导体封装100。另一方面，支撑柱800可与电路衬底200和半导体封装100电绝缘。在一些实施例中，支撑柱800安置在电路衬底200上，所述电路衬底200上覆在更远离半导体封装100的堆积层230的介电层231。在一些实施例中，连接端子600、无源器件700和支撑柱800分别经由焊接材料510、焊接材料520和焊接材料530的部分固定到电路衬底200。
在一些实施例中，如图1G中所示出，连接端子600可比支撑柱800更厚(更远离电路衬底200突出)。在一些实施例中，连接端子600的厚度T600可在从300微米到700微米的范围内，且支撑柱800的厚度T800可在从200微米到600微米的范围内。在一些实施例中，支撑柱800的厚度T800可高达连接端子600的厚度T600的60％到85％。在一些实施例中，支撑柱800的厚度T800可比无源器件700的厚度T700大20％到100％。在一些实施例中，无源器件的厚度T700可在从50微米到300微米的范围内。在一些实施例中，支撑柱800的材料可具有比连接端子600的材料高的熔点。在一些实施例中，支撑柱800的熔融温度可比连接端子600的熔融温度高至少300℃。举例来说，连接端600可包含在从150℃到260℃的范围内的温度下开始熔融的焊料球，且支撑柱800可包含铝、不锈钢、铜、硅或陶瓷，且在约超过1000℃的温度下开始熔融。在一些实施例中，连接端子600可用于将半导体器件10与其它组件整合。在某些实施例中，支撑柱800可有助于在高温加热步骤(例如回焊工艺)期间维持连接端子600的支座高度(standoff height)。
举例来说，图1H绘示其中半导体器件10连接到电路载体900(例如印刷电路板、母板等)的电子器件15的横截面图。连接端子600在电路衬底200与电路载体900之间建立电连接。支撑柱800和无源器件700也夹设在电路衬底200与电路载体900之间。支撑柱800可与电路载体900和电路衬底200两者电绝缘。在一些实施例中，半导体器件10可经由焊接步骤、回焊步骤或需要加热的一些其它工艺步骤固定到电路载体900。在一些实施例中，在加热步骤期间达到的温度可导致电路衬底200中的一些翘曲。在一些实施例中，在焊接或回焊步骤之后的电路衬底200的轮廓可存在一些曲率，其中一些区域(第一区域)与电路载体900的距离比其它区域(第二区域)更短。也就是说，第一区域可以是电路衬底200的在焊接或回焊步骤之后变得更接近电路载体900的区域。在一些实施例中，第一区域可称为电路衬底200的翘曲轮廓中的最小区域。在一些实施例中，支撑柱800可对应于翘曲轮廓的最小区域安置在电路衬底200上。举例来说，对于不包含支撑柱的半导体器件，可实体地测量翘曲轮廓，可确定翘曲轮廓的最小区域，且当制造包含支撑柱800的类似半导体器件时，支撑柱10可安置在预期的最小区域中。在一些实施例中，可模拟翘曲轮廓，且可基于模拟的结果来确定支撑柱800的位置。在一些实施例中，支撑柱800的位置可基于模拟的结果来确定，且当基于有效地观测到的翘曲来制造后续批次时，位置可进一步细化。在一些实施例中，因为支撑柱800具有比执行连接端子600的焊接或回焊的温度高的熔融温度，所以支撑柱800可在焊接或回焊步骤期间抵抗变形。也就是说，支撑柱800可提供抵抗电路衬底200朝向电路载体900翘曲(弯曲)的机械阻力。在一些实施例中，通过对应于翘曲轮廓的最小区域而定位支撑柱800，与不包含支撑柱800的情况相比，可减少观测到的翘曲。在一些实施例中，电路衬底200的减少的翘曲可避免在最小区域中可能发生的连接端子600的缩短，从而增加包含半导体器件10的电子器件的可靠性。
图2是根据本公开的一些实施例的半导体器件20的示意性横截面图。在一些实施例中，半导体器件20可类似于半导体器件10，且包含：连接到电路衬底200的半导体封装100；安置在电路衬底200上且包围半导体封装100的环400；在相对于半导体封装100和环400的相对侧上安置在电路衬底200上的连接端子600；紧邻连接端子600安置在电路衬底200上的支撑柱800；且任选地，在连接端子600和支撑柱800的同一侧200b上安置在电路衬底200上的无源器件700。在一些实施例中，半导体封装100是晶片上芯片(CoW)系统，但本公开不限于此。在一些实施例中，图1G的半导体器件10与图2的半导体器件20之间的区别在于将支撑柱800固定到电路衬底200的材料。因为支撑柱800不需要电连接到电路衬底200或半导体封装100，所以使用粘合剂部分532代替半导体器件10的焊料部分530。在一些实施例中，粘合剂部分532包括热塑性材料、热固性材料或光可固化材料。粘合剂部分532可包括环氧树脂、苯酚树脂、聚烯烃或其它合适的材料。在一些实施例中，粘合剂部分532包含有机粘合剂。然而，本公开不限于此，且可使用与半导体处理环境兼容的其它材料或聚合物。粘合剂部分532可经由叠层、旋转涂布或其它合适的技术应用。
图3A是根据本公开的一些实施例的半导体器件30的示意性底视图。在图3A的示意性底视图中示出电路衬底200的介电层231上方的连接端子600、无源器件700以及支撑柱802和支撑柱804的位置。此外，环400和半导体封装100的覆盖面积也分别以点划线和虚线示出。对于环400，示出外边缘400o的投影和界定开口406的表面的投影(也就是说，图1B中的顶板404的内边缘)两者，而对于半导体封装100，仅示出边缘100e的轮廓。应注意，图3A中的连接端子600和无源器件700的数量是仅出于说明的目的，且不构成对本公开的限制。在一些实施例中，可取决于电路要求包含更多或更少的连接端子600或无源器件700。类似地，对于本文中提出的半导体器件中的任何一个，支撑柱的数量不受本公开的限制。在一些实施例中，可包含比图式中所示出的更多或更少支撑柱。在一些实施例中，支撑柱的数量和位置可根据半导体器件的结构要求进行优化。在一些实施例中，连接端子600、支撑柱802和无源器件700(如果包含)沿着第一方向X和第二方向Y以有序方式安置在电路衬底上。在一些实施例中，第一方向X和第二方向Y可相对于彼此垂直。在一些实施例中，连接端子600、支撑柱802和无源器件700沿着第一方向X以第一间距Px且沿着第二方向Y以第二间距Py安置。在一些实施例中，第一间距Px和第二间距Py根据连接端子600、无源器件700和支撑柱802的大小来确定。在一些实施例中，第一间距Px和第二间距Py中的每一个可独立地在从500微米到1500微米的范围内。在一些实施例中，支撑柱802对应于半导体封装100的覆盖面积安置。也就是说，支撑柱802可安置成使得半导体封装100沿着与方向X和方向Y正交的方向Z的竖直投影的轮廓落入在支撑柱802上。在一些实施例中，电路衬底200的翘曲轮廓的最小区域可沿着半导体封装100的边缘100e下降。在一些实施例中，翘曲轮廓中的最小区域可由半导体封装100的重量引起。
在一些实施例中，支撑柱804在环400的覆盖面积内沿着外边缘200e定位在电路衬底200的边角处。在一些实施例中，安置在拐角处的支撑柱804与最接近的连接端子600之间的最接近距离可沿着相对于第一方向X和第二方向Y偏斜的方向排布。举例来说，考虑到图3A的左上拐角中的支撑柱804，到最接近的连接端子600的最小距离PD1可沿着描述与第一方向X成不同于0和π/2弧度的(正或负)整数倍数的角度α的方向D1排布。类似地，对于图3A的左下拐角中的支撑柱804，到最接近的连接端子600的最小距离PD2可沿着描述与第一方向X成不同于角度α、0和π/2弧度的(正或负)整数倍数的角度β的方向D2排布。
图3B是根据本公开的一些实施例的半导体器件40的示意性底视图。对于图3A，在图3B中示出电路衬底200的介电层231上方的连接端子600以及支撑柱802、支撑柱804和支撑柱806的位置。此外，环400和半导体封装100的覆盖面积也分别以点划线和虚线示出。在一些实施例中，半导体器件40不包含无源器件700。此外，支撑柱802可相对于半导体封装100的边缘100e未对准。也就是说，半导体封装100的竖直投影的轮廓可不落在支撑柱802上。在一些实施例中，支撑柱806可对应于半导体封装100的边缘100e安置。在一些实施例中，支撑柱806可具有弯曲形状，例如包含从角接接头沿着正交方向延伸的两个部分。在一些实施例中，支撑柱806可安置在半导体封装100的拐角下方，且两个部分可在边缘100e下方延伸。
图3C是根据本公开的一些实施例的半导体器件50的示意性底视图。对于图3A，在图3C中示出电路衬底200的介电层231上方的连接端子600、无源器件700以及支撑柱804、支撑柱806A和支撑柱806B的位置。此外，环400和半导体封装100的覆盖面积也分别以点划线和虚线示出。在一些实施例中，支撑柱806A、支撑柱806B中的至少一些具有细长形状。在一些实施例中，支撑柱806A具有沿着第一方向X的细长形状，且支撑柱806B具有沿着第二方向Y的细长形状。在一些实施例中，支撑柱806A、支撑柱806B与半导体封装100的竖直投影的轮廓相对应(竖直对准)安置，且支撑柱806A、支撑柱806B的延长方向可与半导体封装100的边缘100e(例如绘示在图1B中)的延伸方向匹配。也就是说，在第一方向X上延长的支撑柱806A可安置在沿着第一方向X延伸的半导体封装100的边缘100e的部分100e1、部分100e3下方，且在第二方向Y上延长的支撑柱806B可安置在沿着第二方向Y延伸的半导体封装100的边缘100e的部分100e2、部分100e4下方。在一些实施例中，一个或多个连接端子600安置在位于半导体封装100的边缘100e的同一部分100e1、部分100e2、部分100e3或部分100e4之下的支撑柱806A、支撑柱806B之间。
图3D是根据本公开的一些实施例的半导体器件60的示意性底视图。对于图3A，在图3D中示出电路衬底200的介电层231上方的连接端子600、无源器件700以及支撑柱804和支撑柱808的位置。此外，环400和半导体封装100的覆盖面积也分别以点划线和虚线示出。在一些实施例中，支撑柱808具有环形形状，且安置在半导体封装100的边缘100e下方。也就是说，支撑柱808可形成对应于半导体封装100的竖直投影的轮廓的框架。在一些实施例中，连接端子600和无源器件700中的一些可安置在由框架包围的空间中，且剩余连接端子600和无源器件700可安置在框架外部。在一些实施例中，支撑柱808可形成连续路径。也就是说，框架可不存在空隙。在一些替代实施例中，框架可存在一个或多个空隙。
图3E是根据本公开的一些实施例的半导体器件70的示意性底视图。对于图3A，在图3E中示出电路衬底200的介电层231上方的连接端子600以及支撑柱802、支撑柱804和支撑柱808的位置。此外，环400和半导体封装100的覆盖面积也分别以点划线和虚线示出。在一些实施例中，半导体器件70包含不同类型的支撑柱802、支撑柱804和支撑柱808。举例来说，半导体器件70可包含如针对图3D的半导体器件60所描述的框架形状的支撑柱808，且还可包含如针对图3A和图3B的半导体器件30或半导体器件40所描述的支撑柱802。在一些实施例中，半导体器件70还可包含绘示在图3C中的细长支撑柱806A或细长支撑柱806B。
图4A是根据本公开的一些实施例的电子器件85的示意性横截面图。电子器件85包含连接到电路载体900的半导体器件80。半导体器件80包含：连接到电路衬底200的侧200a的半导体封装100；固定到电路衬底200的侧200a的包覆层420；以及在电路衬底200与电路载体900之间的、安置在电路衬底200的侧200b上的连接端子600和无源器件700。在一些实施例中，包覆层420通过安置在电路衬底200的周边处的接合材料410固定到电路衬底200。在一些实施例中，包覆层420可促进在电子器件85使用期间产生的热量耗散。在一些实施例中，包覆层420包含：在半导体封装100上方延伸的封盖422；从封盖422一直延伸到电路衬底200的固定凸缘424；以及从封盖422一直延伸到电路载体900的支撑凸缘426。固定凸缘424与接合材料410接触，由此将包覆层420固定到电路衬底200。另一方面，支撑凸缘426到达电路载体900，所述电路载体900沿着电路衬底200的外边缘200e延伸到电路衬底200的覆盖面积外部。也就是说，支撑凸缘426可在由电路衬底200覆盖的区域的外部接触电路载体900。在一些实施例中，固定凸缘424和支撑凸缘426形成为到达电路衬底200的单个块，其中固定凸缘424终止，而支撑凸缘426进一步朝向电路载体900延伸。也就是说，在一些实施例中，可将支撑凸缘426视为固定凸缘424的突起，其中，固定凸缘424的部分落入在电路衬底200上的接合材料410上，且固定凸缘424的剩余部分延伸超过电路衬底200的外边缘200e且作为支撑凸缘426到达电路载体900。在一些实施例中，包覆层420由熔点高于连接端子600的材料的材料块(例如铜)一体形成。在一些实施例中，通过接触电路载体900，包覆层420可为电子器件85提供结构支撑。在一些实施例中，因为包覆层420具有比执行连接端子600的焊接或回焊的温度高的熔融温度，所以包覆层420可在焊接或回焊步骤期间抵抗变形。也就是说，包覆层420可提供抵抗电路衬底200朝向电路载体900翘曲(弯曲)的机械阻力。在一些实施例中，通过包含具有支撑凸缘426的包覆层420，与不包含支撑凸缘426的情况相比，可减少观测到的翘曲。在一些实施例中，电路衬底200的减少的翘曲可避免在最小区域中可能发生的连接端子600的缩短，从而增加电子器件85的可靠性。
图4B是根据本公开的一些实施例的电子器件95的示意性横截面图。电子器件95包含连接到电路载体900的半导体器件90。半导体器件90包含：连接到电路衬底200的侧200a的半导体封装100；固定到电路衬底200的侧200a的包覆层430；以及在电路衬底200与电路载体900之间的、安置在电路衬底200的侧200b上的连接端子600和无源器件700。在一些实施例中，包覆层430通过安置在电路衬底200的侧200a上的接合材料410固定到电路衬底200。在一些实施例中，包覆层430包含：在半导体封装100上方延伸的封盖432；从封盖432一直延伸到电路衬底200的固定凸缘434；以及从封盖434一直延伸到电路载体900的支撑凸缘436。固定凸缘434与接合材料410接触，由此将包覆层430固定到电路衬底200。另一方面，支撑凸缘436穿过电路衬底200以到达电路载体900。也就是说，支撑凸缘436可穿过核心层210和堆积层220、堆积层230的介电层211、介电层221、介电层231，以到达电路载体900。在一些实施例中，在安装包覆层430以容纳支撑凸缘436之前，可将电路衬底200穿孔。在一些实施例中，包覆层430由熔点高于连接端子600的材料的材料块(例如铜)一体形成。在一些实施例中，通过接触电路载体900，包覆层430可为电子器件95提供结构支撑。在一些实施例中，因为包覆层430具有比执行连接端子600的焊接或回焊的温度高的熔融温度，所以包覆层430可在焊接或回焊步骤期间抵抗变形。也就是说，包覆层430可提供抵抗电路衬底200朝向电路载体900翘曲(弯曲)的机械阻力。在一些实施例中，可使支撑凸缘436对应于翘曲轮廓的最小区域接触电路载体900。藉此，与不包含支撑凸缘436的情况相比，可减少观测到的翘曲。在一些实施例中，电路衬底200的减少的翘曲可避免在最小区域中可能发生的连接端子600的缩短，从而增加电子器件95的可靠性。
在根据一些实施例的电子器件中，经由连接端子建立电路衬底与电路载体之间的电连接。在一些实施例中，电浮动支撑件包含在电路衬底与连接端子旁边的电路载体之间。在一些实施例中，支撑件可以是经由焊接材料固定到电路衬底的支撑柱。在一些替代实施例中，支撑件可以是例如经由接合材料固定到电路衬底的包覆层的支撑凸缘。在一些替代实施例中，支撑件可以是安置在连接端子的同一侧上的电路衬底上的无源器件。用作支撑件的无源器件可与电路衬底电绝缘。在一些实施例中，支撑件的材料具有比连接端子的材料高的熔融温度(在更高温度下开始熔融)。在一些实施例中，支撑件可提供抵抗朝向电路载体翘曲(弯曲)的电路衬底的机械阻力。在一些实施例中，与不包含支撑件的情况相比，支撑件可接触对应于电路载体的翘曲轮廓的最小区域的电路载体，从而可能减少观测到的翘曲。在一些实施例中，电路衬底的减少的翘曲可避免在翘曲轮廓的最小区域中潜在地存在的连接端子的缩短，从而增加器件的可靠性。
根据本公开的一些实施例，提供一种半导体器件。所述半导体器件包含电路衬底、半导体封装、连接端子和支撑件。电路衬底具有第一侧和与第一侧相对的第二侧。半导体封装连接到电路衬底的第一侧。连接端子位于电路衬底的第二侧上且经由电路衬底电连接到半导体封装。支撑件位于连接端子旁边的电路衬底的第二侧上。支撑件的材料具有比连接端子的熔融温度高的熔融温度。
在一些实施例中，支撑件是支撑柱，且所述支撑柱的第一部分安置在所述半导体封装的边缘下方。在一些实施例中，所述支撑柱的所述第一部分包含具有环形形状的一个支撑柱。在一些实施例中，所述半导体器件更包括安置在所述电路衬底的所述第一侧上且包围所述半导体封装的环，其中第一支撑柱安置在所述环下方的所述电路衬底的所述拐角处。在一些实施例中，所述支撑件是属于固定到所述电路衬底的第一侧的包覆层的支撑凸缘。在一些实施例中，所述包覆层更包含在所述半导体封装上方延伸的封盖，且所述支撑凸缘连接到所述封盖且自所述封盖朝向所述电路衬底延伸。在一些实施例中，所述包覆层更包含经由接合材料固定到所述电路衬底的所述第一侧的固定凸缘。在一些实施例中，所述支撑件是与所述电路衬底电绝缘的无源器件。在一些实施例中，所述连接端子比所述支撑件厚20％到100％。
根据本公开的一些实施例，提供一种电子器件。所述电子器件包含电路载体和连接到所述电路载体的半导体器件。半导体器件包括电路衬底、半导体封装、连接端子和支撑柱。电路衬底具有夹设在第一堆积层与第二堆积层之间的核心层。半导体封装连接到第一堆积层。连接端子连接到第二堆积层且经由电路衬底电连接到半导体封装。支撑柱位于连接端子旁边的第二堆积层上且与电路衬底电绝缘。连接端子和支撑柱安置在电路载体与电路衬底之间。支撑柱具有比连接端子的第二熔融温度高的第一熔融温度。
在一些实施例中，所述支撑柱经由有机粘合剂的部分固定到所述电路衬底。在一些实施例中，所述支撑柱经由焊接材料的部分固定到所述电路衬底。在一些实施例中，所述连接端子和所述支撑柱的一部分沿着相邻连接端子与支撑柱之间的第一方向以固定间距安置在所述电路衬底上。在一些实施例中，所述支撑柱与所述电路载体电绝缘。在一些实施例中，所述支撑柱的第一支撑柱安置在所述半导体封装的边缘下方。在一些实施例中，所述电子器件更包括连接到所述第二堆积层且经由所述电路衬底电连接到所述半导体封装的无源器件。
根据本公开的一些实施例，提供一种电子器件的制造方法。所述制造方法包含以下步骤。半导体封装连接到电路衬底的第一侧。连接端子安置在电路衬底的与第一侧相对的第二侧上。支撑柱安置在电路衬底的第二侧上。支撑柱具有比连接端子的第二熔融温度高的第一熔融温度。执行加热步骤以经由连接端子将电路衬底贴合到电路载体。加热步骤在高于第二熔融温度且低于第一熔融温度的温度下执行。
在一些实施例中，所述制造方法更包括将无源器件安置在所述电路衬底的所述第二侧上。在一些实施例中，所述制造方法更包括在安置所述连接端子和所述支撑柱之前将焊接材料施配在所述电路衬底的所述第二侧上。在一些实施例中，所述焊接材料的第一部分安置成与所述电路衬底的导电图案电接触，所述焊接材料的第二部分安置在所述电路衬底的介电层上，所述连接端子安置在所述焊接材料的所述第一部分上，且所述支撑柱安置在所述焊接材料的所述第二部分上。
前文概述若干实施例的特征，使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可以易于使用本公开作为设计或修改用于实施本文中所引入的实施例的相同目的和/或实现相同优点的其它工艺和结构的基础。本领域的技术人员还应认识到，这种等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代和更改。

Claims (10)

1.一种半导体器件，其特征在于，包括：
电路衬底，具有第一侧和与所述第一侧相对的第二侧；
半导体封装，连接到所述电路衬底的所述第一侧；
连接端子，位于所述电路衬底的所述第二侧上且经由所述电路衬底电连接到所述半导体封装；以及
支撑件，位于所述连接端子旁边的所述电路衬底的所述第二侧上，
其中所述支撑件的材料具有比所述连接端子的熔融温度高的熔融温度。
2.根据权利要求1所述的半导体器件，其特征在于，所述支撑件是支撑柱，且所述支撑柱的第一部分安置在所述半导体封装的边缘下方。
3.根据权利要求2所述的半导体器件，其特征在于，更包括安置在所述电路衬底的所述第一侧上且包围所述半导体封装的环，其中第一支撑柱安置在所述环下方的所述电路衬底的所述拐角处。
4.根据权利要求1所述的半导体器件，其特征在于，所述支撑件是属于固定到所述电路衬底的第一侧的包覆层的支撑凸缘。
5.一种电子器件，其特征在于，包括：
电路载体，以及
半导体器件，连接到所述电路载体，包括：
电路衬底，具有夹设在第一堆积层与第二堆积层之间的核心层；
半导体封装，连接到所述第一堆积层；
连接端子，连接到所述第二堆积层且经由所述电路衬底电连接到所述半导体封装；以及
支撑柱，位于所述连接端子旁边的所述第二堆积层上且与所述电路衬底电绝缘，
其中所述连接端子和所述支撑柱安置在所述电路载体与所述电路衬底之间，且所述支撑柱具有比所述连接端子的第二熔融温度高的第一熔融温度。
6.根据权利要求5所述的电子器件，其特征在于，所述连接端子和所述支撑柱的一部分沿着相邻连接端子与支撑柱之间的第一方向以固定间距安置在所述电路衬底上。
7.根据权利要求5所述的电子器件，其特征在于，更包括连接到所述第二堆积层且经由所述电路衬底电连接到所述半导体封装的无源器件。
8.一种电子器件的制造方法，其特征在于，包括：
将半导体封装连接到电路衬底的第一侧；
将连接端子安置在所述电路衬底的与所述第一侧相对的第二侧上；
将支撑柱安置在所述电路衬底的所述第二侧上，其中所述支撑柱具有比所述连接端子的第二熔融温度高的第一熔融温度；以及
执行加热步骤以经由所述连接端子将所述电路衬底贴合到电路载体，其中所述加热步骤在高于所述第二熔融温度且低于所述第一熔融温度的温度下执行。
9.根据权利要求8所述的电子器件的制造方法，其特征在于，更包括将无源器件安置在所述电路衬底的所述第二侧上。
10.根据权利要求8所述的电子器件的制造方法，其特征在于，更包括在安置所述连接端子和所述支撑柱之前将焊接材料施配在所述电路衬底的所述第二侧上。
CN202010867302.4A 2019-10-27 2020-08-25 半导体器件、包含半导体器件的电子器件以及其制造方法 Pending CN112713131A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962926562P 2019-10-27 2019-10-27
US62/926,562 2019-10-27
US16/798,404 2020-02-23
US16/798,404 US11569156B2 (en) 2019-10-27 2020-02-23 Semiconductor device, electronic device including the same, and manufacturing method thereof

Publications (1)

Publication Number Publication Date
CN112713131A true CN112713131A (zh) 2021-04-27

Family

ID=75379376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010867302.4A Pending CN112713131A (zh) 2019-10-27 2020-08-25 半导体器件、包含半导体器件的电子器件以及其制造方法

Country Status (3)

Country Link
US (1) US20220359357A1 (zh)
CN (1) CN112713131A (zh)
DE (1) DE102020108575B4 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132519A1 (en) * 2001-01-08 2003-07-17 Chien-Ping Huang Array structure of solder balls able to control collapse
US20140240944A1 (en) * 2013-02-25 2014-08-28 Analog Devices Technology Insulating low signal loss substrate, integrated circuits including a non-silicon substrate and methods of manufacture of integrated circuits
US20180295717A1 (en) * 2017-04-07 2018-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
KR20180113901A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조 및 방법
CN108807283A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体封装结构
TW201911437A (zh) * 2017-08-04 2019-03-16 南韓商三星電子股份有限公司 半導體封裝的連接系統

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4768314B2 (ja) 2005-05-16 2011-09-07 株式会社東芝 半導体装置
JP5169800B2 (ja) 2008-12-22 2013-03-27 株式会社デンソー 電子装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030132519A1 (en) * 2001-01-08 2003-07-17 Chien-Ping Huang Array structure of solder balls able to control collapse
US20140240944A1 (en) * 2013-02-25 2014-08-28 Analog Devices Technology Insulating low signal loss substrate, integrated circuits including a non-silicon substrate and methods of manufacture of integrated circuits
US20180295717A1 (en) * 2017-04-07 2018-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structures and methods
KR20180113901A (ko) * 2017-04-07 2018-10-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 구조 및 방법
CN108807283A (zh) * 2017-04-28 2018-11-13 台湾积体电路制造股份有限公司 半导体封装结构
TW201911437A (zh) * 2017-08-04 2019-03-16 南韓商三星電子股份有限公司 半導體封裝的連接系統

Also Published As

Publication number Publication date
DE102020108575B4 (de) 2023-07-06
DE102020108575A1 (de) 2021-04-29
US20220359357A1 (en) 2022-11-10

Similar Documents

Publication Publication Date Title
CN107818974B (zh) 具有伪连接件的半导体封装件及其形成方法
CN108122861B (zh) 具有虚设管芯的封装结构、半导体装置及其形成方法
US12087745B2 (en) Package structure and manufacturing method thereof
TWI739562B (zh) 半導體器件、包含所述半導體器件的電子器件以及其製造方法
TWI819767B (zh) 半導體封裝以及製造其之方法
US10522476B2 (en) Package structure, integrated fan-out package and method of fabricating the same
KR20240125867A (ko) 반도체 패키지 및 그 제조 방법
US20180090445A1 (en) Integrated fan-out package
US9633939B2 (en) Semiconductor package and manufacturing method thereof
US9899307B2 (en) Fan-out chip package with dummy pattern and its fabricating method
US11848265B2 (en) Semiconductor package with improved interposer structure
US20230326826A1 (en) Semiconductor structure and manufacturing method thereof
US20240014120A1 (en) Package structure and method of fabricating the same
CN115799087A (zh) 封装、叠层封装结构及制造叠层封装结构的方法
US10886147B1 (en) Package structure and method for forming the same
US20220359357A1 (en) Semiconductor device, electronic device including the same, and manufacturing method thereof
US11694941B2 (en) Semiconductor die package with multi-lid structures and method for forming the same
US20230062468A1 (en) Package structure and manufacturing method thereof
US11810847B2 (en) Package structure and method of fabricating the same
KR102694901B1 (ko) 반도체 패키지 및 그 제조 방법
CN114843249A (zh) 一种晶圆级封装多芯片模组及其形成方法
TW201703216A (zh) 半導體封裝及製造其之方法
TW202407917A (zh) 半導體封裝以及製造其之方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination