CN112702061A - 逐次逼近模数转换器 - Google Patents

逐次逼近模数转换器 Download PDF

Info

Publication number
CN112702061A
CN112702061A CN202011130783.7A CN202011130783A CN112702061A CN 112702061 A CN112702061 A CN 112702061A CN 202011130783 A CN202011130783 A CN 202011130783A CN 112702061 A CN112702061 A CN 112702061A
Authority
CN
China
Prior art keywords
capacitor
successive approximation
top plate
coupled
fine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011130783.7A
Other languages
English (en)
Inventor
林晋宇
林英儒
蔡志厚
吕昭信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN112702061A publication Critical patent/CN112702061A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0854—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of quantisation noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/80—Simultaneous conversion using weighted impedances
    • H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供了一种逐次逼近模数转换器，其包括第一逐次逼近通道、第二逐次逼近通道、精细比较器和噪声整形电路。第一逐次逼近通道具有第一组逐次逼近寄存器和用于粗调第一组逐次逼近寄存器的第一粗略比较器。第二逐次逼近通道具有第二组逐次逼近寄存器和用于粗调第二组逐次逼近寄存器的第二粗略比较器。精细比较器用于交替地微调第一组逐次逼近寄存器和第二组逐次逼近寄存器。噪声整形电路采样第一逐次逼近通道的残余用于精细比较器微调第二组逐次逼近寄存器，并采样第二逐次逼近通道的残余用于精细比较器微调第一组逐次逼近寄存器。

Description

逐次逼近模数转换器
技术领域
本发明关于模数转换器(analog-to-digital converter，ADC)，更具体地关于逐次逼近模数转换器。
背景技术
最近，智能设备的数量和数据传输量正以前所未有的速度增长。为了向用户提供高质量的体验，无线局域网(wireless local area network，WLAN)在无线标准中起着关键作用。Wifi 6可以提高频谱效率、提高数据速率、并在公共区域同时为更多用户提供服务。为了在160MHz射频(RF)信号带宽中支持1024正交幅度调制(Quadrature amplitudemodulation，QAM)并同时保持足够的误差矢量幅度(error vector magnitude，EVM)，ADC必须在80MHz基带带宽上实现63～70dB的带内(in-band)动态范围(dynamic range，DR)。逐次逼近模数转换器(Successive-approximation analog-to-digital converter，SAR ADC)由于其低功耗和小占位空间(footprint)而广泛用于Wifi应用中。对于DR>60dB，量化噪声和比较器噪声成为主要噪声源。近来，噪声整形(noise-shaping，NS)SAR ADC可以显著降低这两种噪声源，因而变得越来越多的用于提高信噪比(signal-to-noise ratio，SNR)。
下面描述SAR ADC的基本概念。在输入采样阶段，输入电压VI被采样到加权电容器阵列(电容式数模转换器，缩写为CDAC)上。在模数转换阶段，执行逐次逼近方案。CDAC被控制为逐次逼近其正负输出端子。比较器比较CDAC的正和负输出端子，并相应地逐次调整一组逐次逼近寄存器(例如，SAR逻辑)。这组逐次逼近寄存器的值被反馈到CDAC，以控制CDAC的正负输出端子之间的逐次逼近(successive-approximation)。根据在逐次逼近过程中产生的一系列比较器输出，CDAC中的电容器在几个参考电压之间切换，以均衡CDAC的正输出端子和负输出端子上的电压电平，并且从该组逐次逼近寄存器的MSB(最高有效位)至LSB(最低有效位)来确定输入电压VI的数字表示。
然而，在逐次逼近之后，在CDAC的正负输出端子之间可能仍然存在残余电压(residue voltage)VR。可以从残余电压VR导出噪声整形信号以消除噪声。SAR ADC的比较器通常提供一个额外的差分输入对，用于减去噪声整形信号。但是，该额外的差分输入对会产生额外的热噪声和反冲噪声(kickback noise)。此外，噪声整形信号的生成会涉及有源的残余放大(active residue amplification)(利用运算放大器)，而这会消耗大量功率。
因此，需要一种高效、低功耗、小面积、高速并且宽带宽的NS-SAR ADC。
发明内容
为此，在本发明中示出了一种完全无源的、时间交错的(TI)噪声整形逐次逼近模数转换器(NS-SAR ADC)，其采用了无源的(不利用运算放大器)信号残余求和技术和2路的时间交错。与单通道的逐次逼近模数转换器相比，其信号带宽增加了一倍，同时保持了相同的动态范围(DR)和品质因数(figure-of-merit，FoM)。共享的精细比较器能够减少交错的毛刺。
根据本发明的示例性实施例的TI NS-SAR ADC包括第一逐次逼近通道、第二逐次逼近通道、精细比较器和噪声整形电路。第一逐次逼近通道具有第一组逐次逼近寄存器(例如SAR逻辑)和第一粗略比较器，第一粗略比较器用于粗略地调整第一组逐次逼近寄存器。第二逐次逼近通道具有第二组逐次逼近寄存器(例如，另一个SAR逻辑)和第二粗略比较器，第二粗略比较器用于粗略地调整第二组逐次逼近寄存器。精细比较器用于交替地精细调整第一组逐次逼近寄存器和第二组逐次逼近寄存器。噪声整形电路对第一逐次逼近通道的残余进行采样以用于精细比较器对第二组逐次逼近寄存器进行微调，并且对第二逐次逼近通道的残余进行采样以用于精细比较器对第一组逐次逼近寄存器进行微调。
在示例性实施例中，噪声整形电路使用背对背电容器执行残余采样，并且通过电荷共享对残余进行积分以在精细比较器的输入侧进行信号残余求和。
在示例性实施例中，第一粗略比较器在第一阶段中设置第一组逐次逼近寄存器，并且精细比较器在第二阶段中设置第一组逐次逼近寄存器。第一阶段在第二阶段之前。
在示例性实施例中，第二粗略比较器在第二阶段中设置第二组逐次逼近寄存器，并且精细比较器在第三阶段中设置第二组逐次逼近寄存器。第二阶段在第三阶段之前。
在示例性实施例中，第一粗略比较器在第三阶段中设置第一组逐次逼近寄存器，并且精细比较器在第四阶段中设置第一组逐次逼近寄存器。第三阶段在第四阶段之前。
本发明的逐次逼近模数转换器能以足够的DR提供宽带宽，同时具有优异的电源效率。
在以下实施例中，参照附图给出详细描述。
附图说明
将参考以下附图详细描述作为示例提出的本发明的各个实施例，其中，相同的标号表示相同的元件，并且：
图1示出了根据本发明的示例性实施例的时间交错的噪声整形逐次逼近模数转换器(TI NS-SAR ADC)。
图2示出了操作TI NS-SAR ADC的时序方案以及示出了噪声整形电路如何操作。
图3A、图3B、图3C和图3D示出了在四个不同阶段Phase_1至Phase_4中噪声整形电路的详细连接。
具体实施方式
以下描述示出了实施本发明的示例性实施例。这些描述是为了说明本发明的一般原理，而不应被认为是限制性的。本发明的范围可以通过参考所附的权利要求来确定。
为了增大带宽并增加SNR，提出了一种时间交错的(time-interleaved，TI)噪声整形逐次逼近模数转换器(noise-shaping successive-approximation analog-to-digitalconverter，NS-SAR ADC)。在示例性实施例中，引入了完全无源的时间交错的噪声整形技术，以实现用于宽带和低噪声数据转换的省电型ADC。
注意，如果在不进行额外处理的情况下交错两个通道，则在每个模数转换阶段的开始，残余(residue)都不可用，并且噪声整形失败。在提出的架构中，在一个通道的SAR转换的前几个比特周期(bit cycle)之后，来自另一个通道的残余可用。因而，每个通道能够以正确的残余完成模数转换。
图1示出了根据本发明的示例性实施例的时间交错的噪声整形逐次逼近模数转换器(TI NS-SAR ADC)100。TI NS-SAR ADC 100具有第一逐次逼近通道CH1、第二逐次逼近通道CH2、精细(fine)比较器Comp_F、噪声整形电路(包括八个电容器C1至C8、一对积分电容器CINTP和CINTN、以及控制电容器C1～C8、CINTP和CINTN的多个开关)以及解码器DEC。TI NS-SAR100的输入信号VI(可参考差分输入VIP和VIN)被交替地采样至第一逐次逼近通道CH1和第二逐次逼近通道CH2中，解码器DEC输出输入信号VI的数字表示Dout。注意，关于控制电容器C1～C8、CINTP和CINTN的多个开关，图1中仅仅示例了部分的开关及其线路连接方式，除图1中所示开关和连接方式外，还包括对电容器C1～C8、CINTP和CINTN进行控制的多个开关及其线路连接，以实现例如后面所介绍的图3A～图3D所示的电容连接方式及其相应功能。
第一逐次逼近通道CH1包括第一电容性数模转换器(capacitive digital-to-analog converter，CDAC)CDAC1、第一粗略比较器Comp_C1和第一组逐次逼近寄存器(例如，SAR逻辑)SAR_L1。第二逐次逼近通道CH2包括第二电容性数模转换器CDAC2、第二粗略比较器Comp_C2和第二组逐次逼近寄存器(例如，另一SAR逻辑)SAR_L2。
第一电容性数模转换器CDAC1具有第一电容器网络CN1和第二电容器网络CN2，第一电容器网络CN1的顶板(top plate)INP1耦接到第一粗略比较器Comp_C1的正输入端子，第二电容器网络CN2的顶板(top plate)INN1耦接到第一粗略比较器Comp_C1的负输入端子。在第一逐次逼近通道CH1的输入采样阶段，在第一电容器网络CN1的顶板INP1和第二电容器网络CN2的顶板INN1之间对TI NS-SAR ADC 100的输入信号VI采样。第一粗略比较器Comp_C1用于粗略地调整(粗调)第一组逐次逼近寄存器SAR_L1。噪声整形电路和精细比较器Comp_F用于对第一组逐次逼近寄存器SAR_L1进行精细调整(微调)。第一组逐次逼近寄存器SAR_L1的值被反馈，以控制第一电容性数模转换器CDAC1。形成电路回路，以用于在第一逐次逼近通道CH1中的逐次逼近。
第二电容性数模转换器CDAC2具有第三电容器网络CN3和第四电容器网络CN4，第三电容器网络CN3的顶板INP2耦接至第二粗略比较器Comp_C2的正输入端子，第四电容器网络CN4的顶板INN2耦接至第二粗略比较器Comp_C2的负输入端子。在第二逐次逼近通道CH2的输入采样阶段，在第三电容器网络CN3的顶板INP2和第四电容器网络CN4的顶板INN2之间对TI NS-SAR ADC 100的输入信号VI进行采样。第二粗略比较器Comp_C2用于粗略地调整(粗调)第二组逐次逼近寄存器SAR_L2。噪声整形电路和精细比较器Comp_F进一步对第二组逐次逼近寄存器SAR_L2进行精细调整(微调)。第二组逐次逼近寄存器SAR_L2的值被反馈，以控制第二电容性数模转换器CDAC2。形成电路回路，以用于在第二逐次逼近通道CH2中的逐次逼近。
第一逐次逼近通道CH1和第二逐次逼近通道CH2以交错的(interleaved)方式操作。具体地，精细比较器Comp_F由第一逐次逼近通道CH1和第二逐次逼近通道CH2共用，以精细地调整第一组逐次逼近寄存器SAR_L1和第二组逐次逼近寄存器SAR_L2。共用精细比较器Comp_F不仅节省了硬件，而且还将总通道偏移(channel offset)转换为粗略比较器和精细比较器之间(Comp_C1和Comp_F之间，或者Comp_C2和Comp_F之间)的偏移，从而防止了模数转换发生过载(overloading)并减轻了因通道不匹配而引起的误差。
注意，精细比较器Comp_F和噪声整形电路完美地消除了残余(residue)。粗略-精细结构进一步解决了通道间残余互换(residue exchange)的非因果关系(non-causality)。噪声整形电路对第一逐次逼近通道CH1的残余进行采样(在INP1和INN1之间)，并且相应地，精细比较器Comp_F精细地调整第二组逐次逼近寄存器SAR_L2。噪声整形电路进一步对第二逐次逼近通道CH2的残余进行采样(在INP2和INN2之间)，并且相应地，精细比较器Comp_F精细地调整第一组逐次逼近寄存器SAR_L1。当精细比较器Comp_F运行时，残余已准备就绪。精细比较器Comp_F基于可靠的残余信息进行操作。
对于逐次逼近寄存器SAR_L1/SAR_L2的每一轮设置，粗略比较器Comp_C1/Comp_C2以高速对初始比特进行解析，然后低噪声的精细比较器Comp_F解析较低比特并处理信号-残余总和(signal-residue summation)。由于粗略比较器(Comp_C1和Comp_C2)仅对没有残余(未准备好)的输入信号起作用，因此这种安排可使得另一个通道具有更多时间完成转换并生成残余。一旦残余可用并且可对残余进行电荷共享以进行积分，精细比较器Comp_f解析信号-残余总和以实现噪声整形。
噪声整形电路可以通过背对背(back-to-back)电容器执行残余采样，并且通过电荷共享(charge sharing)对残余进行积分，用于在精细比较器Comp_F的输入侧(参考VRP和VRN)进行信号-残余求和。采样的残余比仅通过一个电容器采样的残余大2倍，并且不需要放大。残余与电容式数模转换器CDAC1/CDAC2串联以实现求和。
噪声整形电路可以是全无源设计。在图1中，噪声整形电路具有八个电容器C1至C8、一对积分电容器CINTP和CINTN、以及控制电容器C1至C8以及CINTP和CINTN的多个开关。如图所示，第一积分电容器CINTP具有耦接到精细比较器Comp_F的正输入端子VRP的顶板，第二积分电容器CINTN具有耦接到精细比较器Comp_F的负输入端子VRN的顶板。第一积分电容器CINTP和第二积分电容器CINTN用于对从第一逐次逼近通道CH1和第二逐次逼近通道CH2采样的残余进行积分。
图2示出了操作TI NS-SAR ADC 100的时序方案以及示出了噪声整形电路如何操作。
下面描述图2所示的波形。CLKS1是第一逐次逼近通道CH1的采样时钟。CLKC1是控制第一粗略比较器Comp_C1的粗略比较时钟。ΦCH1,1信号控制第一电容器C1和第二电容器C2作为一对背对背电容器，以对第一逐次逼近通道CH1进行残余采样。ΦCH1,2信号控制第五电容器C5和第六电容器C6作为一对背对背电容器(即，ΦCH1,2控制第五电容器C5和第六电容器C6周围的开关，使其作为一对背对背电容器)，与ΦCH1,1交错地对第一逐次逼近通道CH1进行残余采样。CLKS2是第二逐次逼近通道CH2的采样时钟。CLKC2是控制第二粗略比较器Comp_C2的粗略比较时钟信号。ΦCH2,1信号控制第七和第八电容器C7和C8作为一对背对背电容器，以对第二逐次逼近通道CH2进行残余采样。ΦCH2,2控制第三和第四电容器C3和C4的周围的开关，使其作为一对背对背电容器，与ΦCH2,1交错地对第二逐次逼近通道CH2进行残余采样。CLKF是控制精细比较器Comp_F的精细比较时钟。ΦFine,1可操作为将第一电容性数模转换器CDAC1连接至第一积分电容器CINTP和第二积分电容器CINTN，以形成用于第一逐次逼近通道CH1的SAR回路。ΦFine,2可操作为将第二电容性数模转换器CDAC2连接至第一积分电容器CINTP和第二积分电容器CINTN，以形成用于第二逐次逼近通道CH2的SAR回路。通过第五电容器C5和第六电容器C6周围的开关，ΦRES CH1,2控制第一积分电容器CINTP和第五电容器C5之间的电荷共享，并且控制第二积分电容器CINTN和第六电容器C6之间的电荷共享。ΦRES CH2,1控制第一积分电容器CINTP和第七电容器C7之间的电荷共享，并且控制第二积分电容器CINTN和第八电容器C8之间的电荷共享。ΦRES CH1,1控制第一积分电容器CINTP与第一电容器C1之间的电荷共享，并且控制第二积分电容器CINTN与第二电容器C2之间的电荷共享。ΦRES CH2,2控制第一积分电容器CINTP和第三电容器C3之间的电荷共享，并且控制第二积分电容器CINTN和第四电容器C4之间的电荷共享。ΦRES CH1,2、ΦRES CH2,1、ΦRES CH1,1和ΦRES CH2,2用于为信号-残余总和提供可靠的残余。
TI NS-SAR ADC 100操作在四个阶段Phase_1、Phase_2、Phase_3和Phase_4中。第一阶段Phase_1在第二阶段Phase_2之前，第二阶段Phase_2在第三阶段Phase_3之前，第三阶段Phase_3在第四阶段Phase_4之前。第一粗略比较器Comp_C1在第一阶段Phase_1(参考CLKC1)中设置第一组逐次逼近寄存器SAR_L1，以对SAR_L1进行粗调，精细比较器Comp_F在第二阶段Phase_2(参考CLKF和ΦFine,1)中设置第一组逐次逼近寄存器SAR_L1，用于SAR_L1的微调。第二粗略比较器Comp_C2在第二阶段Phase_2(参考CLKC2)中设置第二组逐次逼近寄存器SAR_L2，以对SAR_L2进行粗调，精细比较器Comp_F在第三阶段Phase_3(参考CLKF和ΦFine，2)中设置第二组逐次逼近寄存器SAR_L2相位，用于SAR_L2的微调。第一粗略比较器Comp_C1还在第三阶段Phase_3中设置第一组逐次逼近寄存器SAR_L1(参考CLKC1)，以对SAR_L1进行粗调，精细比较器Comp_F在第四阶段Phase_4(参考CLKF和ΦFine，1)设置第一组逐次逼近寄存器SAR_L1，用于SAR_L1的微调。
在第二阶段Phase_2的末尾，完成对第一逐次逼近通道CH1的残余的估计(由于在第一阶段Phase_1中对SAR_L1进行了粗调，在第二阶段Phase_2中对SAR_L1进行了微调)，并由第一电容器C1和第二电容器C2进行采样(参考ΦCH1,1)。因此，以下对第三阶段Phase_3中的第二逐次逼近通道CH2的精细比较(参考ΦFine,2)是基于在第一和第二电容器C1和C2中采样的可靠残余值(参考ΦRES CH1,1)。在第三阶段Phase_3的末尾，完成第二逐次逼近通道CH2的残余的估计(由于在第二阶段Phase_2对SAR_L2的粗调和在第三阶段Phase_3对SAR_L2的微调)，并通过第三和第四电容器C3和C4(参考ΦCH2,2)进行采样。因此，下面对第四阶段Phase_4中的第一逐次逼近通道CH1的精细比较(参考ΦFine,1)是基于在第三和第四电容器C3和C4中采样的可靠残余值(参考ΦRES CH2,2)。实现了可靠的残余消除。
图2还示出了第二粗略比较器Comp_C2在第四阶段Phase_4中设置第二组逐次逼近寄存器SAR_L2(参考CLKC2)，精细比较器Comp_F在第一阶段Phase_1中设置第二组逐次逼近寄存器SAR_L2(参考CLK_F和ΦFine,2)。通过四个阶段Phase_1～Phase_4完成时间交错方案。
图3A、图3B、图3C和图3D示出了在四个不同阶段Phase_1至Phase_4中噪声整形电路的详细连接。
图3A对应于第一阶段Phase_1。第一电容器网络CN1的顶板INP1耦接到第一电容器C1的顶板(top plate)和第二电容器C2的底板(bottom plate)，第二电容器网络CN2的顶板INN1耦接到第一电容器C1的底板和第二电容器C2的顶板。第五电容器C5和第一积分电容器CINTP并联耦接在精细比较器Comp_F的正输入端子VRP和第三电容器网络CN3的顶板INP2之间，第六电容器C6和第二积分电容器CINTN并联耦接在精细比较器Comp_F的负输入端子VRN和第四电容器网络CN4的顶板INN2之间。第三电容器网络CN3的顶板INP2耦接到第七电容器C7的顶板和第八电容器C8的底板，第四电容器网络CN4的顶板INN2耦接到第七电容器C7的底板和第八电容器C8的顶板。
在第一阶段Phase_1中，精细比较器Comp_F基于从第一逐次逼近通道CH1采样的可靠残余设置第二组逐次逼近寄存器SAR_L2，第一粗略比较器Comp_C1设置第一组逐次逼近寄存器SAR_L1。
图3B对应于第二阶段Phase_2。第一电容器网络CN1的顶板INP1耦接到第一电容器C1的顶板和第二电容器C2的底板，第二电容器网络CN2的顶板INN1耦接到第一电容器C1的底板和第二电容器C2的顶板。第七电容器C7和第一积分电容器CINTP并联耦接在精细比较器Comp_F的正输入端子VRP和第一电容器网络CN1的顶板INP1之间，第八电容器C8和第二积分电容器CINTN并联耦接在精细比较器Comp_F的负输入端子VRN与第二电容器网络CN2的顶板INN1之间。例如，在图3A所示的第一阶段Phase_1中，C7和C8以背对背方式耦接在CH2中，对CH2进行残余采样，当C7和C8取得CH2的残余后，在图3B所示的第二阶段Phase_2中，C7和C8与CH1中CDAC1耦接，用于CH1中的精细比较。第三电容器网络CN3的顶板INP2耦接到第三电容器C3的顶板和第四电容器C4的底板，第四电容器网络CN4的顶板INN2耦接到第三电容器C3的底板和第四电容器C4的顶板。
在第二阶段Phase_2，精细比较器Comp_F基于从第二逐次逼近通道CH2采样的可靠残余来设置第一组逐次逼近寄存器SAR_L1，第二粗略比较器Comp_C2设置第二组逐次逼近寄存器SAR_L2。
图3C对应于第三阶段Phase_3。第一电容器网络CN1的顶板INP1耦接到第五电容器C5的顶板和第六电容器C6的底板，第二电容器网络CN2的顶板INN1耦接到第五电容器C5的底板和第六电容器C6的顶板。第一电容器C1和第一积分电容器CINTP并联耦接在精细比较器Comp_F的正输入端子VRP和第三电容器网络CN3的顶板INP2之间，第二电容器C2和第二积分电容器CINTN并联耦接在精细比较器Comp_F的负输入端子VRN和第四电容器网络CN4的顶板INN2之间。在图3B所示的第二阶段Phase_2中，C1和C2以背对背方式耦接在CH1中，对CH1进行残余采样，当C1和C2取得CH1的残余后，在图3C所示的第三阶段Phase_3中，C1和C2与CH2中CDAC2耦接，用于CH2中的精细比较。第三电容器网络CN3的顶板INP2耦接到第三电容器C3的顶板和第四电容器C4的底板，第四电容器网络CN4的顶板INN2耦接到第三电容器C3的底板和第四电容器C4的顶板。
在第三阶段Phase_3，精细比较器Comp_F基于从第一逐次逼近通道CH1采样的可靠残余来设置第二组逐次逼近寄存器SAR_L2，并且第一粗略比较器Comp_C1设置第一组逐次逼近寄存器SAR_L1。
图3D对应于第四阶段Phase_4。第一电容器网络CN1的顶板INP1耦接到第五电容器C5的顶板和第六电容器C6的底板，第二电容器网络CN2的顶板INN1耦接到第五电容器C5的底板和第六电容器C6的顶板。第三电容器C3和第一积分电容器CINTP并联耦接在精细比较器Comp_F的正输入端子VRP和第一电容器网络CN1的顶板INP1之间，第四电容器C4和第二积分电容器CINTN并联耦接在精细比较器Comp_F的负输入端子VRN与第二电容器网络CN2的顶板INN1之间。在图3C所示的第三阶段Phase_3中，C3和C4以背对背方式耦接在CH2中，对CH2进行残余采样，当C3和C4取得CH2的残余后，在图3D所示的第四阶段Phase_4中，C3和C4与CH1中CDAC1耦接，用于CH1中的精细比较。第三电容器网络CN3的顶板INP2耦接到第七电容器C7的顶板和第八电容器C8的底板，第四电容器网络CN4的顶板INN2耦接到第七电容器C7的底板和第八电容器C8的顶板。
在第四阶段Phase_4，精细比较器Comp_F基于从第二逐次逼近通道CH2采样的可靠残余来设置第一组逐次逼近寄存器SAR_L1，第二粗略比较器Comp_C2设置第二组逐次逼近寄存器SAR_L2。
与传统的单通道SAR ADC相比，上述TI NS-SAR ADC有效地改善了动态范围(dynamic range，DR)，并使带宽增加了一倍。由于共用精细比较器，布局尺寸得到了改善。具体地，不需要多个差分输入对比较器和放大器。因此，提出的结构能够为Wifi 6以足够的DR提供宽带宽，同时具有优异的电源效率。
尽管已经通过示例的方式并根据优选实施例描述了本发明，但是应当理解，本发明不限于所公开的实施例。相反，本发明旨在涵盖对本领域技术人员显而易见的各种修改和类似的设置。因此，所附权利要求的范围应被赋予最宽泛的解释，以涵盖所有这样的修改和类似的设置。

Claims (15)

1.一种逐次逼近模数转换器，包括：
第一逐次逼近通道，具有第一组逐次逼近寄存器和第一粗略比较器，所述第一粗略比较器耦接到所述第一组逐次逼近寄存器以粗调所述第一组逐次逼近寄存器；
第二逐次逼近通道，具有第二组逐次逼近寄存器和第二粗略比较器，所述第二粗略比较器耦接到所述第二组逐次逼近寄存器以粗调所述第二组逐次逼近寄存器；
精细比较器，耦接到所述第一组逐次逼近寄存器和所述第二组逐次逼近寄存器，交替地微调所述第一组逐次逼近寄存器和所述第二组逐次逼近寄存器；以及
噪声整形电路，对所述第一逐次逼近通道的残余进行采样以用于所述精细比较器对所述第二组逐次逼近寄存器进行微调，并且对所述第二逐次逼近通道的残余进行采样以用于所述精细比较器对所述第一组逐次逼近寄存器进行微调。
2.根据权利要求1所述的逐次逼近模数转换器，其中：
所述噪声整形电路利用背对背电容器进行残余采样；以及
所述噪声整形电路通过电荷共享对残余进行积分，用于在所述精细比较器的输入侧进行信号残余求和。
3.如权利要求1所述的逐次逼近模数转换器，其中：
所述第一粗略比较器在第一阶段设置所述第一组逐次逼近寄存器；
所述精细比较器在第二阶段设置所述第一组逐次逼近寄存器；以及
所述第一阶段在所述第二阶段之前。
4.根据权利要求3所述的逐次逼近模数转换器，其中：
所述第二粗略比较器在所述第二阶段设置所述第二组逐次逼近寄存器；
所述精细比较器在第三阶段设置所述第二组逐次逼近寄存器；以及
所述第二阶段在所述第三阶段之前。
5.根据权利要求4所述的逐次逼近模数转换器，其中：
所述第一粗略比较器在所述第三阶段设置所述第一组逐次逼近寄存器；
所述精细比较器在第四阶段设置所述第一组逐次逼近寄存器；以及
所述第三阶段在所述第四阶段之前。
6.根据权利要求5所述的逐次逼近模数转换器，其中：
所述第二粗略比较器在所述第四阶段设置所述第二组逐次逼近寄存器。
7.根据权利要求6所述的逐次逼近模数转换器，其中：
所述精细比较器在所述第一阶段设置所述第二组逐次逼近寄存器。
8.根据权利要求1所述的逐次逼近模数转换器，其中，所述噪声整形电路还包括：
第一积分电容器，其顶板耦接到所述精细比较器的正输入端子；以及
第二积分电容器，其顶板耦接到所述精细比较器的负输入端子，
其中，所述第一积分电容器和所述第二积分电容器用于对从所述第一逐次逼近通道和所述第二逐次逼近通道采样的残余进行积分。
9.根据权利要求8所述的逐次逼近模数转换器，其中，
所述第一逐次逼近通道还具有根据所述第一组逐次逼近寄存器操作的第一电容性数模转换器，其中所述第一电容性数模转换器具有第一电容器网络和第二电容器网络，所述第一电容器网络的顶板耦接至所述第一粗略比较器的正输入端子，所述第二电容器网络的顶板耦接至所述第一粗略比较器的负输入端子；
所述第二逐次逼近通道还具有根据所述第二组逐次逼近寄存器操作的第二电容性数模转换器，其中所述第二电容性数模转换器具有第三电容器网络和第四电容器网络，所述第三电容器网络的顶板耦接至所述第二粗略比较器的正输入端子，所述第四电容器网络的顶板耦接至所述第二粗略比较器的负输入端子；
在所述第一逐次逼近通道的输入采样阶段，在所述第一电容器网络的顶板和所述第二电容器网络的顶板之间对所述时间交错的噪声整形逐次逼近模数转换器的输入信号进行采样；以及
在所述第二逐次逼近通道的输入采样阶段，在所述第三电容器网络的顶板和所述第四电容器网络的顶板之间对所述时间交错的噪声整形逐次逼近模数转换器的所述输入信号进行采样。
10.根据权利要求9所述的逐次逼近模数转换器，其中，所述噪声整形电路还包括第一电容器和第二电容器，其中：
在第一阶段和第二阶段，所述第一电容器网络的顶板耦接到所述第一电容器的顶板和所述第二电容器的底板，所述第二电容器网络的顶板耦接到所述第一电容器的底板和所述第二电容器的顶板；
在第三阶段，所述第一电容器和所述第一积分电容器并联耦接在所述精细比较器的正输入端子和所述第三电容器网络的顶板之间，所述第二电容器和所述第二积分电容器并联耦接在所述精细比较器的负输入端子和所述第四电容器网络的顶板之间；以及
所述第一阶段在所述第二阶段之前，所述第二阶段在所述第三阶段之前。
11.根据权利要求10所述的逐次逼近模数转换器，其中，所述噪声整形电路还包括第三电容器和第四电容器，其中：
在所述第二阶段和所述第三阶段，所述第三电容器网络的顶板耦接到所述第三电容器的顶板和所述第四电容器的底板，所述第四电容器网络的顶板耦接到所述第三电容器的底板和所述第四电容器的顶板；
在第四阶段，所述第三电容器和所述第一积分电容器并联耦接在所述精细比较器的正输入端子与所述第一电容器网络的顶板之间，所述第四电容器和所述第二积分电容器并联耦接在所述精细比较器的负输入端子和所述第二电容器网络的顶板之间；以及
所述第三阶段在所述第四阶段之前。
12.根据权利要求11所述的逐次逼近模数转换器，其中，所述噪声整形电路还包括第五电容器和第六电容器，其中：
在所述第一阶段，所述第五电容器和所述第一积分电容器并联耦接在所述精细比较器的正输入端子与所述第三电容器网络的顶板之间，所述第六电容器和所述第二积分电容器并联耦接在所述精细比较器的负输入端子和所述第四电容器网络的顶板之间。
13.根据权利要求12所述的逐次逼近模数转换器，其中，所述噪声整形电路还包括第七电容器和第八电容器，其中：
在所述第二阶段，所述第七电容器和所述第一积分电容器并联耦接在所述精细比较器的正输入端子与所述第一电容器网络的顶板之间，所述第八电容器和所述第二积分电容器并联耦接在所述精细比较器的负输入端子和所述第二电容器网络的顶板之间。
14.根据权利要求13所述的逐次逼近模数转换器，其中：
在所述第三阶段和所述第四阶段，所述第一电容器网络的顶板耦接至所述第五电容器的顶板和所述第六电容器的底板，所述第二电容器网络的顶板耦接至所述第五电容器的底板和所述第六电容器的顶板。
15.根据权利要求14所述的逐次逼近模数转换器，其中：
在所述第一阶段和所述第四阶段，所述第三电容器网络的顶板耦接至所述第七电容器的顶板和所述第八电容器的底板，所述第四电容器网络的顶板耦接至所述第七电容器的底板和所述第八电容器的顶板。
CN202011130783.7A 2019-10-22 2020-10-21 逐次逼近模数转换器 Pending CN112702061A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962924243P 2019-10-22 2019-10-22
US62/924,243 2019-10-22
US16/990,016 US11043958B2 (en) 2019-10-22 2020-08-11 Time-interleaved noise-shaping successive-approximation analog-to-digital converter
US16/990,016 2020-08-11

Publications (1)

Publication Number Publication Date
CN112702061A true CN112702061A (zh) 2021-04-23

Family

ID=72355797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011130783.7A Pending CN112702061A (zh) 2019-10-22 2020-10-21 逐次逼近模数转换器

Country Status (4)

Country Link
US (2) US11043958B2 (zh)
EP (1) EP3813262A1 (zh)
CN (1) CN112702061A (zh)
TW (1) TWI746216B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110113051B (zh) * 2019-05-13 2020-03-31 深圳锐越微技术有限公司 模数转换器误差整形电路和逐次逼近型模数转换器
TWI763228B (zh) * 2020-12-31 2022-05-01 瑞昱半導體股份有限公司 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法
TWI748915B (zh) * 2021-04-15 2021-12-01 瑞昱半導體股份有限公司 具有快速轉換機制的類比至數位轉換裝置及方法
CN113612477B (zh) * 2021-08-16 2023-09-22 人工智能与数字经济广东省实验室(广州) 一种四阶噪声整形逐次逼近模数转换器
US11929756B2 (en) 2022-03-14 2024-03-12 Avago Technologies International Sales Pte. Limited System and method for offset calibration in a successive approximation analog to digital converter
US11863198B2 (en) * 2022-03-21 2024-01-02 Avago Technologies International Sales Pte. Limited Successive approximation register analog to digital converter with reduced data path latency
CN114726370A (zh) * 2022-04-13 2022-07-08 中国科学技术大学 逐次逼近模数转换器
TWI813457B (zh) * 2022-09-29 2023-08-21 瑞昱半導體股份有限公司 基於快閃式類比數位轉換的時間交錯式類比數位轉換器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
US9793910B1 (en) * 2016-09-12 2017-10-17 Analog Devices, Inc. Time-interleaved ADCs with programmable phases
US10110242B2 (en) * 2016-12-27 2018-10-23 Mediatek Inc. Interleaving successive approximation analog-to-digital converter with noise shaping
US10312926B2 (en) * 2017-10-30 2019-06-04 Analog Devices Global Unlimited Company Noise-shaping analog-to-digital converter
US10790843B2 (en) * 2019-01-11 2020-09-29 Realtek Semiconductor Corporation Analog-to-digital converter device
US10826521B1 (en) * 2019-04-09 2020-11-03 Novatek Microelectronics Corp. Successive approximation register analog to digital converter and offset detection method thereof
US10862496B1 (en) * 2019-07-30 2020-12-08 Xilinx, Inc. High-speed successive-approximation-register (SAR) analog-to-digital converter (ADC) control logic circuit
US10903846B1 (en) * 2020-05-05 2021-01-26 Avago Technologies International Sales Pte. Limited Power efficient successive approximation analog to digital converter

Also Published As

Publication number Publication date
US11444634B2 (en) 2022-09-13
TW202118235A (zh) 2021-05-01
US20210119637A1 (en) 2021-04-22
US11043958B2 (en) 2021-06-22
US20210266006A1 (en) 2021-08-26
EP3813262A1 (en) 2021-04-28
TWI746216B (zh) 2021-11-11

Similar Documents

Publication Publication Date Title
CN112702061A (zh) 逐次逼近模数转换器
US7764216B2 (en) Analog-to-digital converter, method of controlling the same, and wireless transceiver circuit
Ingino et al. A continuously calibrated 12-b, 10-MS/s, 3.3-VA/D converter
Gupta et al. A 1-GS/s 11-bit ADC with 55-dB SNDR, 250-mW power realized by a high bandwidth scalable time-interleaved architecture
US9847790B2 (en) Hybrid analog-to-digital converter using digital slope analog-to-digital converter and related hybrid analog-to-digital conversion method thereof
Van de Vel et al. A 1.2-V 250-mW 14-b 100-MS/s digitally calibrated pipeline ADC in 90-nm CMOS
US6002352A (en) Method of sampling, downconverting, and digitizing a bandpass signal using a digital predictive coder
JP5189837B2 (ja) アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器
Ku et al. A 40-mW 7-bit 2.2-GS/s time-interleaved subranging CMOS ADC for low-power gigabit wireless communications
JP4543209B2 (ja) デジタルディザを用いる多段変換器
Lin et al. 27.5 An 80MHz-BW 640MS/s time-interleaved passive noise-shaping SAR ADC in 22nm FDSOI process
US6515611B1 (en) Multistage analog-to-digital converter with amplifier component swapping for improved linearity
US10840932B2 (en) Analog-to-digital converter
Bright 8 b 75 M sample/s 70 mW parallel pipelined ADC incorporating double sampling
Xia et al. A 10-bit 44-MS/s 20-mW configurable time-interleaved pipeline ADC for a dual-mode 802.11 b/Bluetooth receiver
Kumar et al. A 750mW 24GS/s 12b time-interleaved ADC for direct RF sampling in modern wireless systems
US7061412B1 (en) Apparatus, method and digital-to-analog converter for reducing harmonic error power
US10454491B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with partial loop-unrolling
US20160241424A1 (en) Front-End System for A Radio Device
Garrity et al. A single analog-to-digital converter that converts two separate channels (I and Q) in a broadband radio receiver
Yang et al. A low power pipelined ADC with improved MDAC
Martin et al. Behavioral modeling of a programmable uwb/bluetooth adc
Riikonen et al. A 10-bit 400-MS/s 170 mW 4-times interleaved A/D converter in 0.35-/spl mu/m BiCMOS
Lai et al. A 10-bit 100-Msps low power time-interleaved ADC using OTA sharing
Chang et al. Analog front end IC for 3G WCDMA

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination