CN112701086B - 一种集成射频、静电防护器件的火工品换能元的制备方法 - Google Patents
一种集成射频、静电防护器件的火工品换能元的制备方法 Download PDFInfo
- Publication number
- CN112701086B CN112701086B CN202011583205.9A CN202011583205A CN112701086B CN 112701086 B CN112701086 B CN 112701086B CN 202011583205 A CN202011583205 A CN 202011583205A CN 112701086 B CN112701086 B CN 112701086B
- Authority
- CN
- China
- Prior art keywords
- layer
- initiating explosive
- radio frequency
- energy conversion
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000002360 explosive Substances 0.000 title claims abstract description 53
- 230000000977 initiatory effect Effects 0.000 title claims abstract description 50
- 238000006243 chemical reaction Methods 0.000 title claims abstract description 26
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 38
- 238000002347 injection Methods 0.000 claims abstract description 24
- 239000007924 injection Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 20
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims abstract description 5
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000004065 semiconductor Substances 0.000 claims description 16
- 230000015556 catabolic process Effects 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 239000002131 composite material Substances 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- VNNRSPGTAMTISX-UHFFFAOYSA-N chromium nickel Chemical compound [Cr].[Ni] VNNRSPGTAMTISX-UHFFFAOYSA-N 0.000 claims description 5
- 229910001120 nichrome Inorganic materials 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 229910000943 NiAl Inorganic materials 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical compound [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010410 layer Substances 0.000 description 64
- 230000006872 improvement Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 238000012360 testing method Methods 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000010998 test method Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 238000005474 detonation Methods 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 231100000681 Certain safety factor Toxicity 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0288—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using passive elements as protective elements, e.g. resistors, capacitors, inductors, spark-gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种集成射频、静电防护器件的火工品换能元的制备方法，至少包括以下步骤：步骤S1：在N型重掺杂衬底上采用外延工艺形成N‑外延层；步骤S2：在N‑外延层上形成热氧化形成绝缘层，通过光刻形成注入区开口；步骤S3：在N‑外延层上采用离子注入或者扩散的方式制备两个注入区，经过退火形成PN结的P区，与N‑外延层形成PN结；步骤S4：在绝缘层上形成换能元并与P区电气连接使两个PN结背靠背连接的并联支路；步骤S5：在换能元上形成电极层以与外部电路相连接。采用本发明的制备工艺，能够按照需求，向专业的外延片供应商定制所需要的外延片厚度和电阻率，来到达所需的保护电压，简化了对后续集成火工品制作对工艺参数的控制要求。
Description
技术领域
本发明涉及火工品换能元件技术领域，尤其涉及一种集成射频、静电防护器件的火工品换能元的制备方法。
背景技术
火工品是武器系统中传火传爆序列的首发元件，具有功能首发性、作用敏感性、使用广泛性和作用一次性的特点，决定武器系统最终效能。因此，安全性可靠性是衡量和评价火工品性能的重要指标。
为解决火工品在电磁环境下的安全性和可靠性问题，美国从20世纪60年代起就开始武器系统及火工品的抗电磁干扰能力制定了一系列标准，Mil-STD-461C将电磁环境的内涵定义为电磁辐射(EMR)、电磁干扰(EMI)、电磁脉冲(EMP)、静电(ESD)、雷管(LE)和电源瞬变(PST)，规定引信、军械系统和航天飞行器用火工装置在上述六种电磁环境中均需保证安全。
随着现代武器、弹药等爆炸装置及系统所处的电磁环境日益复杂和恶化，这些武器、弹药中的电火工品通过引线及耦合作用等接收、拾取的电磁能量，导致意外起爆或性能降低的风险日渐增大，带来的安全性和可靠性隐患。在射频(RF：300kHz-30GHz)和静电(ESD)能量较小的情况下，不足以引起火工品发火，但其热累积效应会使火工品的性能恶化，如爆炸药剂发生热分解引起性能变化，从而失去正常工作的可靠性，造成瞎火、发火延迟、钝感等。在电磁干扰能量积累到一定程度，就会造成火工品的意外发火起爆，威胁武器和人员安全。特别是对低发火能量(～1.0mJ)半导体桥SCB火工品，有必要对其进行ESD及RF防护。
申请人团队一直致力于火工品换能元防护领域的研究，针对现有技术中通常基于火工品换能元搭建保护电路或系统进行ESD及RF防护存在体积大、抗干扰能力差的技术问题，申请人提出一种单片集成钝感火工品换能元芯片(申请号：2019104017080)，通过标准的半导体工艺将火工品换能元及其双向的射频(RF)和静电(ESD)防护器件集成在同一硅片衬底上实现单片集成。标准的半导体工艺可实现大规模可制造性，从而保证了质量的一致性，是实现高安可、低成本火工品的一条途径。该专利技术方案中，防护器件采用可控硅晶闸管结构的半导体放电管，它的结构是一种五层双端对称双向晶闸管。然而，该方案存在工艺制作复杂，工艺参数不易控制等不足。
故，针对现有技术的缺陷，实有必要提出一种技术方案以解决现有技术存在的技术问题。
发明内容
有鉴于此，确有必要提供一种集成射频、静电防护器件的火工品换能元的制备方法，采取外延片结构，靠穿通击穿机理穿通击穿外延层，靠重掺杂衬底短路来实施旁路保护。由于采用不同的穿通保护机理，可以按照需求，向专业的外延片供应商定制所需要的外延片厚度和电阻率，来到达所需的保护电压，简化了对后续集成火工品制作对工艺参数的控制要求。
为了解决现有技术存在的技术问题，本发明的技术方案如下：
一种集成射频、静电防护器件的火工品换能元的制备方法，至少包括以下步骤：
步骤S1：在N型重掺杂衬底上采用外延工艺形成N-外延层；
步骤S2：在N-外延层上形成热氧化形成绝缘层，通过光刻形成注入区开口；
步骤S3：在N-外延层上采用离子注入或者扩散的方式制备两个注入区，经过退火形成PN结的P区，与N-外延层形成PN结。
步骤S4：在绝缘层上形成换能元并与P区电气连接使两个PN结背靠背连接的并联支路；
步骤S5：在换能元上形成电极层以与外部电路相连接。
作为进一步的改进方案，在所述步骤S1中，通过调节N-外延层的电阻率和厚度(d)得到换能元所需的击穿电压参数。
作为进一步的改进方案，N-外延层的电阻率为0.027-0.5欧姆厘米(Ω.cm)，其外延厚度为2.0-4.0um。
作为进一步的改进方案，在所述步骤S1中，N型重掺杂衬底为重掺砷(As)或者重掺磷(P)。
作为进一步的改进方案，该方法制备的火工品换能元，至少包括衬底层以及在该衬底层上形成的外延层，在所述外延层中形成两个独立注入区以形成两个PN结；绝缘层设置在所述外延层上并在所述注入区上形成缺口；所述绝缘层上设置换能元并与所述注入区电气连接使两个PN结形成并联支路，所述换能元形成电极层以与外部电路相连接。
作为进一步的改进方案，所述衬底层采用N型重掺杂衬底，所述外延层为N-外延层，所述注入区为所形成PN结的P区。
作为进一步的改进方案，所述注入区采用离子注入或者扩散的方式制备形成。
作为进一步的改进方案，换能元采用常规CVD半导体工艺形成重掺杂N型多晶硅层或者采用PVD半导体工艺形成金属膜桥。
作为进一步的改进方案，所述换能元为重掺杂N型多晶硅形成半导体桥。
作为进一步的改进方案，所述换能元为由单质金属或复合金属形成的金属膜桥，其中，单质金属为Ti/Al/Ni/Cr/Pt/Au中任一种；复合金属为NiCr/PtW/NiAl中任一种。
作为进一步的改进方案，所述电极层为金属电极铝层。
作为进一步的改进方案，所述金属电极铝层为TiNiAu或者TiNiAg。
作为进一步的改进方案，所述绝缘层为二氧化硅层。
作为进一步的改进方案，所述二氧化硅层采用热氧化制备得到。
与现有技术相比，本发明采取外延片结构，靠穿通击穿机理穿通击穿外延层，靠重掺杂衬底短路来实施旁路保护，这与半导体放电管保护原理不同，也区别于TVS保护原理(雪崩击穿机理)。由于采用不同的穿通保护机理，可以按照需求，向专业的外延片供应商定制所需要的外延片厚度和电阻率，来到达所需的保护电压，简化了对后续集成火工品制作对工艺参数的控制要求。
采用本发明的技术方案，外延层电阻率和厚度(d)决定了保护器件的击穿电压，从而能够方便的设计出各种规格的火工品换能元系列产品。
本发明技术方案已完成芯片流片,其中，对1.0mm x 1.0mm一种样品34V电压规格，按照国军标GJB736《火工品实验方法电火工品射频感度测定》和GJB5309《火工品试验方法静电放电试验》进行了初步的实验。RF实验以注入方式，注入功率≥9W；ESD防护初步试验结论≥45kV。
附图说明
图1为本发明集成射频、静电防护器件的火工品换能元的结构示意图。
图2为本发明一种优选实施方式的结构示意图。
图3为本发明火工品换能元直流等效电路图。
图4为本发明火工品换能元交流等效电路图。
图5为本发明一种集成射频、静电防护器件的火工品换能元的制备方法流程框图。
图6为本发明一种集成射频、静电防护器件的火工品换能元的的工艺流程图。
图7为本发明中光刻版(Mask)设计验证图，其中，设计了三种桥电阻。
图8为实际流片结果的局部放大图。
如下具体实施例将结合上述附图进一步说明本发明。
具体实施方式
以下将结合附图对本发明提供的技术方案作进一步说明。
参见图5，所示为本发明一种集成射频、静电防护器件的火工品换能元的制备方法的流程框图，至少包括以下步骤：
步骤S1：在N型重掺杂衬底上采用外延工艺形成N-外延层；
步骤S2：在N-外延层上形成热氧化形成绝缘层，通过光刻形成注入区开口。注入区通过离子注入或者扩散形成P区；
步骤S3：在N-外延层上采用离子注入或者扩散的方式制备两个注入区，经过退火形成PN结的P区；与N-外延层形成PN结。
步骤S4：在绝缘层上形成换能元并与P区电气连接使两个PN结背靠背连接的并联支路；
步骤S5：在换能元上形成电极层以与外部电路相连接。
参见图6，所示为本发明方法的工艺流程图，其中，换能元采用常规CVD半导体工艺，形成重掺杂N型多晶硅层。N型杂质优选磷原子，掺杂浓度>1019原子/cm3。该多晶硅层具有良好的导电性并具有负电阻温度系数。用于制作换能元件及换能元与防护器件间的互连线。
或者，换能元采用电子束蒸发、磁控溅射等常规PVD半导体工艺，形成单质金属(Al/Ni/Cr/Pt/Au等)或复合金属(NiCr/PtW/NiAl等)的金属膜连接层。该金属膜连接层具有良好的导电性。用于制作换能元件及换能元与防护器件间的互连线。
参见图1，所示为采用本发明方法制备的火工品换能元的结构示意图，至少包括衬底层以及在该衬底层上形成的外延层，在所述外延层中形成两个独立注入区以形成两个PN结；绝缘层设置在所述外延层上并在所述注入区上形成缺口；所述绝缘层上设置换能元并与所述注入区电气连接使两个PN结形成并联支路，所述换能元形成电极层以与外部电路相连接。
上述技术方案中，表火工品换能元有两种技术方案实现，也即，换能元为重掺杂N型多晶硅形成半导体桥，或者由单质金属或复合金属形成的金属膜桥，另外，在换能元上方还可以形成其他含能结构。
进一步的，重掺杂N型多晶硅形成半导体桥(SCB)：重掺杂N型(优选磷杂质)的多晶硅，典型电阻率7.0x10-4Ω.cm，SCB桥电阻的典型值在1.0欧姆左右，并具有负电阻温度系数。
进一步的，单质金属为Ti/Al/Ni/Cr/Pt/Au中任一种；复合金属为NiCr/PtW/NiAl中任一种，以此形成的金属膜桥。以NiCr合金为例，其典型电阻率在1.1x10-4Ω.cm，电阻值在1.0-10.0欧姆范围，一般金属膜具有正电阻温度系数。
参见图2，所示为本发明一种优选实施方式的结构示意图，其中，衬底层采用N型重掺杂衬底，一般重掺砷(As)，电阻率：0.0020-0.0055欧姆厘米(Ω.cm)，或者一般重掺磷(P)，电阻率：0.0007-0.0015欧姆厘米(Ω.cm)。
外延层为N-外延层(N-Epitaxy):一般掺砷(As)，击穿电压决定外延层电阻率和厚度(d)的选择。如20V-50V一般选择0.027-0.5欧姆厘米(Ω.cm)的电阻率，外延厚度d一般选择2.0-4.0um。
注入区为所形成PN结的P区。采用离子注入或者扩散的方式制备。典型的离子注入条件：1.0E14/50keV，经过退火形成PN结的P区。
图2所示的实施例换能元采用形成金属Ti形成的金属桥膜换能元。进一步在其上采用蒸发、溅射等PVD手段形成单层(如金属Zr)或者多层材料如B/Ti，Al/CuO等形成的复合含能材料。
电极层为金属电极铝层，也可以是TiNiAu/TiNiAg。视芯片焊结采用打线还是烧结工艺而定。
绝缘层为二氧化硅层(SiO2层):二氧化硅层采用热氧化或CVD淀积方式制备，约1000埃。起电绝缘作用。
参见图3和图4，所示为本发明火工品换能元的直流DC和交流AC等效电路示意图，其中，发火电压<保护电压VBR；二极管D1、D2代表防护器件(视应用场景的需要击穿电压VBR可以系列化，如5.0-50V)，和火工品换能元R并联。对换能元R进行射频(RF)、静电(ESD)等杂散干扰信号旁路保护。
其工作原理如下：
参见图3的直流(DC)等效电路，换能元AB两脚之间，存在一条并联支路。此支路由在外延片衬底上制作的两个背靠背的PN结及寄生电阻串联Rj(外延层电阻及重掺杂衬底电阻)组成而成。当一个二极管处于正向偏置，另外一个二极管必处于反向偏置，因此对直流开路。
在实际应用中，换能元启动时，一般采用先给发火电容充电(如22uF/16V，图中未画出)，然后发火电容通过换能元电阻放电点火。以该发火电容参数为例，设置的火工品换能元的保护电压VBR至少应大于16V(二极管D1反向击穿电压)+0.7V(二极管D2正向压降)＝16.7V，加一定的保险系数后取比如20V，确保火工品发火时，并联支路处于开路状态，除二极管本身的漏电流外，能量主要集中的火工品换能元上。因此，发火电压小于保护电压VBR，保护电路不起作用。
一般ESD都是千伏级别的，当外加电压继续加大时超过了VBR，二极管PN空间势垒区开始扩张，直至穿通整个外延层厚度d，发生穿通击穿(Punch Through Breakdown)。发送穿通击穿后，由于重掺杂衬底电阻率很低(0.0007-0.0055欧姆厘米)，衬底的电阻在豪欧姆数量级，可以忽略不计，短路了外延层电阻。AB两端变成通态，相当于短路，可泄放大的电流；而当外电压撤去以后，管子可恢复断态，能重复使用且双向结构及电参数一致，可以泄放双向的过电压。即本发明采用的穿通击穿来实现双向的ESD保护。
参见图4的交流(AC)等效电路，换能元AB两脚之间，存在有一条并联支路。对交流信号而言，此支路的PN结空间电荷区构成的电容Cj1及Cj2，外延层及衬底的寄生电阻Rj(由于衬底掺杂浓度很高，故忽略不计)组成。可通过D1/D2的芯片面积大小来改变结电容Cj1及Cj2。理想的PN结是无功装置，不会耗散功率。从理论上讲，施加在PN结的RF电压不会导致其发热。因此此并联支路将旁路RF信号。从而减少了RF信号引起的爆炸药剂热分解导致其性能退化，或者引起意外爆炸的风险。
参见图7，所示为本发明中光刻版(Mask)设计验证图，其中，设计了三种桥电阻，图8为实际流片结果的局部放大图。
本发明技术方案已完成芯片流片,3种芯片尺寸的测试结果如下表1所示：
表1测试结果
对1.0mm x 1.0mm一种样品34V电压规格，按照国军标GJB736《火工品实验方法电火工品射频感度测定》和GJB5309《火工品试验方法静电放电试验》进行了初步的实验。RF实验以注入方式，注入功率≥9W；ESD防护初步试验结论≥45kV。
以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (8)
1.一种集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，至少包括以下步骤：
步骤S1：在N型重掺杂衬底上采用外延工艺形成N-外延层；
步骤S2：在N-外延层上形成热氧化形成绝缘层，通过光刻形成注入区开口；
步骤S3：在N-外延层上采用离子注入或者扩散的方式制备两个注入区，经过退火形成PN结的P区，与N-外延层形成PN结；
步骤S4：在绝缘层上形成换能元并与P区电气连接使两个PN结背靠背连接的并联支路；
步骤S5：在换能元上形成电极层以与外部电路相连接；
在所述步骤S1中，通过调节N-外延层的电阻率和厚度(d)得到换能元所需的击穿电压参数；N-外延层的电阻率为0.027-0.5欧姆厘米(Ω.cm)，其外延厚度为2.0-4.0um。
2.根据权利要求1所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，在所述步骤S1中，N型重掺杂衬底为重掺砷(As)或者重掺磷(P)。
3.根据权利要求1所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，在所述步骤S4中，换能元采用常规CVD半导体工艺形成重掺杂N型多晶硅层或者采用PVD半导体工艺形成金属膜桥。
4.根据权利要求3所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，所述换能元为重掺杂N型多晶硅形成半导体桥。
5.根据权利要求3所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，所述换能元为由单质金属或复合金属形成的金属膜桥，其中，单质金属为Ti/Al/Ni/Cr/Pt/Au中任一种；复合金属为NiCr/PtW/NiAl中任一种。
6.根据权利要求1所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，所述电极层为金属电极铝层。
7.根据权利要求1所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，所述电极层为TiNiAu/TiNiAg层。
8.根据权利要求1所述的集成射频、静电防护器件的火工品换能元的制备方法，其特征在于，所述绝缘层为二氧化硅层，二氧化硅层采用热氧化或CVD淀积方式制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011583205.9A CN112701086B (zh) | 2020-12-28 | 2020-12-28 | 一种集成射频、静电防护器件的火工品换能元的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011583205.9A CN112701086B (zh) | 2020-12-28 | 2020-12-28 | 一种集成射频、静电防护器件的火工品换能元的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112701086A CN112701086A (zh) | 2021-04-23 |
| CN112701086B true CN112701086B (zh) | 2022-06-10 |
Family
ID=75511331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011583205.9A Active CN112701086B (zh) | 2020-12-28 | 2020-12-28 | 一种集成射频、静电防护器件的火工品换能元的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112701086B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113937098B (zh) * | 2021-09-22 | 2023-03-24 | 深圳市金誉半导体股份有限公司 | 用于快速充电管理系统的静电防护芯片及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694566A (en) * | 1982-04-12 | 1987-09-22 | Signetics Corporation | Method for manufacturing programmable read-only memory containing cells formed with opposing diodes |
| EP0279796A1 (en) * | 1987-02-16 | 1988-08-24 | Nitro Nobel Ab | Detonator |
| CN204649089U (zh) * | 2015-04-01 | 2015-09-16 | 南京理工大学 | Scb集成纳米含能复合薄膜的电爆换能元 |
| WO2016209081A1 (en) * | 2015-06-26 | 2016-12-29 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Integrated circuit initiator device |
| CN110726490A (zh) * | 2019-11-08 | 2020-01-24 | 西安交通大学 | 一种微尺度火工品发火温度测量装置 |
| CN111952297A (zh) * | 2019-05-14 | 2020-11-17 | 冯春阳 | 一种单片集成钝感火工品换能元芯片 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8501580B2 (en) * | 2010-02-26 | 2013-08-06 | Jerry Hu | Process of fabricating semiconductor device with low capacitance for high-frequency circuit protection |
-
2020
- 2020-12-28 CN CN202011583205.9A patent/CN112701086B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4694566A (en) * | 1982-04-12 | 1987-09-22 | Signetics Corporation | Method for manufacturing programmable read-only memory containing cells formed with opposing diodes |
| EP0279796A1 (en) * | 1987-02-16 | 1988-08-24 | Nitro Nobel Ab | Detonator |
| CN204649089U (zh) * | 2015-04-01 | 2015-09-16 | 南京理工大学 | Scb集成纳米含能复合薄膜的电爆换能元 |
| WO2016209081A1 (en) * | 2015-06-26 | 2016-12-29 | Nederlandse Organisatie Voor Toegepast-Natuurwetenschappelijk Onderzoek Tno | Integrated circuit initiator device |
| CN111952297A (zh) * | 2019-05-14 | 2020-11-17 | 冯春阳 | 一种单片集成钝感火工品换能元芯片 |
| CN110726490A (zh) * | 2019-11-08 | 2020-01-24 | 西安交通大学 | 一种微尺度火工品发火温度测量装置 |
Non-Patent Citations (1)
| Title |
|---|
| 电火工品电磁环境适应性的研究进展及展望;王军等;《含能材料》;20171130;第954-963页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112701086A (zh) | 2021-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5847309A (en) | Radio frequency and electrostatic discharge insensitive electro-explosive devices having non-linear resistances | |
| CN112701086B (zh) | 一种集成射频、静电防护器件的火工品换能元的制备方法 | |
| CN107204361B (zh) | 一种低电容双向tvs器件及其制造方法 | |
| CN213878091U (zh) | 一种集成射频、静电防护器件的火工品换能元 | |
| US5085146A (en) | Electroexplosive device | |
| US10714240B2 (en) | Overvoltage protection device | |
| CN105932023B (zh) | 瞬态电压抑制器 | |
| US4967665A (en) | RF and DC desensitized electroexplosive device | |
| JPH01102954A (ja) | 半導体装置の入力保護回路 | |
| CN211654822U (zh) | 单向负阻静电放电保护器件 | |
| CN112701117A (zh) | 一种集成射频、静电防护器件的火工品换能元 | |
| CN111952297A (zh) | 一种单片集成钝感火工品换能元芯片 | |
| CN108198810B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN107293533B (zh) | 瞬态电压抑制器及其制造方法 | |
| Wang et al. | Novel electro-explosive device incorporating a planar transient suppression diode | |
| CN111540711B (zh) | 制造单向负阻esd保护器件的方法及单向负阻esd保护器件 | |
| Puyane | Applications and product development in varistor technology | |
| CN207068844U (zh) | 瞬态电压抑制器 | |
| CN107301996A (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108198811B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN108198812B (zh) | 瞬态电压抑制器及其制造方法 | |
| CN207910465U (zh) | 一种多极多层间隙型电涌保护器 | |
| CN108269859B (zh) | 一种双向瞬态电压抑制二极管及制造方法 | |
| CN207165571U (zh) | 瞬态电压抑制器 | |
| Pharkphoumy et al. | Development of semiconductor bridge ignition chip device with robust ESD protection of TVS diodes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |