CN112687302B - 电压的功率高效产生 - Google Patents

Abstract

本申请案针对于电压的功率高效产生。存储器装置中的驱动电路可在输出节点上产生供存储器装置中的其它组件使用的电压。为产生所述电压，所述驱动电路可使用第一电压供应将所述输出节点充电到第一阈值电压电平。所述驱动器接着可使用第二电压源将所述输出节点充电到不同于(例如，高于)所述第一阈值电压电平的第二阈值电压电平。

Description

电压的功率高效产生

交叉引用

本专利申请案主张Lovett在2019年10月17日申请的标题为“电压的功率高效产生(POWER-EFFICIENT GENERATION OF VOLTAGE)”的美国专利申请案第16/656,433号的优先权，所述美国专利申请案转让给本受让人，并且明确地以全文引用的方式并入本文中。

技术领域

本技术领域涉及电压的功率高效产生。

背景技术

下文大体上涉及包含至少一个存储器装置的系统，且更具体来说，涉及电压的功率高效产生。

存储器装置广泛用以将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。通过编程存储器装置的不同状态来存储信息。举例来说，二进制装置最经常存储两个状态中的一个，经常由逻辑1或逻辑0表示。在其它装置中，可存储多于两个状态。为了存取所存储的信息，装置的组件可读取或感测存储器装置中的至少一个所存储状态。为了存储信息，装置的组件可写入或编程存储器装置中的状态。

存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性的或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在下仍可维持所存储的逻辑状态很长一段时间。例如DRAM的易失性存储器装置可当与外部电源断开连接时丢失其所存储的状态。FeRAM能够实现类似于易失性存储器的密度，但可具有非易失性特性，这是因为使用铁电电容器作为存储装置。

存储器装置可包含提供用于操作存储器装置的电压的一或多个驱动电路。但驱动电路可为效率低下的，从而造成功率浪费。因此，用于有效地产生供存储器装置使用的电压的技术可为所要的。

发明内容

描述了一种方法。所述方法可包含激活第一电路以使用具有第一电压的第一电压供应将驱动输出充电到第一阈值电压电平；至少部分地基于使用所述第一电压供应将所述驱动输出充电到所述第一阈值电压电平而解除激活所述第一电路；和激活第二电路以使用具有高于所述第一电压的第二电压的第二电压供应将所述驱动输出从所述第一阈值电压电平充电到大于所述第一阈值电压电平的第二阈值电压电平。

描述了一种方法。所述方法可包含通过激活第一开关组件使驱动输出与第一电压供应耦合，所述第一电压供应具有第一电压；至少部分地基于在使所述驱动输出与所述第一电压供应耦合之后，所述驱动输出的电压达到第一阈值电平而使所述驱动输出与所述第一电压供应隔离；和通过在使所述驱动输出与所述第一电压供应隔离之后激活第二开关组件来将所述驱动输出耦合到第二电压供应，所述第二电压供应具有大于所述第一电压供应的所述第一电压的第二电压。

描述了一种设备。所述设备可包含第一开关组件，其与驱动器的输出节点和可操作以供应第一电压的第一电压供应耦合；反馈电路，其与所述驱动器的所述输出节点和所述第一开关组件的输入耦合；和第二开关组件，其与所述驱动器的所述输出节点和可操作以供应比所述第一电压高的电压的第二电压供应耦合。

描述了一种设备。所述设备可包含第一上拉电路，其可操作以将驱动器的输出节点与可操作以供应第一电平的电压的第一电压供应耦合；反馈电路，其与所述第一上拉电路耦合并且可操作以当所述输出节点的电压达到所述第一电平时解除激活所述第一上拉电路；和第二上拉电路，其可操作以在所述第一上拉电路被解除激活之后将所述输出节点耦合到第二电压供应，其中所述第二电压供应可操作以供应高于所述第一电平的第二电平的电压。

附图说明

图1说明根据本文所公开的实例的支持电压的功率高效产生的系统的实例。

图2说明根据本文所公开的实例的支持电压的功率高效产生的存储器裸片的实例。

图3A-3C说明根据本文所公开的实例的支持电压的功率高效产生的驱动电路的实例。

图4说明根据本文所公开的实例的支持电压的功率高效产生的驱动电路的实例。

图5说明根据本文所公开的实例的支持电压的功率高效产生的电压波形的实例。

图6到9示出说明根据本文所公开的实例的支持电压的功率高效产生的一或多种方法的流程图。

具体实施方式

存储器装置可包含提供各种电平的电压以供在操作存储器装置时使用的各种电压供应。存储器装置还可包含促进存储器装置的操作的一或多个组件。在一些实例中，组件可包含使用在组件外部(但在存储器装置内部)的电压供应产生的内部电压供应。举例来说，组件可使用在组件外部的一或多个低电压供应产生具有相对高电压的内部电压供应。组件可使用此内部电压供应产生供存储器装置的其它组件使用的输出电压。举例来说，组件内的驱动电路可使用内部电压供应将驱动电路的输出节点充电到所要电压电平。但仅使用内部电压供应产生所要电压可为效率低下的(例如，归因于与从外部电压供应产生内部电压供应的过程相关联的损失)，造成功率浪费以及其它缺点。

根据本文中所描述的技术，存储器装置的组件内的驱动电路可通过使用(例如，在组件内部和外部的)多个电压供应高效地产生输出电压(例如，相对高输出电压)。举例来说，驱动电路可首先使用外部电压供应将其输出节点充电到中间电平。因为尚未使用有损失的过程产生外部电压供应，所以所述充电可为高效的。接下来，驱动电路可使用内部电压供应完成将其输出节点充电到所要电压电平的操作。因为现在仅使用内部电压供应为洛德(lode)电容的一部分充电，所以充电过程与仅使用内部电压供应为输出节点充电的过程相比可为更高效的。

首先在如参考图1和2所描述的存储器系统和存储器裸片的上下文中描述本公开的特征。在如参考图3A-5所描述的驱动电路和其操作上下文中描述本公开的特征。本公开的这些和其它特征进一步由涉及如参考图6-9所描述的电压的功率高效产生的流程图说明且参考流程图描述。

图1说明根据如本文所公开的实例的利用一或多个存储器装置的系统100的实例。系统100可包含外部存储器控制器105、存储器装置110和耦合外部存储器控制器105与存储器装置110的多个信道115。系统100可包含一或多个存储器装置，但为易于描述，一或多个存储器装置可被描述为单个存储器装置110。

系统100可包含例如计算装置、移动计算装置、无线装置或图形处理装置等电子装置的部分。系统100可以是便携式电子装置的实例。系统100可以是计算机、手提式计算机、平板计算机、智能电话、蜂窝电话、可穿戴装置、因特网连接装置等等的实例。存储器装置110可以是被配置成存储用于系统100的一或多个其它组件的数据的系统组件。在一些实例中，系统100能够进行机器类型通信(MTC)、机器对机器(M2M)通信或装置对装置(D2D)通信。

系统100的至少部分可以是主机装置的实例。这类主机装置可为使用存储器执行过程的装置的实例，例如计算装置、移动计算装置、无线装置、图形处理装置、计算机、手提式计算机、平板计算机、智能电话、蜂窝式电话、可穿戴装置、因特网连接装置、一些其它静止或便携式电子装置、车辆、车辆控制器等。在一些情况下，主机装置可指实施外部存储器控制器105的功能的硬件、固件、软件或其任何组合。在一些情况下，外部存储器控制器105可称为主机或主机装置。在一些实例中，系统100是图形卡。

在一些情况下，存储器装置110可以是独立的装置或组件，其被配置成与系统100的其它组件进行通信，并提供系统100可能使用或引用的物理存储器地址/空间。在一些实例中，存储器装置110可为可配置的以与至少一或多种不同类型的系统100一起工作。系统100的组件与存储器装置110之间的信令可为可操作的以支持用以调制信号的调制方案、用于传达信号的不同引脚设计、系统100和存储器装置110的不同封装、系统100与存储器装置110之间的时钟信令和同步、定时惯例和/或其它因素。

存储器装置110可被配置成存储用于系统100的组件的数据。在一些情况下，存储器装置110可充当系统100的从属型装置(例如，响应于且执行由系统100通过外部存储器控制器105提供的命令)。此类命令可包含用于存取操作的存取命令，例如用于写入操作的写入命令、用于读取操作的读取命令、用于刷新操作的刷新命令或其它命令。存储器装置110可包含两个或更多个支持用于数据存储的所要或指定容量的存储器裸片160(例如，存储器芯片)。包含两个或更多个存储器裸片的存储器装置110可被称作多裸片存储器或封装(也被称作多芯片存储器或封装)。

系统100可另外包含处理器120、基本输入/输出系统(BIOS)组件125、一或多个外围组件130和输入/输出(I/O)控制器135。系统100的组件可使用总线140彼此电子通信。

处理器120可被配置成控制系统100的至少部分。处理器120可为通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件，或其可为这些类型的组件的组合。在这类情况下，处理器120可以是中央处理单元(CPU)、图形处理单元(GPU)、通用图形处理单元(GPGPU)或芯片上系统(SoC)的实例，以及其它实例。

BIOS组件125可以是包含作为固件操作的BIOS的软件组件，其可初始化并运行系统100的各种硬件组件。BIOS组件125还可管理处理器120与系统100的各种组件之间的数据流，所述各种组件例如是外围组件130、I/O控制器135等。BIOS组件125可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。

外围组件130可以是任何输入装置或输出装置，或此类装置的接口，其可集成到系统100中或与系统100集成在一起。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口，或外围卡槽，例如外围组件互连(PCI)或专门的图形端口。外围组件130可为所属领域的技术人员理解为外围装置的其它组件。

I/O控制器135可管理处理器120与外围组件130、输入装置145或输出装置150之间的数据通信。I/O控制器135可管理未集成到系统100中或未与系统100集成在一起的外围设备。在一些情况下，I/O控制器135可表示到外部外围组件的物理连接或端口。

输入145可表示系统100外部的装置或信号，其将信息、信号或数据提供到系统100或其组件。这可包含用户接口或与其它装置或在其它装置之间的接口。在一些情况下，输入145可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

输出150可表示在系统100外部的装置或信号，其配置成从系统100或其组件中的任一个接收输出。输出150的实例可包含显示器、音频扬声器、打印装置或印刷电路板上的另一处理器等等。在一些情况下，输出150可为经由一或多个外围组件130与系统100介接的外围装置，或可由I/O控制器135管理。

系统100的组件可由经设计以执行其功能的通用或专用电路构成。这可包含配置成执行本文中所描述的功能的各种电路元件，例如导电线、晶体管、电容器、电感器、电阻器、放大器或其它有源或无源元件。

存储器装置110可包含装置存储器控制器155和一或多个存储器裸片160。每一存储器裸片160可包含本地存储器控制器165(例如，本地存储器控制器165-a、本地存储器控制器165-b和/或本地存储器控制器165-N)和存储器阵列170(例如，存储器阵列170-a、存储器阵列170-b和/或存储器阵列170-N)。存储器阵列170可以是存储器单元的集合(例如，网格)，其中每一存储器单元被配置成存储数字数据的至少一个位。参考图2更详细地描述存储器阵列170和/或存储器单元的特征。

存储器装置110可为二维(2D)存储器单元阵列的实例或可为三维(3D)存储器单元阵列的实例。举例来说，2D存储器装置可以包含单个存储器裸片160。3D存储器装置可包含两个或更多个存储器裸片160(例如，存储器裸片160-a、存储器裸片160-b和/或任何数量的存储器裸片160-N)。在3D存储器装置中，多个存储器裸片160-N可彼此堆叠或彼此靠近。在一些情况下，3D存储器装置中的存储器裸片160-N可称为叠组、层级、层或裸片。3D存储器装置可包含任何数量的堆叠式存储器裸片160-N(例如，两个高的堆叠式存储器裸片、三个高的堆叠式存储器裸片、四个高的堆叠式存储器裸片、五个高的堆叠式存储器裸片、六个高的堆叠式存储器裸片、七个高的堆叠式存储器裸片、八个高的堆叠式存储器裸片)。这相比于单个2D存储器装置可增加可定位于衬底上的存储器单元的数量，又可减少生产成本或提高存储器阵列的性能，或这两者。在一些3D存储器装置中，不同叠组可共享至少一个共同存取线，使得一些叠组可共享字线、数字线和/或板线中的至少一个。

装置存储器控制器155可包含被配置成控制存储器装置110的操作的电路或组件。如此，装置存储器控制器155可包含使存储器装置110能够执行命令的硬件、固件和软件，且可被配置成接收、发射或执行与存储器装置110相关的命令、数据或控制信息。装置存储器控制器155可被配置成与外部存储器控制器105、一或多个存储器裸片160或处理器120通信。在一些情况下，存储器装置110可从外部存储器控制器105接收数据和/或命令。举例来说，存储器装置110可接收写入命令或读取命令，所述写入命令指示存储器装置110存储代表系统100的组件(例如，处理器120)的某些数据，所述读取命令指示存储器装置110将存储在存储器裸片160中的某些数据提供到系统100的组件(例如，处理器120)。在一些情况下，装置存储器控制器155可与存储器裸片160的本地存储器控制器165结合控制本文所描述的存储器装置110的操作。装置存储器控制器155和/或本地存储器控制器165中包含的组件的实例可包含用于对从外部存储器控制器105接收的信号进行解调的接收器、用于调制和发射信号到外部存储器控制器105的解码器、逻辑、解码器、放大器、滤波器等。

本地存储器控制器165(例如，在存储器裸片160本地)可被配置成控制存储器裸片160的操作。而且，本地存储器控制器165可被配置成与装置存储器控制器155通信(例如，接收和发射数据和/或命令)。本地存储器控制器165可支持装置存储器控制器155控制如本文中所描述的存储器装置110的操作。在一些情况下，存储器装置110不包含装置存储器控制器155，且本地存储器控制器165或外部存储器控制器105可执行本文所描述的各种功能。因而，本地存储器控制器165可被配置成与装置存储器控制器155通信，与其它本地存储器控制器165通信，或直接与外部存储器控制器105或处理器120通信。

外部存储器控制器105可被配置成实现系统100的组件(例如，处理器120)与存储器装置110之间的信息、数据和/或命令的通信。外部存储器控制器105可以充当系统100的组件与存储器装置110之间的联络者，使得系统100的组件可不需要知道存储器装置的操作细节。系统100的组件可以向外部存储器控制器105呈现外部存储器控制器105满足的请求(例如，读取命令或写入命令)。外部存储器控制器105可转换或转译在系统100的组件与存储器装置110之间交换的通信。在一些情况下，外部存储器控制器105可包含产生共同(源)系统时钟信号的系统时钟。在一些情况下，外部存储器控制器105可以包含产生公共(源)数据时钟信号的公共数据时钟。

在一些情况下，外部存储器控制器105或系统100的其它组件或其在本文中所描述的功能可由处理器120实施。举例来说，外部存储器控制器105可为由处理器120或系统100的其它组件实施的硬件、固件或软件或其某一组合。尽管外部存储器控制器105被描绘为在存储器装置110外部，但是在一些情况下，外部存储器控制器105或其在本文中所描述的功能可由存储器装置110实施。举例来说，外部存储器控制器105可为由装置存储器控制器155或一或多个本地存储器控制器165实施的硬件、固件或软件或其某一组合。在一些情况下，外部存储器控制器105可分布在处理器120和存储器装置110上，使得外部存储器控制器105的部分由处理器120实施，且其它部分由装置存储器控制器155或本地存储器控制器165实施。同样地，在一些情况下，本文中归属于装置存储器控制器155或本地存储器控制器165的一或多个功能可在一些情况下由外部存储器控制器105(与处理器120分离或包含在处理器120中)执行。

系统100的组件可使用多个信道115与存储器装置110交换信息。在一些实例中，信道115可启用外部存储器控制器105和存储器装置110之间的通信。每一信道115可在与系统100的组件相关联的端子之间包含一或多个信号路径或传输媒体(例如，导体)。举例来说，信道115可包含第一端子，所述第一端子包含位于外部存储器控制器105处的一或多个引脚或垫和位于存储器装置110处的一或多个引脚或垫。引脚可以是系统100的装置的导电输入或输出点的实例，且引脚可配置成充当信道的部分。在一些情况下，端子的引脚或垫可以是信道115的信号路径的一部分。额外信号路径可以与信道的端子耦合以在系统100的组件内路由信号。举例来说，存储器装置110可包含将信号从信道115的端子路由到存储器装置110的各种组件(例如，装置存储器控制器155、存储器裸片160、本地存储器控制器165、存储器阵列170)的信号路径(例如，在存储器装置110或其组件内部的信号路径，例如在存储器裸片160内部)。

信道115(和相关联的信号路径和端子)可专用于传达特定类型的信息。在一些情况下，信道115可为聚合信道且因此可包含多个个别信道。举例来说，数据信道190可以是x4(例如，包含四个信号路径)、x8(例如，包含八个信号路径)、x16(例如，包含十六个信号路径)等等。经由信道传送的信号可使用双数据速率(DDR)定时方案。举例来说，信号的一些符号可记录在时钟信号的上升沿上，且信号的其它符号可记录在时钟信号的下降沿上。通过信道传送的信号可使用单数据速率(SDR)传信。举例来说，对于每一时钟循环，可寄存信号的一个符号。

在一些情况下，信道115可包含一或多个命令和地址(CA)信道186。CA信道186可被配置成在外部存储器控制器105和存储器装置110之间传送命令，包含与命令相关联的控制信息(例如，地址信息)。举例来说，CA信道186可包含关于所需数据的地址的读取命令。在一些情况下，CA信道186可寄存在上升时钟信号沿和/或下降时钟信号沿上。在一些情况下，CA信道186可包含任何数量的信号路径以解码地址和命令数据(例如，八个或九个信号路径)。

在一些情况下，信道115可包含一或多个时钟信号(CK)信道188。CK信道188可被配置成在外部存储器控制器105与存储器装置110之间传达一或多个共同时钟信号。每一时钟信号可被配置成在高状态与低状态之间振荡且协调外部存储器控制器105与存储器装置110的动作。在一些情况下，时钟信号可以是差分输出(例如，CK_t信号和CK_c信号)，并且CK信道188的信号路径可相应地予以配置。在一些情况下，时钟信号可为单端的。CK信道188可包含任何数量的信号路径。在一些情况下，时钟信号CK(例如，CK_t信号和CK_c信号)可提供用于存储器装置110的命令和寻址操作或用于存储器装置110的其它全系统操作的定时参考。时钟信号CK可因此不同地被称作控制时钟信号CK、命令时钟信号CK或系统时钟信号CK。系统时钟信号CK可由系统时钟产生，所述系统时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，信道115可包含一或多个数据(DQ)信道190。数据信道190可被配置成在外部存储器控制器105与存储器装置110之间传达数据和/或控制信息。举例来说，数据信道190可传达待写入到存储器装置110的信息(例如，双向)或从存储器装置110读取的信息。

在一些情况下，信道115可包含可专用于其它目的的一或多个其它信道192。这些其它信道192可包含任何数量的信号路径。

在一些情况下，其它信道192可包含一或多个写入时钟信号(WCK)信道。虽然WCK中的‘W’在名义上可代表“写入”，但写入时钟信号WCK(例如，WCK_t信号和WCK_c信号)可提供通常用于存储器装置110的存取操作的定时参考(例如，用于读取和写入操作两者的定时参考)。因此，写入时钟信号WCK还可称为数据时钟信号WCK。WCK信道可被配置成在外部存储器控制器105与存储器装置110之间传达共同数据时钟信号。数据时钟信号可被配置成协调外部存储器控制器105和存储器装置110的存取操作(例如，写入操作或读取操作)。在一些情况下，写入时钟信号可为差分输出(例如，WCK_t信号和WCK_c信号)，且WCK信道的信号路径可相应地予以配置。WCK信道可包含任何数量的信号路径。数据时钟信号WCK可由数据时钟产生，所述数据时钟可包含一或多个硬件组件(例如，振荡器、晶体、逻辑门、晶体管等)。

在一些情况下，其它信道192可包含一或多个错误检测码(EDC)信道。EDC信道可被配置成传达错误检测信号，例如校验和，以提高系统可靠性。EDC信道可包含任何数量的信号路径。

信道115可使用各种不同架构将外部存储器控制器105与存储器装置110耦合。各种架构的实例可包含总线、点对点连接、纵横开关、例如硅内插件等高密度内插件，或形成于有机衬底中的信道，或其某一组合。举例来说，在一些情况下，信号路径可以至少部分地包含高密度内插件，例如硅内插件或玻璃内插件。

通过信道115传送的信号可使用多种不同调制方案进行调制。在一些情况下，可以使用二进制符号(或二进制层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。二进制符号调制方案可为M进制调制方案的实例，其中M等于二。二进制符号调制方案的每一符号可被配置成表示一位数字数据(例如符号可表示逻辑1或逻辑0)。二进制符号调制方案的实例包含但不限于不归零(NRZ)、单极编码、双极编码、曼彻斯特编码、具有两个符号的脉冲幅度调制(PAM)(例如，PAM2)等等。

在一些情况下，可以使用多符号(或多层级)调制方案来调制在外部存储器控制器105与存储器装置110之间传达的信号。多符号调制方案可以是M进制调制方案的实例，其中M大于或等于三。多符号调制方案的每个符号可被配置成表示多于一个位的数字数据(例如，符号可表示逻辑00、逻辑01、逻辑10或逻辑11)。多符号调制方案的实例包含但不限于PAM3、PAM4、PAM8等、正交振幅调制(QAM)、正交相移键控(QPSK)等等。多符号信号(例如，PAM3信号或PAM4信号)可以是使用包含用以对每符号多于一个位的信息进行编码的至少三个层级的调制方案来调制的信号。多符号调制方案和符号可替代地称为非二进制、多位或高阶调制方案和符号。

系统100可包含被配置成提供用于操作系统100的各种电平的电压的各种电压供应。举例来说，系统100可包含被配置成提供第一电平的电压(例如，1.8V)的第一电压供应175-a(例如，VDD1)和被配置成提供第二电平的电压(例如，1.05V)的第二电压供应175-b(例如，VDD2)。但系统100的一些部分(例如，存取线、感测组件)可要求比第一和第二电压供应175提供的电压高的电压。因此，系统100可包含从第一和第二电压供应175产生较高电压的电压组件180。举例来说，电压组件180可使用第一和第二电源175和电容泵产生具有比第一和第二电压供应175中的任一个的电压高的电压的(例如，3.2V)的电压供应(例如，VCCP)。因为在电压组件180处产生较高电压供应，所以较高电压供应185可以被称作内部电压供应185(其中术语“内部”是相对于所述组件而言)。相反地，第一和第二电压供应175因为是在电压组件180外部产生所以可被称作外部电压供应(其中术语“外部”是相对于所述组件而言)。

一旦产生，内部电压供应185可供电压组件180使用和/或提供给系统100中的其它组件。举例来说，电压组件180可使用内部电压供应185将输出节点充电到较高电压电平。但仅使用内部电压供应185为输出节点充电可归因于与内部电压供应185的产生相关联的损失而为效率低下的。举例来说，由组件实施的产生内部电压供应185的电荷泵送过程可为效率低下的，这意味着所述过程可消耗比其提供的更多的电流(例如，多60％的电流)。因此，仅使用内部电压供应185为输出节点充电可引起功率的低效使用。

根据本文中所描述的技术，电压组件180可通过使用内部电压供应和外部电压供应两者为输出节点充电来提高功率效率。举例来说，所述组件可包含使用外部电压供应(例如，外部电压供应175-a，其可为VDD1)将输出节点充电到中间电压电平(例如，1.8V)的驱动电路。因为外部电压供应不含与电容泵相关联的损失，所以所述充电可为高效的。接下来，驱动电路可使用内部电压供应(例如，内部电压供应185)完成将输出节点充电到较高电压电平(例如，3.2V)的操作。因此，可以功率高效方式产生相对高电压。

图2说明根据本文所公开的实例的存储器裸片200的实例。存储器裸片200可以是参考图1所描述的存储器裸片160的实例。在一些状况下，存储器裸片200可被称作存储器芯片、存储器装置或电子存储器设备。存储器裸片200可包含一或多个可编程以存储不同逻辑状态的存储器单元205。每个存储器单元205可为可编程的以存储两个或更多个状态。举例来说，存储器单元205可被配置成一次存储一位信息(例如，逻辑0或逻辑1)。在一些情况下，单个存储器单元205(例如，多层级存储器单元)可被配置成一次存储多于一个位的信息(例如，逻辑00、逻辑01、逻辑10或逻辑11)。

存储器单元205可存储表示数字数据的状态(例如，极化状态或介电电荷)。在FeRAM架构中，存储器单元205可包含电容器，其包含铁电材料以存储表示可编程状态的电荷和/或极化。在DRAM架构中，存储器单元205可包含电容器，其包含介电材料以存储表示可编程状态的电荷。

可通过激活或选择例如字线210、数字线215和/或板线220的存取线在存储器单元205上执行例如读取和写入的操作。在一些情况下，数字线215还可称为位线。对存取线、字线和数字线、板线或其类似物的引用可以互换，但不影响理解或操作。激活或选择字线210、数字线215或板线220可包含将电压施加到相应线。在一些情况下，施加到存取线的电压可为比包含存储器裸片200的存储器装置的电压供应供应的电压高的电压。因此，存储器装置可包含从可用的电压供应产生较高电压的组件。

存储器裸片200可包含以网格状图案布置的存取线(例如，字线210、数字线215和板线220)。存储器单元205可定位于字线210、数字线215和/或板线220的相交点处。通过施偏压于字线210、数字线215和板线220(例如，将电压施加到字线210、数字线215或板线220)，可在其相交点处存取单个存储器单元205。

可通过行解码器225、列解码器230和板驱动器235来控制对存储器单元205的存取。举例来说，行解码器225可从本地存储器控制器265接收行地址，且基于所接收的行地址激活字线210。列解码器230从本地存储器控制器265接收列地址，并且基于接收到的列地址激活数字线215。板驱动器235可从本地存储器控制器265接收板地址，并且基于所接收的板地址激活板线220。举例来说，存储器裸片200可包含标记为WL_1到WL_M的多个字线210、标记为DL_1到DL_N的多个数字线215，以及标记为PL_1到PL_P的多个板线，其中M、N和P取决于存储器阵列的尺寸。因此，通过激活字线210、数字线215和板线220(例如WL_1、DL_3和PL_1)，可在其相交点处存取存储器单元205。二维或三维配置中的字线210和数字线215的相交点可称为存储器单元205的地址。在一些情况下，字线210、数字线215和板线220的相交点可称为存储器单元205的地址。

存储器单元205可包含逻辑存储组件，例如电容器240和开关组件245。电容器240可为铁电电容器的实例。电容器240的第一节点可与开关组件245耦合，且电容器240的第二节点可与板线220耦合。开关组件245可为选择性地建立或取消建立两个组件之间的电子通信的晶体管或任何其它类型的开关装置的实例。

选择或撤销选择存储器单元205可通过激活或撤销激活开关组件245来实现。电容器240可以使用开关组件245与数字线215电子通信。举例来说，当撤销激活开关组件245时，电容器240可与数字线215隔离，且当激活开关组件245时，电容器240可与数字线215耦合。在一些情况下，开关组件245是晶体管，且可通过对晶体管栅极施加电压来控制其操作，其中晶体管栅极与晶体管源极之间的电压差可大于或小于晶体管的阈值电压。在一些情况下，开关组件245可以是p型晶体管或n型晶体管。字线210可与开关组件245的栅极电子通信，且可基于施加到字线210的电压而激活/解除激活开关组件245。

字线210可为与用于对存储器单元205执行存取操作的存储器单元205电子通信的导电线。在一些架构中，字线210可与存储器单元205的开关组件245的栅极电子通信，且可被配置成控制存储器单元的开关组件245。在一些架构中，字线210可与存储器单元205的电容器的节点电子通信，且存储器单元205可不包含开关组件。

数字线215可以是连接存储器单元205与感测组件250的导电线。在一些架构中，存储器单元205可在存取操作的部分期间选择性地与数字线215耦合。举例来说，字线210和存储器单元205的开关组件245可被配置成选择性地耦合和/或隔离存储器单元205的电容器240与数字线215。在一些架构中，存储器单元205可与数字线215电子通信(例如，恒定)。

板线220可以是与存储器单元205电子通信以用于对存储器单元205执行存取操作的导电线。板线220可与电容器240的节点(例如，单元底部)电子通信。板线220可被配置成与数字线215协作以在存储器单元205的存取操作期间施偏压于电容器240。

感测组件250可被配置成确定存储于存储器单元205的电容器240上的状态(例如，极化状态或电荷)，并且基于检测到的状态确定存储器单元205的逻辑状态。在一些情况下，由存储器单元205存储的电荷可能极小。因而，感测组件250可包含一或多个感测放大器以放大由存储器单元205输出的信号。感测放大器可检测读取操作期间数字线215的电荷的微小改变，且可基于检测到的电荷产生对应于逻辑0或逻辑1的信号。在读取操作期间，存储器单元205的电容器240可将信号(例如，电荷)输出到其对应的数字线215。所述信号可致使数字线215的电压改变。

感测组件250可被配置成将跨越数字线215从存储器单元205接收的信号与参考信号255(例如，参考电压)进行比较。感测组件250可基于所述比较确定存储器单元205的存储状态。举例来说，在二进制信令中，如果数字线215具有比参考信号255高的电压，那么感测组件250可以确定存储器单元205的所存储状态为逻辑1，且如果数字线215具有比参考信号250低的电压，那么感测组件250可以确定存储器单元205的所存储状态为逻辑0。

感测组件250可以包含各种晶体管或放大器以检测和放大信号的差异。存储器单元205的检测到的逻辑状态可提供为感测组件250的输出(例如，提供到输入/输出260)，且可向例如装置存储器控制器155等包含存储器裸片200的存储器装置110的另一组件指示检测到的逻辑状态(例如，直接地或使用本地存储器控制器265)。在某些情况下，感测组件250可与行解码器225、列解码器230和/或板驱动器235电子通信。在一些情况下，感测组件250可被配置成使用比存储器装置的电压供应产生的电压高的电压进行操作。因此，存储器装置可包含使用可用电压供应产生可提供较高电压供感测组件250使用的电压供应的组件。

本地存储器控制器265可通过各种组件(例如，行解码器225、列解码器230、板驱动器235和感测组件250)控制存储器单元205的操作。本地存储器控制器265可以是参考图1所描述的本地存储器控制器165的实例。在一些情况下，行解码器225、列解码器230和板驱动器235以及感测组件250中的一或多个可与本地存储器控制器265处于相同位置。本地存储器控制器265可被配置成从外部存储器控制器105(或参考图1所描述的装置存储器控制器155)接收一或多个命令和/或数据，将命令和/或数据转译成存储器裸片200可使用的信息，对存储器裸片200执行一或多个操作，且响应于执行一或多个操作将数据从存储器裸片200传达到外部存储器控制器105(或装置存储器控制器155)。本地存储器控制器265可产生行、列和/或板线地址信号以激活目标字线210、目标数字线215和目标板线220。本地存储器控制器265还可以产生并控制在存储器裸片200的操作期间使用的各种电压或电流。一般来说，本文中所论述的所施加电压或电流的幅值、形状或持续时间可经调整或变化且对于在操作存储器系统200时论述的各种操作可以是不同的。

在一些情况下，本地存储器控制器265可被配置成对存储器裸片200执行预充电操作。预充电操作可包括将存储器裸片200的一或多个组件和/或存取线预充电到一或多个预定电压电平。在一些情况下，存储器单元205和/或存储器裸片200的部分可在不同存取操作之间进行预充电。在一些情况下，数字线215和/或其它组件可在读取操作之前进行预充电。

在一些情况下，本地存储器控制器265可被配置成在存储器裸片200的一或多个存储器单元205上执行写入操作(例如，编程操作)。在写入操作期间，存储器裸片200的存储器单元205可被编程为存储所要逻辑状态。在一些情况下，可在单写入操作期间对多个存储器单元205进行编程。本地存储器控制器265可识别将在上面执行写入操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。本地存储器控制器265可在写入操作期间将特定信号(例如，电压)施加到数字线215且将特定信号(例如，电压)施加到板线220，以将特定状态存储在存储器单元205的电容器240中，所述特定状态指示所要逻辑状态。

在一些情况下，本地存储器控制器265可被配置成对存储器裸片200的一或多个存储器单元205执行读取操作(例如，感测操作)。在读取操作期间，可以确定存储在存储器裸片200的存储器单元205中的逻辑状态。在一些情况下，可在单读取操作期间感测多个存储器单元205。本地存储器控制器265可识别将在上面执行读取操作的目标存储器单元205。本地存储器控制器265可识别与目标存储器单元205(例如，目标存储器单元205的地址)电子通信的目标字线210、目标数字线215和/或目标板线220。本地存储器控制器265可激活目标字线210、目标数字线215和/或目标板线220(例如，将电压施加到字线210、数字线215或板线220)，以存取目标存储器单元205。目标存储器单元205可以响应于施偏压于存取线而将信号传送到感测组件250。感测组件250可放大信号。本地存储器控制器265可以激发感测组件250(例如，锁存感测组件)，且进而将从存储器单元205接收的信号与参考信号255进行比较。基于所述比较，感测组件250可以确定存储于存储器单元205上的逻辑状态。作为读取操作的部分，本地存储器控制器265可以将存储在存储器单元205上的逻辑状态传达到外部存储器控制器105(或装置存储器控制器)。

在一些存储器架构中，存取存储器单元205可能使存储于存储器单元205中的逻辑状态降级或损坏。举例来说，铁电存储器单元上执行的读取操作可能使存储在铁电电容器中的逻辑状态损坏。在另一实例中，在DRAM架构中执行的读取操作可使目标存储器单元的电容器部分或完全放电。本地存储器控制器265可执行重写操作或刷新操作以将存储器单元恢复到其原始逻辑状态。本地存储器控制器265可在读取操作之后将逻辑状态重写到目标存储器单元。在一些情况下，重写操作可视为读取操作的部分。另外，激活单个存取线(例如，字线210)可干扰存储于与所述存取线电子通信的一些存储器单元中的状态。因此，可对可能尚未被存取的一或多个存储器单元执行重写操作或刷新操作。

如所提及，包含存储器裸片200的存储器装置还可包含被配置成提供不同电平的电压以供在操作存储器裸片200和存储器装置的其它组件时使用的电压供应。但存储器装置的一些部分可使用或要求比电压供应提供的电压高的电压。举例来说，可通过较高电压激活存取线或感测组件250。因此，存储器装置可包含使用可用电压供应产生较高电压供应的电压组件。所产生的电压供应可在电压组件内部，而可用电压供应可在电压组件外部。

在一些情况下，电压组件可使用其内部电压供应为电压组件的输出节点充电，使得较高电压可供其它组件使用(例如，使得较高电压可用以激活一或多个存取线、感测组件等)。但仅使用内部电压供应为输出节点充电可为功率的低效使用，这是因为内部电压供应的产生可消耗比其提供的更多的电流。。

根据本文中所描述的技术，电压组件的驱动电路可使用外部电压供应联合内部电压供应高效地产生高(或“相对高”)电压(例如，高于外部电压供应供应的电压的电压)。举例来说，驱动电路可使用外部电压供应将输出节点充电到中间电压电平。此充电过程可为功率高效的，这是因为不同于内部电压供应，不经由有损失的电荷泵送过程产生外部电压供应。接下来，驱动电路可使用内部电压供应完成将输出节点充电到高电压的操作。因为低效内部电压供应仅用以提供输出节点上的电荷的一部分，所以充电过程与使用内部电压供应提供输出节点上的全部电荷的其它过程相比可消耗较少功率。

图3A-3C说明根据本文所公开的实例的驱动电路300和两个输出电压分布曲线305的实例。驱动电路300可操作以产生用以激活其它组件或导电线(例如，存取线，例如字线、板线和数字线)或这两者的输出电压。驱动电路300可通过以下操作节约功率：使用例如外部电压供应(例如，电压供应365)的第一电压供应部分地将其输出节点350充电到到第一阈值电平(例如，VDD1)，并且接着使用例如内部电压供应(例如，电压供应370)的第二电压供应完成将输出节点350充电到第二阈值电平(VCCP)的操作。因此，驱动电路300可操作以产生如输出电压分布曲线305-a中所示的输出电压355-a。在一些实例中，因为使用外部电压供应的充电可比使用内部电压供应的充电更高效，所以驱动电路300与仅使用内部电压源进行充电的其它驱动电路相比可消耗较少功率。

在一些情况下，额外电路系统或组件可添加到驱动电路300，使得驱动电路300可操作以产生如输出分布曲线355-b中所示的输出电压355-b。举例来说，第一外部电压供应可用于将输出节点350充电到第一阈值电平(例如，VDD2)，第二外部电压供应可用于将输出节点350充电到第二阈值电平(例如，VDD1)，且内部电压供应可用于将输出节点350充电到第三阈值电平(例如，VDD2)。

驱动电路300可包含缓冲电路310、第一上拉电路315、第二上拉电路320、反馈电路325和下拉电路330。第二上拉电路320可与控制电路340耦合且下拉电路330可与控制电路345耦合。驱动电路300还可包含电平移位器电路360或与电平移位器电路360耦合。驱动电路300的操作可受驱动电路300所接收的控制信号控制。可通过驱动电路300外部的组件(例如，存储器控制器)产生并发射控制信号。在一些情况下，控制信号的电平可在驱动电路300处被接收到之前移位(例如，通过电平移位器电路360移位)。

在一些实例中，控制信号可经过缓冲电路310，使得对控制信号到驱动电路300的其它组件的施加正确地定时。。举例来说，缓冲电路310可为可操作的以在控制信号传送到反馈电路325、控制电路340和控制电路345之前使所述控制信号一次或多次反相来延迟所述控制信号。

第一上拉电路315可为可操作的以将输出节点350充电到第一阈值电平(例如，约为VDD1)。举例来说，第一上拉电路315可使输出节点350与第一电压供应(例如，外部电压供应365，其可被配置成提供电压VDD1)耦合。第二上拉电路320可为可操作的以将输出节点350从第一阈值电平充电到高于第一阈值电平的第二阈值电平(例如，约为VCCP)。举例来说，第二上拉电路320可为可操作的以在第一上拉电路已将输出节点充电到第一阈值电平之后，使输出节点350耦合到第二电压供应(例如，内部电压供应370，其可被配置成提供电压VCCP)。归因于与第二电源的产生相关联的低效率，此双供应充电过程与仅使用第二电压供应的单供应充电过程相比可更具功率效率。

反馈电路325可与第一上拉电路315、控制电路340和输出节点350耦合。反馈电路325可为可操作的以基于控制信号和输出节点350的电压而激活和解除激活第一上拉电路315。举例来说，反馈电路325可当被触发时激活第一上拉电路315(例如，通过控制信号)，且反馈电路325可当输出节点350的电压达到第一阈值电平(例如，约为VDD1)时解除激活第一上拉电路。反馈电路325也可触发控制电路340激活第二上拉电路320(例如，在第一上拉电路已经解除激活之后)，使得输出节点350可充电到第二阈值电平。第二上拉电路320可保持被激活，直到控制信号触发反馈电路325解除激活第二上拉电路320。在一些实例中，控制信号也可触发控制电路345激活下拉电路330，所述下拉电路330可为可操作的以减小输出节点350上的电压。举例来说，下拉电路330可为可操作的以将输出节点350耦合到接地参考，使得驱动电路300停止输出电压(并且停止消耗功率)。

图4说明根据本文所公开的实例的支持电压的功率高效产生的驱动电路400的实例。驱动电路400可包含缓冲电路410、第一上拉电路415、第二上拉电路420、反馈电路425和下拉电路430，其可为参考图3A-3C描述的对应电路的实例。驱动电路400还可包含控制电路440、控制电路445和电平移位器电路460。驱动电路400可被配置成通过使用外部电压供应将输出节点450充电到第一阈值电压电平(例如，约为VDD1)，并且使用内部电压供应完成将输出节点450充电到第二阈值电压电平(例如，约为VCCP)，高效地产生输出电压。外部电压供应可标示为VDD1且内部电压供应可标示为VCCP。

驱动电路400可包含经由导电线耦合的多个组件。举例来说，驱动电路400可包含多个开关组件(例如，晶体管等等)和逻辑门(例如，NAND组件等等)。开关组件标记为S1到S16，且NAND组件标记为N1和N2。开关组件可为晶体管或其它当被激活时准许电流流动(例如，电荷转移)并且当被解除激活时阻止电流流动的装置的实例。因此，开关组件可据称当被激活时确立组件之间的导电路径并且可据称当解除激活时隔离两个或更多个组件。

虽然示出为具有特定类型的组件，但应了解，图4中所描绘的组件是示范性的且其它类型的组件可用以实施驱动电路400。还应了解，驱动电路400中的一些组件是可保护配对组件免受有害电压影响的级联组件。举例来说，开关组件S2可为防止全部VCCP电压施加于配对开关组件S3上的级联组件。其它级联组件包含开关组件S5、S9、S12和S15，其可分别保护配对开关组件S6、S10、S13和S16。每一级联组件可被配置成当其对应的配对组件激活/解除激活时激活/解除激活。虽然示出为具有五个级联组件，但驱动电路400的替代性实施方案可包含更少级联组件或完全消除级联组件。

除了包含各种组件之外，驱动电路400还可包含一或多个电压供应(也可被称作电压源)或与所述一或多个电压供应耦合。电压供应可包含一或多个内部电压供应和一或多个外部电压供应。举例来说，驱动电路400可包含内部电压供应VCCP，其可被配置成供应第一电平的电压(例如，VCCP，其可等于3.2V)，以及外部电压供应VDD1，其可被配置成供应第二电平的电压(例如，VDD1，其可等于1.8V)。内部电压供应可为由容纳驱动电路400的部分上的电路系统产生的电压供应，而外部电压供应可为由容纳驱动电路400的部分外部的电路系统产生的电压供应。与从外部电压供应充电相比，从内部电压供应充电可归因于由从外部电压供应产生内部电压供应引发的损失而具较低效率。举例来说，从内部电压供应充电可涉及使用小于100％效率的电容泵(例如，电容泵可为40％效率，这意味着泵可汲取比其供应的能量多60％的能量)。

驱动电路400的操作可受驱动电路400所接收的控制信号控制。控制信号可由驱动电路400外部的组件(例如，存储器控制器)产生和发射。在一些情况下，控制信号的电平可在驱动电路400处被接收到之前移位(例如，通过电平移位器电路460移位)。

缓冲电路410可与电平移位器电路460、反馈电路425、控制电路440和控制电路445耦合。缓冲电路可包含反相器405-a和反相器405-b。缓冲电路410可被配置成接收控制信号(例如，从电平移位器电路460或另一组件)并且将所述控制信号的延迟版本提供到驱动电路400的其它组件。在一些情况下，缓冲电路410可通过在控制信号提供到驱动电路400中的其它组件之前使所述控制信号一次或多次反相来延迟所述控制信号。

缓冲电路410可通过激活和解除激活一或多个开关组件来使控制信号反相。举例来说，缓冲电路410可被配置成当输入信号(例如，控制信号)为高时，激活开关组件S3(和S2，当包含S2时)并且解除激活开关组件S1。因此，高输入电压可致使反相器405-a输出低电压。相反地，缓冲电路410可被配置成当输入信号(例如，控制信号)为低时，激活开关组件S1并且解除激活开关组件S3(和S2，当包含所述S2时)。因此，低输入电压可致使反相器405-a输出高电压。反相器405-b可被配置成以类似于反相器405-a的方式操作。

反馈电路425可与第一上拉电路415和第二上拉电路420耦合。反馈电路425可包含NAND组件N1和开关组件S8、S9和S10。反馈电路425可被配置成通过修改反馈电路425的输出，激活/解除激活第一上拉电路415和第二上拉电路420。举例来说，反馈电路425可被配置成当被缓冲电路410触发时激活第一上拉电路415。反馈电路425还可以被配置成当输出节点450上的电压达到第一阈值电平(例如，约无VDD1)时，解除激活第一上拉电路415并且激活第二上拉电路420。另外，反馈电路425可被配置成解除激活第二上拉电路420。

第一上拉电路415可与反馈电路425和输出节点450耦合。第一上拉电路可包含开关组件S7，其可与电压供应VDD1耦合。第一上拉电路415可被配置成当第一上拉电路415被激活时将电荷从电压供应VDD1转移到输出节点450(例如，第一上拉电路可确立电压供应VDD1和输出节点450之间的导电路径)。因此，第一上拉电路415可被配置成当被激活时将输出节点450充电到到第一阈值电压电平(例如，约为VDD1)。另外，第一上拉电路415可被配置成当第一上拉电路415被解除激活时阻止或停止电荷从电压供应VDD1到输出节点450的转移(例如，第一上拉电路415可将电压供应VDD1与输出节点450隔离)。

第二上拉电路420可与反馈电路425(例如，经由控制电路440)和输出节点450耦合。第二上拉电路420可包含开关组件S11，其可与电压供应VCCP耦合。第二上拉电路420可被配置成当被激活时(例如，通过建立电压供应VCCP和输出节点450之间的导电路径)将电荷从电压供应VCCP转移到输出节点450。因此，第二上拉电路420可被配置成当被激活时将输出节点450充电到VCCP(例如，第二阈值电压电平)。另外，第二上拉电路420可被配置成当被解除激活时(例如，通过将电压供应VCCP与输出节点450隔离)阻止或停止电荷从电压供应VCCP到输出节点450的转移。

控制电路440可与反馈电路425和第二上拉电路420耦合。控制电路440可包含NAND组件N2，其可与NAND组件N1耦合。控制电路440可被配置成修改第二上拉电路420的激活状态(例如，控制电路440可被配置成激活和解除激活第二上拉电路420)。举例来说，控制电路440可被配置成基于输入信号(例如，来自反馈电路425和缓冲电路410)修改其输出，使得第二上拉电路420被激活或解除激活。

控制电路445可与反馈电路425和下拉电路430耦合。控制电路445可包含开关组件S14、S15和S16。控制电路445可被配置成激活和解除激活下拉电路430。举例来说，控制电路445可被配置成基于输入信号(例如，来自缓冲电路410)修改其输出，使得下拉电路430被激活或解除激活。

下拉电路430可与控制电路445和输出节点450耦合。下拉电路430可包含开关组件S12和开关组件S13。下拉电路430可被配置成提供输出节点450和接地参考(标示无GND)之间的导电路径，使得输出节点450放电到约0V。下拉电路430还可以被配置成将输出节点450与接地参考隔离，使得输出节点450可充电到第一和第二阈值电平。

如所提及，可修改或省略用以实施驱动电路400的特定类型的组件。举例来说，虽然示出为p沟道晶体管，但在一些实施方案中，开关组件S7可为N沟道晶体管。在这类实施方案中，可添加额外电路系统以将电压1提升到至少VDD1加开关组件S7的阈值电压的电平。类似地，虽然示出为P沟道晶体管，但在一些实施方案中，开关组件S11可为N沟道晶体管。因此，可添加额外电路系统以将电压4提升到至少VCCP加开关组件S11的阈值电压的电平。

也可通过省略电平移位器电路460来修改驱动电路400。举例来说，当外部电压供应是VCCP而非VDD1时，可从驱动电路400排除电平移位器电路460。另外或替代地，可通过使用不同缓冲电路410或完全移除缓冲电路410来修改驱动电路400。

驱动电路400的另一修改可涉及移除开关组件S2、S5、S9、S12和S15。如所提及，这些组件是保护其配对组件(例如，S3、S6、S10、S13和S16)免受有害电压影响的级联组件。然而，可从驱动电路400省略这些级联组件，前提是其配对组件被设计成容许高达VCCP的电压。

驱动电路400的操作可在驱动电路400内的不同点处产生各种电压。为了易于参考，其中形成电压的某些节点可由带数字的虚线圆圈指示。可电连接(例如，经由导电线)用相同数字标记的节点，使得在每一类似标记的节点上形成相同电压。举例来说，可在所有用数字1标记的节点上形成相同电压。与这些节点相关联的电压可以由参考图5所描述的电压波形500表示。

图5说明根据本文所公开的实例的支持电压的功率高效产生的电压波形500的实例。电压波形500可为驱动电路400的各个节点处的电压的实例。每一电压波形可表示在节点处随时间形成的电压。举例来说，电压1可表示在标记为1的节点处形成的电压，电压2可表示在标记为2的节点处形成的电压，电压3可表示在标记为3的节点处形成的电压，电压4可表示在标记为4的节点处形成的电压，电压5可表示在标记为5的节点上形成的电压，且电压6可表示在标记为6的节点(也可被称作输出节点450)上形成的电压。这些节点处的电压可在第一充电阶段505、第二充电阶段510、维护阶段515、终止阶段520和重置阶段525期间形成。

在时间t1(例如，第一充电阶段505的开头)，第一上拉电路415可被激活。举例来说，电压1可从低转变为高并且在此过程中触发逻辑栅极N1从输出高电压切换到输出低电压。因此，在t1处或周围，电压2可减小。减小电压2可激活开关组件S7，所述激活可在电压供应VDD1和输出节点450之间转移电荷。因此，第一上拉电路415可被激活以使得输出节点450从电压供应VDD1充电，从而引起电压6增加。

电压1从低到高的转变也可触发开关组件S13的解除激活，所述解除激活可将输出节点450与接地参考隔离。因此，下拉电路430可被解除激活以防止输出节点450放电。电压1的转变可通过激活开关组件S16以使得节点5处所见电压为低(例如，约0V)来触发下拉电路430的解除激活。电压1的转变也可解除激活开关组件S14，使得节点5与电压供应VCCP隔离。因此，电压5可减小，这是因为节点5与接地参考耦合且开关组件S13可关断，从而使节点6与接地参考隔离。

当电压6在时间t2达到第一阈值电平(例如，约为VDD1)时，反馈电路425可通过修改其输出以使得第一上拉电路415被解除激活而作出响应。举例来说，当电压6达到第一阈值电平时，开关组件S8可解除激活且开关组件S10可激活。因此，电压3可减小，这是因为节点3与接地参考耦合(并且与电压供应VCCP隔离)。电压3的减小可触发NAND组件N1修改其输出以使得电压2增加，从而使开关组件S7关断。因此，节点6可在第二上拉电路420被激活之前与VDD1隔离。在激活第二上拉电路420之前使节点6与电压供应VDD1隔离可避免同时从VDD1和VCCP两者充电，所述同时充电将使电压供应短路，下拉VCCP，并且浪费电流。为确保VCCP和VDD1不短接在一起，开关组件S7的回转速率可比开关组件S11的回转速率更快。

在时间t3(例如，第二充电阶段510的开头)，第二上拉电路420可被激活。举例来说，电压2可增加到致使NAND组件N2修改其输出以使得电压4减小的电平。电压4的减小可接通开关组件S11以使得节点6与电压供应VCCP耦合。因此，节点6可开始从电压供应VCCP充电，致使电压6增加。节点6可继续从电压供应VCCP充电直到在时间t4达到VCCP(例如，第二阈值电压)。在第二充电阶段510期间，下拉电路430可保持解除激活以避免吸收电流，所述吸收会浪费功率。

在时间t4和时间t5之间(例如，在维护阶段515期间)，节点6上的电压可维持在VCCP(例如，第二阈值电压)以使得其可提供到其它组件供使用。因此，第二上拉电路420可在维护阶段515期间保持激活。

在时间t5，当驱动电路400不在使用中时，第二上拉电路420可解除激活以节约功率。举例来说，电压1可减小，致使NAND组件N2修改其输出以使得电压4增加并且关断开关组件S11。因此，节点6可与电压供应VCCP隔离。减小电压1也可致使下拉电路430被激活。举例来说，减小电压1可激活开关组件S13并且解除激活开关组件S16，从而致使节点5与电压供应VCCP耦合并且与接地参考隔离。因此，电压5可增加且开关组件S13可接通，进而使节点6与接地参考耦合。一旦节点6与接地参考耦合，电压6便可减小到0V或约0V的电压电平。

应了解，在开关组件S11被激活时激活开关组件S13可使电压供应VCCP短接到地(例如，致使电流放电)。因此，开关组件S11可被配置成具有比开关组件S13的回转速率更快的回转速率，使得开关组件S11在开关组件S13接通之前关断。换句话说，电压4可比电压5更快地转变。因此，可避免开关组件S11和S13同时激活。

在时间t6(例如，重置阶段525的开头)，电压6的减小可致使反馈电路425修改其输出以使得第一上拉电路S7准备好在电压1下一次增加时激活。举例来说，减小电压6可解除激活开关组件S10并且激活开关组件S8，从而引起节点3耦合到电压供应VCCP并且与接地参考隔离。因此，电压3可增加。因此，在时间t7之后，驱动电路400可准备好后续充电操作(例如，驱动电路400可在第一充电阶段505之前处于相同状态)。

如所提及，NAND组件N2可被配置成当电压1和电压2为高时激活第二上拉电路420。这类配置可在第一充电阶段505之前电压1转变为高同时电压2也为高时引起电压V4的非期望减小(或甚至第二上拉电路420的过早激活)。缓冲电路410的添加可防止这类浪费功率的效应。举例来说，缓冲电路410可延迟传入的控制信号，其结果是电压1，以便缓解或完全避免NAND组件N2引起的电压4的过早减小(例如，使得电压1的上升沿与电压2的下降沿紧密一致)。

缓冲电路410可通过使控制信号一次或多次反相来延迟所述控制信号。举例来说，缓冲电路410可接收呈直流电(DC)电压形式的控制信号。反相器405-a可输出是控制信号的反相的电压且所述电压可输入到反相器405-b中。反相器405-b可输出是其输入电压的反相的电压，从而产生与控制信号的电平相同但经延迟的电压(例如，电压1)。因此，可通过添加经适当调谐的缓冲电路410来将电压1的施加适当地定时。然而，可实施替代设计(例如，适当偏斜的栅极)以在不添加缓冲电路410的情况下缓解相同问题。因此，缓冲电路410可为驱动电路400的可选特征。

图6示出说明根据本公开的方面的支持电压的功率高效产生的一或多种方法600的流程图。方法600的操作可由如本文中所描述的存储器装置或其组件实施。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在605处，存储器装置可激活第一电路(例如，第一上拉电路415)以使用具有第一电压的第一电压供应(例如，VDD1)将驱动输出(例如，输出节点450)充电到第一阈值电压电平。可以根据本文中所描述的方法来执行605的操作。在一些实例中，605的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行。

在610处，存储器装置可基于使用第一电压供应将驱动输出充电到第一阈值电压电平而解除激活第一电路。可根据本文所描述的方法来执行610的操作。在一些实例中，610的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行。

在615处，存储器装置可激活第二电路(例如，第二上拉电路420)以使用具有高于第一电压的第二电压的第二电压供应(例如，VCCP)将驱动输出从第一阈值电压电平充电到大于第一阈值电压电平的第二阈值电压电平。可根据本文所描述的方法来执行615的操作。在一些实例中，615的操作的方面可由如参考图3A-3C和4所描述的反馈电路(例如，经由控制电路)执行。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法600。所述设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：激活第一电路(例如，第一上拉电路415)以使用具有第一电压的第一电压供应(例如，VDD1)将驱动输出(例如，输出节点450)充电到第一阈值电压电平；至少部分地基于使用所述第一电压供应将所述驱动输出充电到所述第一阈值电压电平而解除激活所述第一电路；和激活第二电路(例如，第二上拉电路420)以使用具有高于所述第一电压的第二电压的第二电压供应(例如，VCCP)将所述驱动输出从所述第一阈值电压电平充电到大于所述第一阈值电压电平的第二阈值电压电平。

在本文中所描述的方法600和设备的一些实例中，激活第一电路可包含用于进行以下操作的操作、特征、装置或指令：激活开关组件(例如，开关组件S7)以确立所述驱动输出和所述第一电压供应之间的导电路径。在本文中所描述的方法600和设备的一些实例中，解除激活第一电路可包含用于进行以下操作的操作、特征、装置或指令：解除激活所述开关组件(例如，开关组件S7)以使所述驱动输出与所述第一电压供应隔离。

在在本文中所描述的方法600和设备的一些实例中，激活第二电路可包含用于进行以下操作的操作、特征、装置或指令：激活第二开关组件(例如，开关组件S11)以在解除激活所述第一电路之后确立所述驱动输出和所述第二电压供应之间的导电路径。

本文中所描述的方法600和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：基于所述驱动输出的电压(例如，电压6)，修改与所述第一电路和所述第二电路耦合的逻辑组件(例如，NAND组件N1)的输出，其中所述修改解除激活所述第一电路并且激活所述第二电路。

本文中所描述的方法600和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：接收控制信号，并且基于所述控制信号，在将所述驱动输出充电到所述第二阈值电压电平之后，解除激活所述第二电路。

本文中所描述的方法600和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：激活第三电路以使用具有高于所述第二电压的第三电压的第三电压供应将所述驱动输出从所述第二阈值电压电平充电到大于所述第二阈值电压电平的第三阈值电压电平。

本文中所描述的方法600和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在包含所述第一和第二电路的驱动器(例如，驱动电路400)处接收在外部产生的控制信号，并且在将所述在外部产生的控制信号施加到与所述第一电路耦合的第一逻辑组件(例如，NAND组件N1)和与所述第二电路耦合的第二逻辑组件(例如，NAND组件N2)之前，使所述在外部产生的控制信号反相。

图7示出说明根据本公开的方面的支持电压的功率高效产生的一或多种方法700的流程图。方法700的操作可由如本文所描述的存储器装置或其组件实施。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在705处，存储器装置可激活第一电路(例如，第一上拉电路415)以使用具有第一电压的第一电压供应(例如，VDD1)将驱动输出(例如，输出节点450)充电到第一阈值电压电平。可以根据本文中所描述的方法来执行705的操作。在一些实例中，705的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行。

在710处，存储器装置可基于使用第一电压供应将驱动输出充电到第一阈值电压电平而解除激活第一电路。可根据本文所描述的方法来执行710的操作。在一些实例中，710的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行。

在715处，存储器装置可激活第二电路(例如，第二上拉电路420)以使用具有高于第一电压的第二电压的第二电压供应(例如，VCCP)将驱动输出从第一阈值电压电平充电到大于第一阈值电压电平的第二阈值电压电平。可根据本文所描述的方法来执行715的操作。在一些实例中，715的操作的方面可由如参考图3A-3C和4所描述的反馈电路(例如，通过控制电路)执行。

在720处，存储器装置可接收控制信号。可根据本文所描述的方法来执行720的操作。在一些实例中，720的操作的方面可由如参考图3A-3C和4所描述的缓冲电路或反馈电路执行。

在725处，存储器装置可基于控制信号，在将驱动输出充电到第二阈值电压电平之后，解除激活所述第二电路。可根据本文所描述的方法来执行725的操作。在一些实例中，725的操作的方面可由如参考图3A-3C和4所描述的控制电路执行。

图8示出说明根据本公开的方面的支持电压的功率高效产生的一或多种方法800的流程图。方法800的操作可由如本文所描述的存储器装置或其组件实施。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在805处，存储器装置可通过激活第一开关组件(例如，开关组件S7)使驱动输出(例如，输出节点450)与第一电压供应(例如，VDD1)耦合，所述第一电压供应具有第一电压。可根据本文所描述的方法来执行805的操作。在一些实例中，805的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行或促进。

在810处，存储器装置可基于在使驱动输出与第一电压供应耦合之后，所述驱动输出的电压达到第一阈值电平而使所述驱动输出与所述第一电压供应隔离。可根据本文所描述的方法来执行810的操作。在一些实例中，810的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行或促进。

在815处，存储器装置可通过在使驱动输出与第一电压供应隔离之后激活第二开关组件(例如，开关组件S11)来将所述驱动输出耦合到第二电压供应(例如，VCCP)，所述第二电压供应具有大于第一电压供应的第一电压的第二电压。可根据本文所描述的方法来执行815的操作。在一些实例中，815的操作的方面可由如参考图3A-3C和4所描述的反馈电路(例如，通过控制电路)执行或促进。

在一些实例中，如本文中所描述的设备可执行一或多种方法，例如方法800。所述设备可包含用于以下操作的特征、装置或指令(例如，存储可由处理器执行的指令的非暂时性计算机可读媒体)：通过激活第一开关组件(例如，开关组件S7)使驱动输出(例如，输出节点450)与第一电压供应(例如，VDD1)耦合，所述第一电压供应具有第一电压；基于在使所述驱动输出与所述第一电压供应耦合之后，所述驱动输出的电压达到第一阈值电平而使所述驱动输出与所述第一电压供应隔离；和通过在使所述驱动输出与所述第一电压供应隔离之后激活第二开关组件(例如，开关组件S11)来将所述驱动输出耦合到第二电压供应(例如，VCCP)，所述第二电压供应具有大于所述第一电压供应的所述第一电压的第二电压。

本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：将电压(例如，电压2)施加到第一开关组件，其中施加所述电压会激活所述第一开关组件以使得所述驱动输出从所述第一电压供应接收电荷。

在本文中所描述的方法800和设备的一些实例中，使所述驱动输出与所述第一电压供应隔离可包含用于进行以下操作的操作、特征、装置或指令：修改施加到所述第一开关组件的所述电压(例如，电压2)，其中修改所述电压解除激活所述第一开关组件以使得所述驱动输出停止从所述第一电压供应接收电荷。

本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：将电压(例如，电压4)施加到所述第二开关组件，其中施加所述电压会激活所述第二开关组件以使得所述驱动输出从所述第二电压供应接收电荷。

本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：基于驱动输出的电压，修改与第一开关组件耦合的逻辑组件(例如，NAND组件N1)输出的电压(例如，电压3)，其中修改所述逻辑组件输出的所述电压会解除激活所述第一开关组件。

本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：基于由逻辑组件输出的电压，修改与第二开关组件耦合的第二逻辑组件(例如，NAND组件N2)输出的电压(例如，电压4)，其中修改由所述第二逻辑组件输出的所述电压会激活所述第二开关组件。

本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在使驱动输出耦合到第二电压供应之后，使所述驱动输出与所述第二电压供应隔离。本文中所描述的方法800和设备的一些实例可另外包含用于进行以下操作的操作、特征、装置或指令：在使所述驱动输出与所述第二电压供应隔离之后，将所述驱动输出耦合到接地参考。

图9示出说明根据本公开的方面的支持电压的功率高效产生的一或多种方法900的流程图。方法900的操作可由如本文所描述的存储器装置或其组件实施。在一些实例中，存储器控制器可执行一组指令以控制存储器装置的功能元件来执行所描述的功能。另外或替代地，存储器装置可使用专用硬件执行所描述的功能的方面。

在905处，存储器装置可通过激活第一开关组件(例如，开关组件S7)使驱动输出(例如，输出节点450)与第一电压供应(例如，VDD1)耦合，所述第一电压供应具有第一电压。可根据本文所描述的方法来执行905的操作。在一些实例中，905的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行或促进。

在910处，存储器装置可将电压(例如，电压2)施加到第一开关组件，其中施加所述电压会激活所述第一开关组件以使得所述驱动输出从所述第一电压供应接收电荷。可根据本文所描述的方法来执行910的操作。在一些实例中，910的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行或促进。

在915处，存储器装置可基于在使驱动输出与第一电压供应耦合之后，所述驱动输出的电压(例如，电压6)达到第一阈值电平而使所述驱动输出与所述第一电压供应隔离。可根据本文所描述的方法来执行915的操作。在一些实例中，915的操作的方面可由如参考图3A-3C和4所描述的反馈电路执行或促进。

在920处，存储器装置可通过在使驱动输出与第一电压供应隔离之后激活第二开关组件(例如，开关组件S11)来将所述驱动输出耦合到第二电压供应(例如，VCCP)，所述第二电压供应具有大于第一电压供应的第一电压的第二电压。可根据本文所描述的方法来执行920的操作。在一些实例中，920的操作的方面可由如参考图3A-3C和4所描述的反馈电路(例如，通过控制电路)执行或促进。

在一些实例中，执行方法600、700、800和900的方面的设备可为包含与驱动电路400的输出节点(例如，输出节点450)和可操作以供应第一电压的第一电压供应(例如，VDD1)两者耦合的第一开关组件(例如，开关组件S7)的设备。所述设备还可包含与驱动器的输出节点和第一开关组件的输入(例如，栅极)耦合的反馈电路(例如，反馈电路425)。所述设备还可包含与驱动器的输出节点和可操作以供应比第一电压高的电压的第二电压供应(例如，VCCP)两者耦合的第二开关组件(例如，开关组件S11)。在一些实例中，第一电压供应在包含驱动器和第二电压供应的组件外部。

在一些实例中，所述反馈电路可包含与第二电压供应耦合的第三开关组件(例如，开关组件S8或S9)、与接地参考耦合的第四开关组件(例如，开关组件S10)，以及与第三开关组件和第四开关组件耦合的逻辑组件(例如，NAND组件N1)。

在一些实例中，所述设备可包含是反馈电路的部分的第一逻辑组件(例如，NAND组件N1)。在这类情况下，第一逻辑组件的输出可与第一开关组件耦合。在一些实例中，所述设备可包含与第一逻辑组件的输出和第二开关组件耦合的第二逻辑组件(例如，NAND组件N2)。

在一些实例中，所述设备可包含与第二电压供应耦合的第三开关组件(例如，开关组件S14)、与接地参考耦合的第四开关组件(例如，开关组件S16)，以及与输出节点和第三开关组件以及第四开关组件耦合的第五开关组件(例如，开关组件S13)。

在一些实例中，所述设备可包含与第一开关组件耦合的第一逻辑组件(例如，NAND组件N1)、与第二开关组件耦合的第二逻辑组件(例如，NAND组件N2)，以及可操作以在将控制信号施加(例如，传送或提供)到第一和第二逻辑组件之前使所述控制信号反相的一组开关组件(例如，开关组件S1到S6)。

在一些实例中，执行方法600、700、800和900的方面的设备可为包含可操作以使驱动器的输出节点(例如，输出节点450)与可操作以供应第一电平的电压的第一电压供应(例如，电压供应VDD1)耦合的第一上拉电路(例如，第一上拉电路415)。所述设备可包含反馈电路(例如，反馈电路425)，其与第一上拉电路耦合并且可操作以当输出节点的电压达到第一电平时解除激活第一上拉电路。所述设备还可包含第二上拉电路(例如，第二上拉电路420)，其可操作以在第一上拉电路被解除激活之后使输出节点耦合到第二电压供应(例如，VCCP)。第二电压供应可为可操作的以供应高于第一电平的第二电平的电压。

在一些实例中，所述反馈电路可为可操作的以至少部分地基于输出节点的电压而激活和解除激活第一上拉电路和第二上拉电路。在一些实例中，所述设备还包含缓冲电路(例如，缓冲电路410)，其可操作以延迟施加到与第一上拉电路耦合的第一逻辑组件(例如，NAND组件N1)和与第二上拉电路耦合的第二逻辑组件(例如，NAND组件N2)的控制信号。在一些实例中，所述设备可包含下拉电路(例如，下拉电路430)，其可操作以将输出节点耦合到接地参考以使得所述输出节点放电到阈值电平。

应注意，本文所描述的方法是可能的实施方案，且操作和步骤可重新布置或以其它方式修改，且其它实施方案是可能的。此外，可以组合方法中的两种或更多种的各部分。

可使用多种不同技术和技艺中的任一种表示本文中所描述的信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个以上描述中参考的数据、指令、命令、信息、信号、位、符号和码片。一些图式可将信号示出为单个信号；然而，所属领域的一般技术人员将理解，所述信号可表示信号总线，其中总线可具有多种位宽度。

如本文中所使用，术语“虚拟接地”是指保持在大约零伏(0V)的电压下而不直接与接地耦合的电路节点。因此，虚拟接地的电压可能会临时波动并且在稳定状态下返回到近似地0V。可使用如由运算放大器和电阻器组成的分压器的各种电子电路元件来实施虚拟接地。其它实施方案也是可能的。“虚拟接地”或“虚拟地接地”是指连接到约0V。

术语“电子通信”、“导电接触”、“连接”和“耦合”可指代支持信号在组件之间流动的组件之间的关系。如果组件之间存在可在任何时间支持信号在组件之间流动的任何导电路径，那么认为组件彼此电子通信(或彼此导电接触，或彼此连接，或彼此耦合)。在任何给定时间，基于包含所连接组件的装置的操作，彼此电子连通(或彼此导电接触，或彼此连接，或彼此耦合)的组件之间的导电路径可以是开路或闭路。所连接组件之间的导电路径可以是组件之间的直接导电路径，或所连接组件之间的导电路径可以是间接导电路径，其可以包含例如开关、晶体管或其它组件的中间组件。在一些情况下，可例如使用例如开关或晶体管的一或多个中间组件将所连接组件之间的信号流动中断一段时间。

术语“耦合”是指从组件之间的开路关系移动到组件之间的闭路关系的条件，在开路关系中，信号当前不能够经由导电路径在组件之间传达，在闭路关系中，信号可经由导电路径在组件之间传达。当例如控制器的组件将其它组件耦合在一起(例如，将组件A与组件B耦合，或将组件A耦合到组件B)时，所述组件起始允许信号在其它组件之间经由先前不准许信号流动的导电路径流动的改变。

术语“隔离”指代信号当前无法在组件之间流动的组件之间的关系。如果组件之间存在开路，那么组件彼此隔离。举例来说，由定位在两个组件之间的开关间隔开的所述组件在开关断开时彼此隔离。当控制器隔离两个组件时，控制器实现以下改变：阻止信号使用先前准许信号流动的导电路径在组件之间流动。

如本文所用，术语“大体上”意指经修饰特征(例如由术语大体上修饰的动词或形容词)不必是绝对的但要足够接近以便获得特征的优点。

如本文中所使用，术语“短接”是指其中在组件之间经由激活所讨论的两个组件之间的单个中间组件来建立导电路径的组件之间的关系。例如，短接到第二组件的第一组件可在这两个组件之间的开关关闭时与第二组件交换信号。因此，短接可以是实现电子通信的组件(或线路)之间的电荷流动的动态操作。

本文中论述的装置，包含存储器阵列，可形成于例如硅、锗、硅锗合金、砷化镓、氮化镓等半导体衬底上。在一些情况下，衬底为半导体晶片。在其它情况下，衬底可为绝缘体上硅(SOI)衬底，例如玻璃上硅(SOG)或蓝宝石上硅(SOP)，或另一衬底上的半导体材料的外延层。可以通过使用包含但不限于磷、硼或砷的各种化学物种的掺杂来控制衬底或衬底的子区的导电性。可以在衬底的初始形成或生长期间，通过离子植入或通过任何其它掺杂方法来执行掺杂。

本文中所论述的开关组件或晶体管可表示场效应晶体管(FET)，并且包括包含源极、漏极和栅极的三端装置。所述端可通过例如金属的导电材料连接到其它电子元件。源极和漏极可为导电的，且可包括经重掺杂(例如，简并)半导体区。源极和漏极可由轻掺杂的半导体区或沟道间隔开。如果沟道是n型(即，大部分载流子为电子)，那么FET可以被称作n型FET。如果沟道是p型(例如，大部分载流子为电洞)，那么FET可以被称作p型FET。沟道可以由绝缘栅极氧化物封端。可通过将电压施加到栅极来控制沟道导电性。举例来说，将正电压或负电压分别施加到n型FET或p型FET可导致沟道变得导电。当大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“断开”或“解除激活”。

本文结合附图阐述的描述内容描述了实例配置，且并不表示可以实施的或在权利要求书的范围内的所有实例。本文中所使用的术语“示范性”是指“充当实例、例子或说明”，且不“优选于”或“优于”其它实例。具体实施方式包含提供对所描述技术的理解的特定细节。然而，可在没有这些具体细节的情况下实践这些技术。在一些情况下，以框图形式展示众所周知的结构和装置以免混淆所描述实例的概念。

在附图中，类似组件或特征可具有相同的参考标记。此外，通过遵循虚线和第二标记的参考标记可以区分相同类型的各种组件，这些虚线和第二标记在相似组件当中予以区分。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记而与第二参考标记无关的类似组件中的任一个。

结合本文中的公开内容所描述的各种说明性块和模块可使用经设计以执行本文中所描述的功能的通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或其任何组合来实施或执行。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器也可实施为计算装置的组合(例如，DSP和微处理器的组合、多个微处理器、与DSP核心结合的一或多个微处理器，或任何其它此类配置)。

本文中所描述的功能可以硬件、由处理器执行的软件、固件或其任何组合来实施。如果以由处理器执行的软件实施，那么可将功能作为一或多个指令或代码存储于计算机可读媒体上或经由计算机可读媒体传输。其它实例和实施方案在本公开及所附权利要求书的范围内。举例来说，归因于软件的性质，本文中所描述的功能可使用由处理器执行的软件、硬件、固件、硬连线或任何这些的组合来实施。实施功能的特征也可在物理上位于各个位置处，包含经分布以使得功能的各部分在不同物理位置处实施。此外，如本文中(包含在权利要求书中)所使用，如在项列表(例如，后加例如“中的至少一个”或“中的一或多个”的短语的项列表)中所使用的“或”指示包含端点的列表，使得例如A、B或C中的至少一个的列表意指A或B或C或AB或AC或BC或ABC(即，A和B和C)。另外，如本文所用，短语“基于”不应理解为提及封闭条件集。举例来说，在不脱离本公开的范围的情况下，描述为“基于条件A”的示范性步骤可基于条件A和条件B两者。换句话说，如本文中所使用，短语“基于”应同样地解释为短语“至少部分地基于”。

计算机可读媒体包含非暂时性计算机存储媒体以及包含促进将计算机程序从一处传递到另一处的任何媒体的通信媒体两者。非暂时性存储媒体可以是可由通用或专用计算机存取的任何可供使用的媒体。借助于实例而非限制，非暂时性计算机可读媒体可以包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置，或可用以携载或存储呈指令或数据结构形式的所要程序代码装置且可由通用或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。并且，恰当地将任何连接称作计算机可读媒体。举例来说，如果使用同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术从网站、服务器或其它远程源传输软件，那么所述同轴电缆、光纤电缆、双绞线、数字订户线(DSL)或例如红外线、无线电和微波的无线技术包含在媒体的定义中。如本文中所使用，磁盘和光盘包含CD、激光光盘、光学光盘、数字多功能光盘(DVD)、软性磁盘和蓝光光盘，其中磁盘通常以磁性方式再现数据，而光盘用激光以光学方式再现数据。以上各者的组合也包含在计算机可读媒体的范围内。

提供本文中的描述以使得本领域技术人员能够制造或使用本公开。对本公开的各种修改对所属领域的技术人员来说将是显而易见的，且本文所定义的一般原理可在不脱离本公开的范围的情况下应用于其它变体。因此，本公开不限于本文描述的实例和设计，而是被赋予与本文公开的原理和新颖特征一致的最宽范围。

Claims (22)

1.一种用于操作驱动器的方法，其包括：

激活第一电路以使用具有第一电压的第一电压供应将驱动器输出充电到第一阈值电压电平；和

至少部分地基于使用所述第一电压供应将所述驱动器输出充电到所述第一阈值电压电平，修改与所述第一电路和第二电路耦合的逻辑组件的输出电压，其中所述修改：

解除激活所述第一电路；和

激活第二电路以使用具有高于所述第一电压的第二电压的第二电压供应将所述驱动器输出从所述第一阈值电压电平充电到大于所述第一阈值电压电平的第二阈值电压电平。

2.根据权利要求1所述的方法，其中激活所述第一电路包括：

激活开关组件以确立所述驱动器输出和所述第一电压供应之间的导电路径。

3.根据权利要求2所述的方法，其中激活所述第二电路包括：

激活第二开关组件以在解除激活所述第一电路之后确立所述驱动器输出和所述第二电压供应之间的导电路径。

4.根据权利要求2所述的方法，其中解除激活所述第一电路包括：

解除激活所述开关组件以使所述驱动器输出与所述第一电压供应隔离。

5.根据权利要求1所述的方法，其另外包括：

接收控制信号；和

至少部分地基于所述控制信号，在将所述驱动器输出充电到所述第二阈值电压电平之后，解除激活所述第二电路。

6.根据权利要求5所述的方法，其另外包括：

激活第三电路以使用具有高于所述第二电压的第三电压的第三电压供应将所述驱动器输出从所述第二阈值电压电平充电到大于所述第二阈值电压电平的第三阈值电压电平。

7.一种用于操作驱动器的方法，其包括：

在包括第一电路和第二电路的驱动器处接收在外部产生的控制信号；

在将所述在外部产生的控制信号施加到与所述第一电路耦合的第一逻辑组件和与所述第二电路耦合的第二逻辑组件之前，使所述在外部产生的控制信号反相；

激活所述第一电路以使用具有第一电压的第一电压供应将驱动器输出充电到第一阈值电压电平；

至少部分地基于使用所述第一电压供应将所述驱动器输出充电到所述第一阈值电压电平而解除激活所述第一电路；和

激活所述第二电路以使用具有高于所述第一电压的第二电压的第二电压供应将所述驱动器输出从所述第一阈值电压电平充电到大于所述第一阈值电压电平的第二阈值电压电平。

8.一种用于操作驱动器的方法，其包括：

通过激活第一开关组件使驱动器输出与第一电压供应耦合，所述第一电压供应具有第一电压；

至少部分地基于在使所述驱动器输出与所述第一电压供应耦合之后，所述驱动器输出的电压达到第一阈值电平而修改由与所述第一开关组件耦合的逻辑组件输出的电压；

至少部分地基于由所述逻辑组件输出的所述电压的所述修改，解除激活所述第一开关组件，其中解除激活所述第一开关组件使所述驱动器输出与所述第一电压供应隔离；和

通过在使所述驱动器输出与所述第一电压供应隔离之后激活第二开关组件来将所述驱动器输出耦合到第二电压供应，所述第二电压供应具有大于所述第一电压供应的所述第一电压的第二电压。

9.根据权利要求8所述的方法，其另外包括：

将电压施加到所述第一开关组件，其中施加所述电压会激活所述第一开关组件以使得所述驱动器输出从所述第一电压供应接收电荷。

10.根据权利要求9所述的方法，其中使所述驱动器输出与所述第一电压供应隔离包括：

修改施加到所述第一开关组件的所述电压，其中修改所述电压解除激活所述第一开关组件以使得所述驱动器输出停止从所述第一电压供应接收电荷。

11.根据权利要求9所述的方法，其另外包括：

将电压施加到所述第二开关组件，其中施加所述电压会激活所述第二开关组件以使得所述驱动器输出从所述第二电压供应接收电荷。

12.根据权利要求8所述的方法，其另外包括：

至少部分地基于由所述逻辑组件输出的所述电压，修改与所述第二开关组件耦合的第二逻辑组件输出的电压，其中修改由所述第二逻辑组件输出的所述电压会激活所述第二开关组件。

13.一种用于操作驱动器的方法，其包括：

通过激活第一开关组件使驱动器输出与第一电压供应耦合，所述第一电压供应具有第一电压；

至少部分地基于在使所述驱动器输出与所述第一电压供应耦合之后，所述驱动器输出的电压达到第一阈值电平而使所述驱动器输出与所述第一电压供应隔离；

通过在使所述驱动器输出与所述第一电压供应隔离之后激活第二开关组件来将所述驱动器输出耦合到第二电压供应，所述第二电压供应具有大于所述第一电压供应的所述第一电压的第二电压；

在使所述驱动器输出耦合到所述第二电压供应之后，使所述驱动器输出与所述第二电压供应隔离；和

在使所述驱动器输出与所述第二电压供应隔离之后，将所述驱动器输出耦合到接地参考。

14.一种用于驱动输出节点的驱动器，其包括：

第一开关组件，其与所述驱动器的所述输出节点和可操作以供应第一电压的第一电压供应耦合；

反馈电路，其与所述驱动器的所述输出节点和所述第一开关组件的输入耦合；

第一逻辑组件，其为所述反馈电路的部分，其中所述第一逻辑组件的输出与所述

第一开关组件耦合；

第二开关组件，其与所述驱动器的所述输出节点和可操作以供应比所述第一电压高的电压的第二电压供应耦合；和

第二逻辑组件，其与所述第一逻辑组件的所述输出和所述第二开关组件耦合。

15.根据权利要求14所述的驱动器，其中所述第一电压供应在包含所述驱动器和所述第二电压供应的组件外部。

16.根据权利要求14所述的驱动器，其中所述反馈电路包括：

第三开关组件，其与所述第二电压供应耦合；

第四开关组件，其与接地参考耦合；和

逻辑组件，其与所述第三开关组件和所述第四开关组件耦合。

17.根据权利要求14所述的驱动器，其另外包括：

第三开关组件，其与所述第二电压供应耦合；

第四开关组件，其与接地参考耦合；和

第五开关组件，其与所述输出节点以及所述第三开关组件和所述第四开关组件耦合。

18.根据权利要求14所述的驱动器，其另外包括：

第一逻辑组件，其与所述第一开关组件耦合；

第二逻辑组件，其与所述第二开关组件耦合；和

开关组件集，其可操作以在将控制信号施加到所述第一逻辑组件和所述第二逻辑组件之前使所述控制信号反相。

19.一种用于驱动输出节点的驱动器，其包括：

第一上拉电路，其可操作以将所述驱动器的所述输出节点与可操作以供应第一电平的电压的第一电压供应耦合；

反馈电路，其与所述第一上拉电路耦合并且可操作以当所述输出节点的电压达到所述第一电平时解除激活所述第一上拉电路；和

第二上拉电路，其可操作以在所述第一上拉电路被解除激活之后将所述输出节点耦合到第二电压供应，其中所述第二电压供应可操作以供应高于所述第一电平的第二电平的电压。

20.根据权利要求19所述的驱动器，其中所述反馈电路可操作以至少部分地基于所述输出节点的电压而激活和解除激活所述第一上拉电路和所述第二上拉电路。

21.根据权利要求19所述的驱动器，其另外包括：

缓冲电路，其可操作以延迟施加到与所述第一上拉电路耦合的第一逻辑组件和与所述第二上拉电路耦合的第二逻辑组件的控制信号。

22.根据权利要求19所述的驱动器，其另外包括：

下拉电路，其可操作以将所述输出节点耦合到接地参考以使得所述输出节点放电到阈值电平。