CN112673427A - 数据状态同步 - Google Patents

数据状态同步 Download PDF

Info

Publication number
CN112673427A
CN112673427A CN201980059074.3A CN201980059074A CN112673427A CN 112673427 A CN112673427 A CN 112673427A CN 201980059074 A CN201980059074 A CN 201980059074A CN 112673427 A CN112673427 A CN 112673427A
Authority
CN
China
Prior art keywords
data
cells
memory
selected group
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980059074.3A
Other languages
English (en)
Other versions
CN112673427B (zh
Inventor
P·阿马托
M·达拉波拉
D·巴卢智
D·卡拉乔
E·孔法洛涅里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112673427A publication Critical patent/CN112673427A/zh
Application granted granted Critical
Publication of CN112673427B publication Critical patent/CN112673427B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0088—Write with the simultaneous writing of a plurality of cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Abstract

一种实例设备包含：存储器，其包括对应于电阻可变存储器单元的相应群组的多个管理单元；以及控制器，其耦合到所述存储器。所述控制器配置成使得对所述存储器单元的选定群组执行清洁操作且生成错误校正码ECC奇偶校验数据。所述控制器可进一步配置成使得对单元的所述选定群组执行写入操作，从而将至少一个数据值的反转状态写入到单元的所述选定群组且将所述ECC奇偶校验数据中的至少一个的反转状态写入到单元的所述选定群组。

Description

数据状态同步
技术领域
本公开大体上涉及半导体存储器和方法，且更具体地说，涉及与存储器相关联的数据状态同步。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路和/或外部可移除装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。易失性存储器可能需要电力来维持其数据，且可包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在不被供电时保存所存储的数据来提供永久性数据，并且可包含NAND闪存存储器、NOR闪存存储器、只读存储器(ROM)，以及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)，等等。
存储器装置可用作需要高存储器密度、高可靠性和低功率消耗的各种电子应用的易失性和非易失性存储器。非易失性存储器可以用于例如个人计算机、便携式存储棒、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝电话、便携式音乐播放器(例如，MP3播放器)、影片播放器以及其它电子装置。例如程序代码、用户数据的数据和/或例如基本输入/输出系统(BIOS)的系统数据通常存储在非易失性存储器装置中。
电阻可变存储器(例如，PCRAM)包含电阻可变存储器单元，所述电阻可变存储器单元可基于存储元件(例如，具有可变电阻的存储元件)的电阻来存储数据。由此，电阻可变存储器单元可编程为通过改变电阻可变存储元件的电阻水平来存储对应于目标状态的数据。通过将电场或能量的源(例如，正或负电信号(例如，正或负电压或电流信号))施加到电阻可变存储器单元，所述电阻可变存储器单元可编程为对应于特定电阻的目标状态。
可针对电阻可变存储器单元设置数个状态(例如，电阻状态)中的一个。举例来说，单层级单元(SLC)可编程为两个状态(例如，逻辑1或0)中的一个，这可取决于单元编程为高于还是低于特定水平的电阻。作为额外实例，各种电阻可变存储器单元可编程为对应于相应数字模式(例如，10、01、00、11、111、101、100、1010、1111、0101、0001等)的多个不同状态中的一个。这些单元可被称为多状态单元、多数字单元和/或多层级单元(MLC)。
举例来说，可通过响应于所施加的询问电压感测经过单元的电流来确定(例如，读取)电阻可变存储器单元的状态。基于单元的电阻而变化的所感测电流可指示单元的状态(例如，由单元存储的二进制数据)。然而，已编程的电阻可变存储器单元的电阻可随时间推移而漂移(例如，偏移)。电阻漂移可导致错误地感测电阻可变存储器单元(例如，确定单元处于其已编程为的状态以外的状态中)以及其它问题。
附图说明
图1为根据本公开的数个实施例的呈包含能够提供数据状态同步的存储器系统的计算系统形式的设备的框图。
图2A到2B说明经历电阻漂移的一组电阻可变存储器单元。
图3A说明根据本公开的数个实施例的与提供用于写入操作的数据状态同步相关联的流程图。
图3B说明根据本公开的数个实施例的与提供用于写入操作的数据状态同步相关联的另一流程图。
图4A说明根据本公开的数个实施例的与提供数据状态同步相关联的管理单元的状态。
图4B说明根据本公开的数个实施例的与提供数据状态同步相关联的管理单元的另一状态。
图5说明根据本公开的数个实施例的与提供用于装置页上的写入操作的数据状态同步相关联的流程图。
图6说明根据本公开的数个实施例的与提供用于读取操作的数据状态同步相关联的流程图。
图7说明根据本公开的数个实施例的与提供用于读取操作的数据状态同步相关联的另一流程图。
具体实施方式
本公开包含数据状态同步的设备和方法。一种实例设备包含：存储器，其包括对应于电阻可变存储器单元的相应群组的多个管理单元；以及控制器，其耦合到所述存储器。控制器配置成使得对存储器单元的选定群组执行清洁操作且生成错误校正码(ECC)奇偶校验数据。控制器可进一步配置成使得对单元的选定群组执行写入操作，从而将至少一个数据值的反转状态写入到单元的选定群组且将ECC奇偶校验数据中的至少一个的反转状态写入到单元的选定群组。
本公开的实施例可提供例如减少电阻可变存储器单元的错误读取的益处，所述电阻可变存储器单元的电阻水平可随时间推移(例如，在编程为目标状态之后)而漂移。因此，相较于先前方法，实施例可改进数据可靠性和/或数据完整性。举例来说，与电阻漂移的校正相关联的各种先前方法包含追踪电阻漂移(例如，在后台中实时地追踪)，以及基于单元处于特定状态中的时间量而“刷新”单元(例如，将单元设置回到其目标状态)和/或调整感测阈值电压电平以适应于漂移。举例来说，这类方法可能需要持续地保存关于漂移时间的信息，且/或可能需要恒定电源，所述恒定电源可能并不可供用于各种应用，例如移动应用。
另一先前方法可能涉及始终写入特定群组(例如，单元页)的所有单元，使得在同一时间“设置”或“重置”所有单元。由于需要对例如可能不需要编程脉冲的单元进行编程，这类方法在能量消耗方面可能是昂贵的。相反地，本公开的数个实施例可能以减少由单元电阻漂移引起的错误读取同时相较于先前方法减少能量消耗的方式提供数据状态同步。另外，各种实施例可在不追踪漂移时间的情况下提供数据状态同步，这可提供例如不需要恒定电源(例如，电池电源)的益处以及其它益处。
在某一其它先前方法中，可由位于存储器装置外部的电路系统，例如由位于主机装置上的电路系统和/或由位于存储器装置外部的控制电路提供数据状态同步。在这些方法中，可在将数据写入到物理块地址之前将物理块地址的状态更新为空闲状态。另外，在这些方法中，命令和/或数据可传送出存储器装置以执行数据状态同步。
相反地，本文中的实施例可允许使用位于存储器装置上或内的电路系统来执行数据状态同步，相较于由存储器装置外部的电路系统协调或执行数据状态同步的方法，这可允许减少时间和/或处理功率。此外，本文中的实施例可允许在不将物理块地址的状态更新为空闲状态的情况下在无效状态与有效状态之间切换物理块地址的状态，这可简化数据状态同步。另外，本文中的实施例可允许对小管理单元(SMU)以及大管理单元(LMU)执行数据状态同步。如本文中所使用，LMU为约4千字节的管理单元，而SMU为约64字节的管理单元。
在本公开的以下详细描述中，参考形成本公开的一部分的附图，且图中通过图解方式展示可实践本公开的一或多个实施例的方式。足够详细地描述这些实施例以使得所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例，且可在不脱离本公开的范围的情况下进行工艺、电气和结构改变。
如本文中所使用，例如“N”和“M”的指定符，尤其是关于图式中的参考标号，指示可以包含数个如此指定的特定特征。还应理解，本文中所使用的术语仅出于描述特定实施例的目的，并且并不打算作为限制。如本文中所使用，除非上下文另外明确规定，否则单数形式“一(a、an)”和“所述”可包含单个及多个指示物。另外，“数个”、“至少一个”和“一或多个”(例如，数个存储器单元)可指一或多个存储器单元，而“多个”意欲指这些事物中的多于一个。此外，贯穿本申请案在容许意义上(例如，可能、能够)而非在强制性意义上(例如，需要)使用词语“可(can和may)”。
本文中的图遵循编号定则，其中第一一或多个数字对应于图号，且剩余的数字标识图式中的元件或组件。可通过使用类似数字来标识不同图之间的类似元件或组件。举例来说，557可指图5中的元件“57”，且类似元件可在图6中表示为657。
图1为根据本公开的数个实施例的呈包含能够提供数据状态同步的存储器系统104的计算系统100形式的设备的框图。如本文中所使用，存储器系统104、控制器108或存储器装置110也可单独地被视为“设备”。存储器系统104可以是例如固态驱动器(SSD)，且可包含主机接口106、控制器108(例如，定序器和/或其它控制电路系统)，以及数个存储器装置110，其可充当系统104的存储器并且可被称为存储器110。
控制器108可经由主机接口106耦合到主机102且经由存储器接口111耦合到存储器110，并且可用于在存储器系统104与主机102之间传送数据。主机接口106可呈标准化接口形式。举例来说，当存储器系统104用于计算系统100中的数据存储时，接口106可以是串行高级技术附件(SATA)、外围组件互连高速(PCIe)或通用串行总线(USB)以及其它连接器和接口。一般来说，经由主机接口102彼此耦合的存储器系统104和主机102可各自具有用于经由主机接口106传递控制、地址、数据和其它信号的可兼容接受器。类似地，控制器108和存储器110可各自具有可与存储器接口111兼容的接受器。接口111可支持各种标准且/或遵从各种接口类型(例如，DDR、ONFI、NVMe等)。
主机102可以是主机系统，例如个人膝上型计算机、台式计算机、数码相机、移动电话或存储卡读取器，以及各种其它类型的主机。主机102可包含系统主板和/或底板，且可包含数个存储器存取装置(例如，数个处理器)。主机102也可以是存储器控制器，例如其中存储器系统104是存储器装置(例如，具有裸片上控制器的存储器装置)。
控制器108可与存储器110(其在一些实施例中可以是单个裸片上的数个存储器阵列)通信以控制数据读取、写入和擦除操作以及其它操作。举例来说，控制器108可在与对应于存储器110的裸片或小片相同的裸片上或不同的裸片上。
如上文所描述，控制器108可耦合到存储器接口111，所述存储器接口111将控制器108耦合到存储器110。控制器108可包含例如呈硬件和/或固件形式的数个组件(例如，一或多个集成电路)和/或用于控制对存储器110的存取且/或用于促进主机102与存储器110之间的数据传送的软件。
控制器108可包含管理组件107。管理组件107可提供且管理可用以定位存储在存储器110中的数据的信息(例如，数据)，且识别(例如，在编程操作期间)已存取对应于存储在存储器110中的数据的地址(例如，逻辑地址)所处于的频率。这类信息可存储在表109(例如，逻辑到物理(L2P)地址表)中。举例来说，表109可包含逻辑到物理地址映射，且可指示在编程操作期间已存取物理地址所处于的频率。在数个实施例中，控制器108配置成独立于与命令(例如，写入命令)相关联的特定逻辑地址而选择存储器单元的群组(例如，页)，且通过更新及维持逻辑到物理地址表107来将与写入命令相关联的数据定位在存储器110中。
存储器110可包含数个存储器阵列(图中未示)、存储器控制器112、错误校正码(ECC)电路系统113和/或反转电路系统115。ECC电路系统113和/或反转电路系统115可位于存储器110的内部，且可对由存储器110接收到的数据分别执行错误校正和/或反转操作，如本文中结合图3A到3B、4A到4B和5到7更详细地描述。
ECC电路系统113可配置成生成和/或解码奇偶校验位，作为对由存储器110存储的数据的错误校正操作的一部分。在一些实施例中，ECC电路系统113可包含配置成向存储器110提供错误校正功能的逻辑和/或硬件。类似地，反转电路系统115可包含配置成向存储器110提供数据反转逻辑功能的逻辑和/或硬件。举例来说，反转电路系统115可配置成执行反转操作，如本文中更详细地描述。
通过在存储器110上或内包含电路系统113和/或反转逻辑115，一些实施例可允许错误校正、数据反转和/或数据状态同步的并行化，如本文中结合图5到7更详细地描述。这可允许相较于使用存储器110外部的电路系统执行数据状态同步、错误校正和/或数据反转的方法而优化和/或改进使用存储器100执行的写入操作。另外，通过在存储器110上或内包含ECC电路系统113和/或反转逻辑115，一些实施例可进一步允许裸片上读取重试功能，这可改进对存储器系统104和/或主机102的错误信号传递，如本文中结合图6到7更详细地描述。
存储器控制器112、ECC电路系统113和/或反转电路系统115可配置成向存储器110提供数据状态同步。因此，在一些实施例中，存储器110可配置成在不妨碍主机102的情况下执行数据状态同步操作。换句话说，在一些实施例中，存储器110可配置成执行裸片上数据状态同步。
存储器控制器112可位于存储器110的内部，且可经由存储器接口111从控制器108接收命令(例如，写入命令、读取命令、刷新命令等)。如下文中进一步描述，在数个实施例中，存储器控制器112可配置成通过独立于控制器108和/或主机102(例如，在无来自外部控制器108或主机102的协助的情况下)为存储器110提供数据状态同步来管理单元电阻漂移。
存储器110的存储器阵列可包括例如非易失性电阻可变存储器单元，所述非易失性电阻可变存储器单元各自具有相关联的选择元件和存储元件。每一电阻可变存储器单元中的选择元件可操作(例如，接通/断开)以选择存储器单元，以便对电阻可变存储器单元执行例如数据编程和/或数据读取操作的操作。
在一些实施例中，存储器单元可组织成存储器单元页，例如用户页。在非限制性实例中，存储器单元可组织成包含以下各项的页：512位(例如，64字节)、用于执行三重错误校正码的30奇偶校验位、反转位(例如，一位反转旗标)，和/或一个或多个额外位。在这一实例中，用户页大小可包含588位(例如，68字节)。
如本文中所使用，存储元件是指电阻可变存储器单元的可编程部分。举例来说，在PCRAM和RRAM单元中，存储元件可包含存储器单元的例如具有可响应于所施加编程信号(例如，电压和/或电流脉冲)而编程为数据状态的电阻的部分。存储元件可包含电阻可变材料，例如相变材料(例如，相变硫属化物合金)，例如铟(In)-锑(Sb)-碲(Te)(IST)材料，例如In2Sb2Te5、In1Sb2Te4、In1Sb4Te7等，或锗-锑-碲(GST)材料，例如Ge-Sb-Te材料，例如Ge2Sb2Te5、Ge1Sb2Te4、Ge1Sb4Te7等。如本文中所使用的加连字符的化学组合物符号指示特定混合物或化合物中包含的元素，并且意欲表示涉及所指示元素的所有化学计算量。其它相变材料可包含GeTe、In-Se、Sb2Te3、GaSb、InSb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se-Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd和Ge-Te-Sn-Pt，以及各种其它相变材料。
选择元件也可以是硫属化物材料，例如上文所描述的硫属化物材料。虽然选择元件和存储元件可包括不同硫属化物材料，但实施例不限于此。举例来说，每一单元可包括可充当存储元件和选择元件(例如，开关和存储材料(SSM))两者的材料(例如，硫属化物材料)。
相较于NAND存储器阵列的浮动栅极单元，可重写电阻可变存储器单元。举例来说，特定数据模式可在不一定擦除先前存储在群组中的数据的情况下编程为一组电阻可变存储器单元。
电阻存储器单元可在施加例如两个操作信号(例如，编程和/或重置信号)之间的时间期间经历电阻漂移(例如，朝着较高电阻)。也就是说，电阻存储器单元的电阻水平可随时间推移偏移。这类电阻漂移可由编程之后的单元的电阻水平的电阻自发增大引起，例如由存储元件(例如，相变材料)的非晶形部分的结构松弛引起。
在操作中，数据可例如作为数据页写入到存储器110和/或从存储器110读取。由此，数据页可指存储器系统的数据传送大小。数据可在被称为扇区(例如，主机扇区)的数据段中发送到主机(例如，主机102)/从主机发送。由此，数据的扇区可指主机的数据传送大小。在数个实施例中，存储器110可将管理单元存储在存储器单元(例如，电阻可变存储器单元)的相应群组(例如，物理页)中。虽然实施例不限于此，但管理单元可对应于逻辑页大小(例如，主机(例如主机102)的数据传送大小)和/或存储器系统(例如，系统104)的数据管理大小，其可为例如4KB、8K等。然而，实施例不限于此，且页大小可对应于约544位的用户页大小，如上文所描述。作为实例，管理单元可(例如，经由控制器108)映射到存储器单元的物理页。然而，数个管理单元(例如，大管理单元(LMU)和/或小管理单元(SMU))可能映射到物理页。
图2A到2B说明经历电阻漂移的一组电阻可变存储器单元222-1、222-2、222-3、222-4、224-5、222-6、222-7和222-8(统称为单元222)。虽然实施例不限于此，但电阻分布274对应于重置状态(例如，为“0”的二进制数据值)，且电阻分布276对应于设置状态(例如，为“1”的二进制数据值)。如图2B中所展示，重置状态(例如，分布274)对应于比设置状态(例如，分布276)更高的电阻水平。电阻分布272对应于编程为分布276的单元，但在编程之后，其阈值电压随时间推移而向上漂移。
在图2A中，240-1表示存储在存储器单元222的群组中的数据模式(例如，单元222中的每一个编程为重置状态，使得每一单元存储为“0”的二进制值)。箭头242表示对群组执行写入操作且哪一个导致存储在单元222的群组中的不同数据模式240-2。在这一实例中，写入操作242涉及将单元222-1、222-3、222-5和222-7编程为设置状态。
箭头244表示对存储器单元222的群组执行的后续写入操作，使得不同数据模式240-3存储在单元的群组中。如图2A中所展示，后续写入操作244涉及将存储器单元222-5和222-7从设置状态(例如，“1”)编程回到重置状态(例如，“0”)。写入操作244还包含将单元222-2和222-4从重置状态编程为设置状态，同时在写入操作244期间，单元222-1和222-3仍处于设置状态中且单元222-6和222-8仍处于重置状态中。
转而参看图2B，在写入操作242与后续写入操作244之间的时间(例如，被称为漂移时间)期间，存储器单元222的群组经历电阻漂移。在漂移时间内，举例来说，在写入操作242期间编程为设置状态(例如，分布276)的所述存储器单元(例如，存储器单元222-1、222-3、222-5和222-7)的电阻水平漂移到电阻分布272(例如，更接近于电阻分布274)，而在后续写入操作244期间编程为重置状态(例如，分布274)的所述存储器单元(例如，单元222-5和222-7)的电阻水平返回到重置分布274。因此，数据模式240-3(例如，在写入操作244之后)包含与属于电阻分布274的单元(例如，单元222-5和222-7)共存的属于电阻分布272的单元(例如，单元222-1和222-3)。由此，用于读取群组222(例如，用以区分存储“0”和“1”的单元)的感测电压278可能无法准确地确定属于重叠的分布272和274的单元的状态，这可能导致读取错误。
考虑到漂移的先前方法可能涉及始终编程所有单元页(例如，将编程脉冲施加到状态改变的所述单元和状态保持相同的所述单元)，且/或追踪与单元相关联的漂移时间并视需要调整感测阈值电压(例如，278)。然而，这些方法可能需要恒定电源且/或可相较于本公开的各种实施例提供增加的功率消耗。
其它先前方法与保持存储不同数据单元的存储器单元的电阻水平之间的差距相关联。举例来说，可基于追踪的漂移时间来调整具有高于和/或低于特定阈值的漂移电阻水平的所述存储器单元。然而，在绝对时间信息不可用而使得不再追踪漂移时间时，这种先前方法可能并不适用。这可尤其在电源(例如，需要用来追踪漂移时间)通常不可供用于例如存储器系统(例如，智能电话或任何其它移动系统)时存在问题。
本公开的实施例可提供益处，例如以节能方式减少电阻可变存储器单元上的错误数据读取(例如，由电阻可变存储器单元的电阻漂移引起)而不追踪与电阻可变存储器单元的编程状态相关联的漂移时间。举例来说，实施例可提供数据状态同步，所述数据状态同步消除在没有与漂移时间相关联的信息的情况下具有无法与新编程的重置状态(例如，电阻分布274)区分开的漂移设置状态(例如，漂移到电阻分布274附近或与其重叠的电阻分布272)的风险。
图3A说明根据本公开的数个实施例的与提供数据状态同步相关联的流程图350。如结合图1所描述，管理单元可对应于特定数据大小，并且可映射到存储器单元的特定群组(例如，电阻可变存储器单元的页)。
流程图350说明根据一些方法的管理单元的状态转变的实例。图3A中所展示的实例说明管理单元的“空闲”状态358、“有效”状态354和“无效”状态356。可例如通过控制器来追踪管理单元的状态，所述控制器例如图1中所展示的控制器108。在数个实施例中，与存储器装置(例如，存储器110)相关联的管理单元可能已经历流程图350中所说明的状态转变，所述存储器装置包括根据本公开的数个实施例的与提供数据状态同步相关联的电阻可变存储器单元。电阻可变存储器单元可例如编程为两个电阻状态中的一个(例如，可对应于逻辑“1”的设置状态，和可对应于逻辑“0”的重置状态)。虽然实施例不限于此，但重置状态可对应于比设置状态更高的电阻水平。
空闲状态358可指管理单元已经历“清洁”操作且准备好将其编程为新的数据模式。清洁操作可能涉及重置对应管理单元的所有存储器单元(例如，将所有单元放置在“0”状态中)。有效状态354可指存储有效数据(例如，目前由系统使用且具有最新的L2P映射条目的数据)的管理单元。无效状态356可指存储无效数据(例如，对应于失效L2P映射条目的数据)的管理单元。
在图3A中，箭头353表示管理单元响应于将特定数据模式存储在对应于选定管理单元的一组单元中的写入操作而从空闲状态358到有效状态354的状态转变。响应于写入操作，由控制器108映射的选定管理单元的状态经更新(例如，从空闲更新到有效)，以反映选定管理单元目前存储有效数据。作为实例，响应于接收到的写入命令(例如，从主机102接收到控制器108的写入命令)，可选择具有空闲状态的数个管理单元之中的特定管理单元以对其编程主机数据(例如，从主机接收到的数据模式)。
箭头359表示管理单元响应于失效而从有效状态354到无效状态356的状态转变(例如，使得其对应的映射条目不再为最新的)。举例来说，响应于从主机接收到的微调命令，管理单元的状态可从有效更新为无效，这可导致逻辑擦除(例如，使得并不从对应的单元页以物理方式擦除数据)。
箭头357表示选定管理单元响应于经历清洁操作而从无效状态356到空闲状态358的转变，在所述清洁操作中，对应于管理单元的单元皆处于相同状态(例如，重置状态)中。清洁操作可提供对与管理单元相对应的单元的群组执行的后续写入操作的数据状态同步。举例来说，通过在执行后续写入命令以将另一(例如，不同)数据模式存储在群组中之前使群组的所有可变电阻存储器单元处于相同状态(例如，重置状态)，图3A的方法可通过避免发生单元阈值电压分布重叠(例如，图2A和2B中所描述的重叠)来减少读取错误。响应于清洁操作而将管理单元的状态更新到空闲状态可使管理单元返回到可用于进行下一写入操作的管理单元池。在数个实施例中，清洁操作可提供为后台操作，以减少与执行例如群组存储器单元上的主机命令相关联的延迟。
在数个实施例中，清洁操作可包含仅将重置信号施加于群组中的尚未处于重置状态中的所述单元。由此，尚未处于重置状态中的所述单元在同一时间(例如，同时)被编程为重置状态。这种同步防止漂移设置状态(例如，对应于经漂移的设置状态的电阻分布272)与新编程的重置状态(例如，对应于经调整的重置状态的电阻分布274)共存，所述共存可能(例如，通过减少两个状态之间的差距)导致如结合图2B所说明的错误数据读取。
此外，由于(例如，在清洁之前)已编程为重置状态的存储器单元无需重新编程为重置状态，因此可能以节能方式通过防止重置脉冲施加于已处于重置状态中的单元来执行清洁操作。虽然具有漂移重置状态的存储器单元与具有新编程的重置状态的存储器单元共存，但是由于控制器(例如，控制器108和/或112)知晓存储器单元在编程为不同数据模式之前始终处于重置状态中，所以所述分布可能不导致错误数据读取。由此，无需执行漂移调整，且因此，无需追踪漂移时间。
在一些方法中，与流程图350相关联的提供数据状态同步可包含确定主机数据模式是否包含阈值数量(例如，大于一半)的具有特定数据值(例如，数据值“0”)的数据单元，且响应于确定主机数据模式包含至少阈值数量的具有特定数据值的数据单元，在将数据模式存储在电阻可变存储器单元的群组中之前执行模式反转。举例来说，执行模式反转可包含转换主机数据模式的数据单元(例如，位)，使得对应于为“0”的数据值的所有数据单元转换到数据值“1”，且对应于为“1”的数据值的所有数据单元转换到数据值“0”。将结合图5和6进一步描述模式反转。
执行模式反转可提供益处，例如相较于在没有模式反转的情况下群组中将被编程为较低电阻状态(例如，对应于设置状态)的单元的数量，减少群组中被编程为较低电阻状态(例如，对应于设置状态)的单元的数量。将结合图4A和4B进一步描述执行模式反转。
图3B说明根据本公开的数个实施例的与提供用于写入操作的数据状态同步相关联的另一流程图。在图3B中，箭头359表示管理单元响应于失效而从有效状态354到无效状态356的状态转变(例如，使得其对应的映射条目不再为最新的)。举例来说，响应于从主机接收到的微调命令，管理单元的状态可从有效更新为无效，这可导致逻辑擦除(例如，使得并不从对应的单元页以物理方式擦除数据)。
箭头357表示选定管理单元响应于经历写入操作而从无效状态356到有效状态354的转变。相比于图3A中所说明的实例，如图3B中所展示，管理单元可在不需要管理单元处于空闲状态状态中的情况下从有效状态354转移到无效状态356(且反之亦然)。在一些实施例中，这可允许待由存储器装置执行的操作相较于一些方法更少，这可导致执行存储器操作的时间减少和/或由存储器装置消耗的功率减少。
在一些实施例中，如上文结合图3A所论述，可执行清洁操作，其中对应于管理单元的单元皆处于相同状态(例如，重置状态)中。清洁操作可提供对与管理单元相对应的单元的群组执行的后续写入操作的数据状态同步。举例来说，通过在执行后续写入命令以将另一(例如，不同)数据模式存储在群组中之前使群组的所有可变电阻存储器单元处于相同状态(例如，重置状态)，图3A的方法可通过避免发生单元阈值电压分布重叠(例如，图2A和2B中所描述的重叠)来减少读取错误。响应于清洁操作而将管理单元的状态更新到空闲状态可使管理单元返回到可用于进行下一写入操作的管理单元池。在数个实施例中，清洁操作可提供为后台操作，以减少与执行例如群组存储器单元上的主机命令相关联的延迟。
在数个实施例中，清洁操作可包含仅将重置信号施加于群组中的尚未处于重置状态中的所述单元。由此，尚未处于重置状态中的所述单元在同一时间(例如，同时)被编程为重置状态。这种同步防止漂移设置状态(例如，对应于经漂移的设置状态的电阻分布272)与新编程的重置状态(例如，对应于经调整的重置状态的电阻分布274)共存，所述共存可能(例如，通过减少两个状态之间的差距)导致如结合图2B所说明的错误数据读取。
此外，由于(例如，在清洁之前)已编程为重置状态的存储器单元无需重新编程为重置状态，因此可能以节能方式通过防止重置脉冲施加于已处于重置状态中的单元来执行清洁操作。虽然具有漂移重置状态的存储器单元与具有新编程的重置状态的存储器单元共存，但是由于控制器(例如，控制器108和/或112)知晓存储器单元在编程为不同数据模式之前始终处于重置状态中，所以所述分布可能不导致错误数据读取。由此，无需执行漂移调整，且因此，无需追踪漂移时间。
在一些方法中，与流程图350相关联的提供数据状态同步可包含确定主机数据模式是否包含阈值数量(例如，大于一半)的具有特定数据值(例如，数据值“0”)的数据单元，且响应于确定主机数据模式包含至少阈值数量的具有特定数据值的数据单元，在将数据模式存储在电阻可变存储器单元的群组中之前执行模式反转。举例来说，执行模式反转可包含转换主机数据模式的数据单元(例如，位)，使得对应于为“0”的数据值的所有数据单元转换到数据值“1”，且对应于为“1”的数据值的所有数据单元转换到数据值“0”。将结合图5和6进一步描述模式反转。
执行模式反转可提供益处，例如相较于在没有模式反转的情况下群组中将被编程为较低电阻状态(例如，对应于设置状态)的单元的数量，减少群组中被编程为较低电阻状态(例如，对应于设置状态)的单元的数量。将结合图4A和4B进一步描述执行模式反转。
图4A说明根据本公开的数个实施例的与提供数据状态同步相关联的管理单元420的状态。如上文所描述，管理单元420可以是大管理单元(LMU)或小管理单元(SMU)。在一些实施例中，LMU可以是约4K字节的管理单元，而SMU可为约64字节。
在图4A的实例中，存储器410包括对应于可编程为重置状态和设置状态的电阻可变存储器单元的相应群组的多个管理单元，但图4A中仅展示一个管理单元(例如，管理单元420)。如结合图3A和3B所说明，重置状态可对应于为“0”的二进制数据值，且具有比设置状态的电阻水平更高的电阻水平。类似地，设置状态可对应于为“1”的二进制数据值，但实施例不限于此。
如图4A中所展示，根据本公开的数个实施例，包括存储器410的存储器系统(例如，存储器系统104)从主机(例如，主机102)接收主机数据模式426，且写入主机数据模式426。在编程为存储主机数据模式426之前，管理单元420处于空闲状态中(例如，420-1处所展示)，其中所有电阻可变存储器单元422-1、...、422-8处于相同状态(例如，重置状态)中。在数个实施例中，管理单元可包括指示存储在管理单元中的数据模式反转或未反转的旗标(例如，424-1、...、424-4)。在编程为主机数据模式426之前，旗标424-1也可能处于重置状态中(例如，具有为“0”的二进制数据值)。旗标可以是管理单元中的特定位，但实施例不限于此。
响应于接收到与主机数据模式426相关联的写入命令，控制器(例如，控制器108)配置成响应于确定主机数据模式426包含至少阈值数量(例如，大于一半)的具有特定数据值的数据单元而在将数据模式存储到管理单元之前执行模式反转。举例来说，如图4A中所展示，主机数据模式426包括五个具有为“1”的二进制数据值的数据单元426-3、426-4、426-6、426-7和426-8。当确定(例如，预定)阈值数量为50％以使得主机数据模式426满足阈值数量(八个数据单元中的五个数据单元具有为“1”的二进制数据值)时，对主机数据模式426执行模式反转。在这一实例中，对主机数据模式426(例如，具有为“00110111”的二进制数据模式)执行模式反转导致反转的主机数据模式(例如，具有为“11001000”的二进制数据模式)。
在执行模式反转之后，控制器配置成执行写入操作453以将反转的主机数据模式426存储到管理单元420，设置指示管理单元420存储反转的主机数据模式的旗标，且将管理单元420的状态从空闲状态更新为有效状态。因此，420-2(例如，说明在编程为反转的主机数据模式之后管理单元420的状态)处的管理单元420包含编程为二进制数据模式“11001000”的电阻可变存储器单元424-1、...、424-8，以及设置成为“1”的二进制数据值的旗标424-2(例如，指示存储在420-2处的管理单元420中的数据模式经反转)。
执行模式反转提供益处，例如减少与转换存储在存储器单元中的具有为“1”的二进制值的位相关联的能量消耗。设想主机数据模式426包括五个具有为“1”的二进制数据值的数据单元。在这一实例中，当主机数据模式426在不反转的情况下写入到管理单元420时，控制器(例如，控制器108)需要在清洁操作期间转换五个位(例如，存储在管理单元420的相应存储器单元中)。相反地，当主机数据模式的反转(例如，仅包含三个具有为“1”的二进制数据值的数据单元)写入到管理单元420时，控制器仅需要在清洁操作期间转换三个位(例如，存储在管理单元420的相应存储器单元中)。由此，相较于在没有模式反转的情况下管理单元中将被编程为设置状态的单元的数量，执行模式反转减少了管理单元中被编程为设置状态的单元的数量，这减少与转换存储在管理单元(例如，管理单元420)的相应单元中的位(例如，具有为“1”的二进制值)相关联的延迟。
在某一点(例如，456)处，控制器配置成使管理单元420失效(例如，将状态更新为无效状态)，使得逻辑地擦除存储在420-2处的管理单元420中的数据模式。因此，存储在420-3(例如，说明失效之后的管理单元420)处的管理单元420中的数据模式不再由例如主机(例如，主机102)追踪，而物理地保留在420-3处的管理单元420中。响应于管理单元420失效，旗标424-3也失效。
响应于确定420-3处的管理单元420处于无效状态中，控制器108配置成通过执行仅例如使处于设置状态中的所述电阻可变存储器单元处于重置状态的清洁操作457来提供数据状态同步。在这一实例中，清洁操作457使存储器单元422-1、422-2和422-5处于重置状态中，使得所有电阻可变存储器单元422-1、...、422-8处于重置状态中。因此，420-4(例如，说明执行清洁操作457之后管理单元420的状态)处的管理单元420包含为“0000000”的二进制数据模式。类似地，旗标424被设置成重置状态(例如，由旗标424-4所展示)。由此，可对管理单元420执行后续写入操作，其中先前设置成设置状态的所有电阻可变存储器单元具有同步重置时间(例如，存储器单元处于重置状态中的时间)。
在数个实施例中，可在后台执行清洁操作457。举例来说，在使包含管理单元420(例如，由420-3处的管理单元420所展示)的多个管理单元失效之后，控制器可配置成对确定为在空闲时间(例如，在控制器108并不执行主机命令)期间时具有无效状态的所述管理单元执行清洁操作457。将清洁操作执行为后台操作可提供益处，例如防止这些操作不利地影响延迟，以及其它益处。
在数个实施例中，数据状态同步可经由位于存储器110外部的控制器(例如，控制器108)实施。在这一实例中，控制器能够例如经由逻辑到物理地址表(例如，逻辑到物理地址表109)追踪存储器410的多个管理单元的相应状态。由此，控制器(例如，其可利用由逻辑到物理地址表提供的信息)可配置成维持对与多个管理单元中的指定用于后续写入命令且具有空闲状态的特定一个(例如，管理单元420)相对应的物理地址的指针，且在执行写入命令之后将特定管理单元的状态更新为无效状态(例如，使得并不对同一管理单元执行后续写入命令)。随后，控制器可配置成进一步更新对下一可用管理单元(例如，其处于空闲状态中)的指针，使得防止每一管理单元被彻底重写，所述重写可能降低单元的可靠性和/或使用寿命。
图4B说明根据本公开的数个实施例的与提供数据状态同步相关联的管理单元420的另一状态。在这一实例中，存储器410包括多个管理单元，所述多个管理单元包含对应于可编程为重置状态和设置状态的一组电阻可变存储器单元422-1、...、422-8的管理单元420。如上文所描述，管理单元420可以是大管理单元(LMU)或小管理单元(SMU)。在一些实施例中，LMU可以是约4K字节的管理单元，而SMU可为约64字节。如结合图2所说明，重置状态可对应于为“0”的二进制数据值，且具有比设置状态的电阻水平更高的电阻水平。类似地，设置状态可对应于为“1”的二进制数据值，但实施例不限于此。虽然图4B中仅说明一个管理单元，但存储器410可包含对应于电阻可变存储器单元的相应群组的多个管理单元。
如图4B中所展示，存储器410接收写入具有为“10011111”的二进制数据模式的主机数据模式426的命令。响应于接收到命令，位于存储器410内部的控制器412(例如，存储器控制器112)可配置成对管理单元420执行读取操作(图4B中未示)，以确定电阻可变存储器单元422-1、...、422-8的电流状态以及对应于存储器单元422-1、...、422-8的数据极性。由于读取操作，控制器412确定电阻可变存储器单元包含为“01100001”的二进制数据模式(例如，420-1处的管理单元420中所展示)，且存储在管理单元420中的数据模式经反转(例如，由于具有为“1”的二进制数据值的反转旗标424指示存储在管理单元420中的数据模式为反转的数据模式)。然而，实施例不限于此，且在一些实施例中，可在不对管理单元420执行读取操作的情况下对二进制数据模式执行以上操作(例如，清洁操作等)。举例来说，可在不执行读取操作的情况下对存储在存储器单元422-1、...、422-8中的数据(例如，“旧”数据)执行以上操作。
在执行读取操作之后，控制器412配置成对管理单元420执行清洁操作464，以使所有电阻可变存储器单元422-1、...、422-8处于重置状态中。由此，420-2(例如，说明执行清洁操作464之后管理单元420的状态)处的管理单元420包含各自具有为“0”的二进制数据值的单元。在数个实施例中，执行清洁操作464可包含仅将清洁信号(例如，重置信号)施加于被确定(例如，在420-1处)目前编程为设置状态的所述存储器单元(例如，存储器单元422-2、422-3和422-8)。经由位于存储器410内部的控制器(例如，控制器412)执行数据状态同步提供益处，例如相较于经由位于存储器410外部的控制器(例如，控制器108)执行数据状态同步以及利用从逻辑到物理地址表(例如，表107)提供的信息，减少与追踪和/或更新相应管理单元的状态相关联的延迟。如上文所描述，实施例不限于此，且控制器412可配置成在不首先执行读取操作的情况下对“旧”数据执行清洁操作464，所述“旧”数据存储在管理单元420上。举例来说，控制器412可配置成在确定存储器单元(例如，存储器单元422-2、422-3和422-8)编程为设置状态的任何时间处执行清洁操作464。
在执行清洁操作464之后，控制器412可配置成基于主机数据模式的特性而将主机数据模式426和主机数据模式426的反转中的一个写入(例如，执行写入操作)到管理单元426。如结合图4A所描述，控制器412可配置成响应于确定主机数据模式426包含至少阈值数量(例如，50％)的具有例如为“1”的二进制数据值的数据单元而写入主机数据模式426的反转。在这一实例中，主机数据模式426包含六个(例如，十个中包含六个)具有为“1”的二进制数据值的数据单元426-1、426-4、426-5、426-6、426-7和426-8。由此，控制器412将主机数据模式(例如，主机数据模式426)的反转写入到管理单元420，使得420-3(例如，说明已编程之后管理单元420的状态)处的管理单元420包含对应于主机数据模式(例如，主机数据模式426)的反转的数据模式(例如，二进制数据模式“01100000”)。
图5说明根据本公开的数个实施例的与提供用于装置页上的写入操作的数据状态同步相关联的流程图570。流程图570中所展示的用于写入操作的数据状态同步可能以嵌入式方式执行，如上文所描述。举例来说，可使用部署在存储器装置上的电路系统(例如，图1中所说明的控制器112、ECC电路系统113和/或反转电路系统115)来执行流程图570中所展示的操作。因此，在一些实施例中，可在不将命令传送到存储器装置和/或从存储器装置传送命令的情况下执行用于写入操作的数据状态同步，使得在执行数据状态同步操作期间并不妨碍主机(例如，图1中所说明的主机102)。
在框571处，新数据(例如，主机数据)可由存储器装置接收。新数据可包括用户数据，且可以是例如数据页。如上文所描述，数据页可以是约544位的数据页。举例来说，数据页可包含512数据位、30奇偶校验位、一个反转位和一或多个额外位。
在框566处，可响应于确定主机数据模式包含至少阈值数量(例如，50％)的具有例如为“1”的二进制数据值的数据单元而对新数据执行反转操作，以写入新数据模式的反转，如上文结合图4A和4B所描述。在一些实施例中，反转操作可由图1中所说明的反转电路系统115执行。
在框573处，可生成ECC奇偶校验位。ECC奇偶校验位的生成可由图1中所展示的ECC电路系统113执行。ECC奇偶校验位可用作由存储器装置对数据(例如，框571处接收到的新数据)执行的错误校正操作的一部分。
在一些实施例中，也可执行清洁操作，如框575处所展示。如图5中所展示，可同时执行框575处的清洁操作、反转操作566和/或ECC奇偶校验位的生成。
在框577处，可如本文中结合图4A和4B所描述执行写入操作以写入数据和/或反转位。举例来说，如果在框566处执行的反转操作包含写入新数据的反转，那么待写入到存储器装置的数据可包含反转的数据。数据可写入到物理块地址的数据部分557，而反转位可写入到存储器装置的逻辑块地址的反转位部分558。
在框579处，可执行写入操作以写入一或多个奇偶校验位。在一些实施例中，奇偶校验位是生成为框573处所展示的ECC奇偶校验生成的一部分的ECC奇偶校验位。ECC奇偶校验位可包含已被执行了反转操作的奇偶校验位。举例来说，可例如在框573处计算ECC奇偶校验位，且如框566处所展示，可能已对所述ECC奇偶校验位执行反转操作。一旦计算和/或反转ECC奇偶校验位，其便可写入到存储器装置的物理块地址的奇偶校验部分559。
图6说明根据本公开的数个实施例的与提供用于读取操作的数据状态同步相关联的流程图。流程图660中所展示的用于读取操作的数据状态同步可能以嵌入式方式执行，如上文所描述。举例来说，可使用部署在存储器装置上的电路系统(例如，图1中所说明的控制器112、ECC电路系统113和/或反转电路系统115)来执行流程图660中所展示的操作。因此，在一些实施例中，可在不将命令传送到存储器装置和/或从存储器装置传送命令的情况下执行用于写入操作的数据状态同步，使得在执行数据状态同步操作期间并不妨碍主机(例如，图1中所说明的主机102)。
如图6中所展示，逻辑块地址可包含数据657、反转位658和/或奇偶校验位659。数据657、反转位658和/或奇偶校验位659可存储在存储器装置中。在框661处，逻辑块可由存储器装置读取。举例来说，可使用离散读取信号(例如，具有与其相关联的离散电压值的读取信号)读取数据657、反转位658和/或奇偶校验位659。
在读取数据657、反转位658和/或奇偶校验位659之后，在框662处，可对逻辑块执行ECC解码。在一些实施例中，可由ECC电路系统执行ECC解码，所述ECC电路系统例如图1中所说明的ECC电路系统113。举例来说，可在不将数据传送到存储器装置外部的电路系统以执行ECC解码的情况下对存储器装置执行ECC解码。
在框663处，可确定ECC解码是否成功。举例来说，部署在存储器装置上的电路系统(例如，控制器112、ECC电路系统113和/或反转电路系统115)可配置成确定框662处执行的解码操作是否成功。如果确定ECC解码操作并不成功，那么在框664处，存储器装置可配置成生成错误信号，且/或将错误信号发送到存储器系统和/或耦合到存储器系统的主机装置。在一些实施例中，可使用上文所论述的位于存储器装置上或内的电路系统来生成错误信号，使得生成裸片上错误信号且/或不将命令传送到存储器装置或从存储器装置传送命令。
如果确定框662处执行的ECC解码操作成功，那么在框666处，可对数据657、反转位658和/或奇偶校验位659执行反转操作。举例来说，可如上文结合图4A和4B所描述执行反转操作。在一些实施例中，可使用位于存储器装置上或内的电路系统来执行反转操作，所述电路系统例如本文中在图1中所说明的反转电路系统115。
在框666处执行反转操作之后，校正数据667可生成、提供和/或由存储器装置存储。举例来说，校正数据可存储在一或多个存储器装置页中的存储器装置中，例如小管理单元，如上文所描述。
图7说明根据本公开的数个实施例的与提供用于读取操作的数据状态同步相关联的另一流程图。流程图760中所展示的用于读取操作的数据状态同步可能以嵌入式方式执行，如上文所描述。举例来说，可使用部署在存储器装置上的电路系统(例如，图1中所说明的控制器112、ECC电路系统113和/或反转电路系统115)来执行流程图760中所展示的操作。因此，在一些实施例中，可在不将命令传送到存储器装置和/或从存储器装置传送命令的情况下执行用于写入操作的数据状态同步，使得在执行数据状态同步操作期间并不妨碍主机(例如，图1中所说明的主机102)。
如图7中所展示，逻辑块地址可包含数据757、反转位758和/或奇偶校验位759。数据757、反转位758和/或奇偶校验位759可存储在存储器装置中。在框761处，逻辑块可由存储器装置读取。举例来说，可使用离散读取信号(例如，具有与其相关联的离散电压值的读取信号)读取数据757、反转位758和/或奇偶校验位759。
在读取数据757、反转位758和/或奇偶校验位759之后，在框762处，可对逻辑块执行ECC解码。在一些实施例中，可由ECC电路系统执行ECC解码，所述ECC电路系统例如图1中所说明的ECC电路系统113。举例来说，可在不将数据传送到存储器装置外部的电路系统以执行ECC解码的情况下对存储器装置执行ECC解码。
在框763处，可确定ECC解码是否成功。举例来说，部署在存储器装置上的电路系统(例如，控制器112、ECC电路系统113和/或反转电路系统115)可配置成确定框762处执行的解码操作是否成功。如果确定ECC解码操作并不成功，那么在框768处，对离散读取信号是否具有与其相关联的不同电压值的确定可用于重新尝试框761处描述的读取操作。如果存在可供使用的另一离散读取信号(例如，如果确定可使用具有与其相关联的不同电压值的离散读取信号来重新尝试读取操作)，那么可在框761处重新尝试读取操作。在一些实施例中，可使用如上文所描述的设置在存储器装置上或内的电路系统来作出确定。
如果在框768处确定没有其它离散读取信号来尝试执行读取操作，那么在框764处，存储器装置可配置成生成错误信号且/或将错误信号发送到存储器系统和/或耦合到存储器系统的主机装置。在一些实施例中，可使用上文所论述的位于存储器装置上或内的电路系统来生成错误信号，使得生成裸片上错误信号且/或不将命令传送到存储器装置或从存储器装置传送命令。
如果确定框762处执行的ECC解码操作成功，那么在框766处，可对数据757、反转位758和/或奇偶校验位759执行反转操作。举例来说，可如上文结合图4A和4B所描述执行反转操作。在一些实施例中，可使用位于存储器装置上或内的电路系统来执行反转操作，所述电路系统例如本文中在图1中所说明的反转电路系统115。
在框766处执行反转操作之后，校正数据767可生成、提供和/或由存储器装置存储。举例来说，校正数据可存储在一或多个存储器装置页中的存储器装置中，例如小管理单元，如上文所描述。
虽然已在本文中说明并描述了具体实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可取代所展示的具体实施例。本公开意欲涵盖本公开的数个实施例的调适或变化。应理解，以说明方式而非限制方式进行了以上描述。在查阅以上描述后，以上实施例和本文中未具体描述的其它实施例的组合对于所属领域的一般技术人员来说将是显而易见的。本公开的数个实施例的范围包含其中使用上述结构和方法的其它应用。因此，本公开的数个实施例的范围应参考所附权利要求书以及这类权利要求被赋予的等同物的完整范围而确定。
在前述具体实施方式中，出于简化本公开的目的而将一些特征一起分组在单个实施例中。本公开的这一方法不应被理解为反映本公开的所公开实施例必须比在每项权利要求中明确叙述那样使用更多特征的意图。实际上，如所附权利要求书所反映，本发明主题在于单个所公开实施例的不到全部的特征。因此，所附权利要求书特此并入于具体实施方式中，其中每项权利要求就其自身而言作为单独实施例。

Claims (21)

1.一种设备，其包括：
存储器，其包括对应于电阻可变存储器单元的相应群组的多个管理单元；以及
控制器，其耦合到所述存储器且配置成使得：
对所述存储器单元的选定群组执行清洁操作；
生成错误校正码ECC奇偶校验数据；且
对单元的所述选定群组执行写入操作，从而：
将至少一个数据值的反转状态写入到单元的所述选定群组；且
将所述ECC奇偶校验数据中的至少一个的反转状态写入到单元的所述选定群组。
2.根据权利要求1所述的设备，其中所述控制器进一步配置成使得所述清洁操作的所述执行和所述ECC奇偶校验数据的所述生成同时执行。
3.根据权利要求1所述的设备，其中所述控制器进一步配置成使得所述至少一个数据值的所述反转状态和所述至少一个ECC奇偶校验数据的所述反转状态同时写入到单元的所述选定群组。
4.根据权利要求1至3中任一权利要求所述的设备，其中所述存储器和所述控制器包括嵌入式数据状态同步系统，且其中所述嵌入式数据状态同步系统部署在单个芯片上。
5.根据权利要求1至3中任一权利要求所述的设备，其中存储器单元的所述选定群组对应于存储器单元的小管理单元。
6.根据权利要求1至3中任一权利要求所述的设备，其中所述控制器进一步配置成使得执行反转操作以反转所述至少一个数据值和所述ECC奇偶校验数据中的所述至少一个中的至少一个，其中执行所述反转操作减小编程为较高电阻状态的单元的所述选定群组的数量。
7.根据权利要求1至3中任一权利要求所述的设备，其中所述控制器进一步配置成使得：
确定单元的所述选定群组是否包含阈值数量的数据单元，所述阈值数量的数据单元具有与其相关联的第一特定数据值；且
响应于所述确定，对具有与其相关联的所述第一特定数据值的所述数据单元执行反转操作以使得具有与其相关联的所述第一数据值的所述数据单元具有与其相关联的第二特定数据值。
8.一种设备，其包括：
存储器，其包括对应于电阻可变存储器单元的相应群组的多个管理单元；以及
控制器，其耦合到所述存储器且配置成使得：
确定反转位是否存储在存储器单元的选定群组中；
对所述存储器单元的所述选定群组执行读取操作；
解码存储在存储器单元的所述选定群组中的错误校正码ECC奇偶校验数据；且
响应于确定成功地解码所述ECC，响应于确定所述反转位存储在存储器单元的所述选定群组中而对单元的所述选定群组中的数据读取执行反转操作。
9.根据权利要求8所述的设备，其中所述控制器进一步配置成响应于确定成功地解码所述ECC，响应于确定反转位并不存储在存储器单元的所述选定群组中而不对单元的所述选定群组中的数据读取执行所述反转操作。
10.根据权利要求8所述的设备，其中所述控制器进一步配置成响应于确定未成功地解码所述ECC，生成错误信号且将所述错误信号传送到耦合到所述存储器的主机装置。
11.根据权利要求8至10中任一权利要求所述的设备，其中所述控制器进一步配置成：
使得所述读取操作使用具有与其相关联的第一电压值的读取信号执行；且响应于确定未成功地解码所述ECC，使得所述读取操作使用具有与其相关联的第二电压的读取信号执行。
12.根据权利要求8至10中任一权利要求所述的设备，其进一步包括耦合到所述存储器和控制器的反转逻辑电路系统，其中所述控制器进一步配置成使得所述反转逻辑电路系统执行所述反转操作。
13.根据权利要求12所述的设备，其中所述存储器、所述控制器和所述反转电路系统部署在单个裸片上。
14.一种方法，其包括：
对与存储器单元的选定管理单元相对应的一组电阻可变存储器单元执行清洁操作；
生成错误校正码ECC奇偶校验数据；
对单元的所述选定群组执行写入操作，所述写入操作包括：
将至少一个数据值的反转状态写入到单元的所述选定群组；且
将所述ECC奇偶校验数据中的至少一个的反转状态写入到单元的所述选定群组。
15.根据权利要求14所述的方法，其中生成所述ECC奇偶校验数据以及执行所述写入操作进一步包括使用部署在单个裸片上的逻辑电路系统实施所述生成操作和所述执行操作，所述单个裸片包含所述多个存储器单元。
16.根据权利要求14至15中任一权利要求所述的方法，其进一步包括同时执行所述清洁操作以及生成所述ECC奇偶校验位。
17.根据权利要求14至15中任一权利要求所述的方法，其进一步包括同时将所述至少一个数据值的所述反转状态和所述至少一个ECC奇偶校验数据的所述反转状态写入到单元的所述选定群组。
18.根据权利要求14至15中任一权利要求所述的方法，其进一步包括：
确定单元的所述选定群组是否包含阈值数量的数据单元，所述阈值数量的数据单元具有与其相关联的第一特定数据值；且
响应于所述确定，对具有与其相关联的所述第一特定数据值的所述数据单元执行反转操作以使得具有与其相关联的所述第一数据值的所述数据单元具有与其相关联的第二特定数据值。
19.一种方法，其包括：
确定反转位是否存储在对应于存储器单元的选定管理单元的一组电阻可变存储器单元中；
使用具有与其相关联的第一电压值的读取信号对所述存储器单元的所述选定群组执行读取操作；
解码存储在存储器单元的所述选定群组中的错误校正码ECC奇偶校验数据；
响应于确定成功地解码所述ECC，对单元的所述选定群组中的数据读取执行反转操作；且
响应于确定未成功地解码所述ECC，阻止对单元的所述选定群组中的数据读取执行所述反转操作。
20.根据权利要求19所述的方法，其进一步包括：
使用具有与其相关联的第一电压值的读取信号执行所述读取操作；且
响应于确定未成功地解码所述ECC，使用具有与其相关联的第二电压的读取信号执行所述读取操作。
21.根据权利要求19所述的方法，其进一步包括：
响应于确定未成功地解码所述ECC而生成错误信号；且
将所述错误信号传送到耦合到所述存储器单元的主机装置。
CN201980059074.3A 2018-09-11 2019-09-04 数据状态同步 Active CN112673427B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/128,113 US10916324B2 (en) 2018-09-11 2018-09-11 Data state synchronization involving memory cells having an inverted data state written thereto
US16/128,113 2018-09-11
PCT/US2019/049451 WO2020055638A1 (en) 2018-09-11 2019-09-04 Data state synchronization

Publications (2)

Publication Number Publication Date
CN112673427A true CN112673427A (zh) 2021-04-16
CN112673427B CN112673427B (zh) 2022-02-01

Family

ID=69719969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980059074.3A Active CN112673427B (zh) 2018-09-11 2019-09-04 数据状态同步

Country Status (6)

Country Link
US (2) US10916324B2 (zh)
EP (1) EP3850626A4 (zh)
JP (1) JP2021536082A (zh)
KR (1) KR20210044305A (zh)
CN (1) CN112673427B (zh)
WO (1) WO2020055638A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671750B (zh) * 2018-11-28 2019-09-11 華邦電子股份有限公司 記憶體的控制方法及非暫態電腦可讀媒體

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009902A1 (de) * 1999-07-28 2001-02-08 Infineon Technologies Ag Verfahren und schaltungsanordnung zum korrigieren von speicherfehlern
CN105359218A (zh) * 2013-01-25 2016-02-24 桑迪士克技术有限公司 非易失性存储器编程数据保存
US20160232971A1 (en) * 2015-02-06 2016-08-11 Samsung Electronics Co., Ltd. Memory device, operating and control method thereof
CN107077430A (zh) * 2014-10-24 2017-08-18 索尼公司 存储器控制器、存储器系统以及存储器控制器控制方法
WO2017222775A1 (en) * 2016-06-21 2017-12-28 Micron Technology, Inc. Array data bit inversion
CN107590021A (zh) * 2017-08-22 2018-01-16 华中科技大学 一种降低闪存误码率的编、解码器和编、解码方法
US20180074892A1 (en) * 2016-09-15 2018-03-15 Apple Inc. Recovery of data read from memory with unknown polarity

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134616A (en) 1990-02-13 1992-07-28 International Business Machines Corporation Dynamic ram with on-chip ecc and optimized bit and word redundancy
US5961660A (en) 1997-03-03 1999-10-05 International Business Machines Corporation Method and apparatus for optimizing ECC memory performance
US20050055495A1 (en) 2003-09-05 2005-03-10 Nokia Corporation Memory wear leveling
US20080140918A1 (en) 2006-12-11 2008-06-12 Pantas Sutardja Hybrid non-volatile solid state memory system
US7940552B2 (en) 2007-04-30 2011-05-10 Samsung Electronics Co., Ltd. Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
KR101308549B1 (ko) 2007-07-12 2013-09-13 삼성전자주식회사 멀티-레벨 상변환 메모리 장치 및 그것의 쓰기 방법
US8850102B2 (en) 2007-08-23 2014-09-30 Nokia Corporation Flash memory with small data programming capability
US20100011357A1 (en) 2008-07-13 2010-01-14 International Business Machines Corporation System and method for garbage collection in a virtual machine
US20100169708A1 (en) 2008-12-29 2010-07-01 John Rudelic Method and apparatus to profile ram memory objects for displacment with nonvolatile memory
US20110167197A1 (en) 2010-01-05 2011-07-07 Mark Leinwander Nonvolatile Storage with Disparate Memory Types
JP5467270B2 (ja) * 2010-04-28 2014-04-09 国立大学法人 東京大学 データ入出力制御装置および半導体記憶装置システム
US8649212B2 (en) 2010-09-24 2014-02-11 Intel Corporation Method, apparatus and system to determine access information for a phase change memory
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US8356153B2 (en) 2010-11-19 2013-01-15 International Business Machines Corporation Adaptive wear leveling via monitoring the properties of memory reference stream
KR101953088B1 (ko) * 2011-01-31 2019-03-04 에버스핀 테크놀러지스, 인크. 스핀 토크 자기 랜덤 액세스 메모리에 대한 기록 방법
EP2671155B1 (en) * 2011-01-31 2017-10-11 Everspin Technologies, Inc. Method of reading and writing to a spin torque magnetic random access memory with error correcting code
US9021227B2 (en) 2011-06-22 2015-04-28 Intel Corporation Drift management in a phase change memory and switch (PCMS) memory device
US8848465B2 (en) * 2011-07-06 2014-09-30 Samsung Electronics Co., Ltd. Memory devices including selective RWW and RMW decoding
US20130139008A1 (en) 2011-11-29 2013-05-30 Advanced Micro Devices, Inc. Methods and apparatus for ecc memory error injection
US20130219105A1 (en) 2012-02-16 2013-08-22 Micron Technology, Inc. Method, device and system for caching for non-volatile memory device
JP5942781B2 (ja) * 2012-04-16 2016-06-29 ソニー株式会社 記憶制御装置、メモリシステム、情報処理システム、および、記憶制御方法
US20130343131A1 (en) 2012-06-26 2013-12-26 Lsi Corporation Fast tracking for flash channels
WO2014102879A1 (en) * 2012-12-28 2014-07-03 Hitachi, Ltd. Data storage apparatus and control method thereof
US9728251B2 (en) * 2013-04-24 2017-08-08 Micron Technology, Inc. Resistance variable memory sensing using programming signals
US9654148B2 (en) 2015-01-06 2017-05-16 Samsung Electronics Co., Ltd. Reconfigurable ECC for memory
US9613691B2 (en) 2015-03-27 2017-04-04 Intel Corporation Apparatus and method for drift cancellation in a memory
US9612958B1 (en) 2015-06-18 2017-04-04 Crossbar, Inc. Wear leveling and improved efficiency for a non-volatile memory device
KR20160150507A (ko) * 2015-06-22 2016-12-30 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9472274B1 (en) 2015-07-01 2016-10-18 Macronix International Co., Ltd. Refresh of nonvolatile memory cells and reference cells with resistance drift
US9891843B2 (en) * 2016-02-01 2018-02-13 Kuwait University Odd/even invert coding for phase change memory with thermal crosstalk
US10664343B2 (en) * 2016-02-08 2020-05-26 Sony Corporation Memory controller, non-volatile memory, and method of controlling memory controller
US10297314B2 (en) * 2016-05-25 2019-05-21 Nxp Usa, Inc. Systems and methods for non-volatile flip flops
US10261861B2 (en) * 2016-07-01 2019-04-16 Nantero, Inc. Methods for error correction with resistive change element arrays
KR102375060B1 (ko) 2016-10-18 2022-03-17 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10649665B2 (en) 2016-11-08 2020-05-12 Micron Technology, Inc. Data relocation in hybrid memory
US10261876B2 (en) * 2016-11-08 2019-04-16 Micron Technology, Inc. Memory management
US10430085B2 (en) 2016-11-08 2019-10-01 Micron Technology, Inc. Memory operations on data
KR20180091989A (ko) 2017-02-06 2018-08-17 에스케이하이닉스 주식회사 연장된 제품 수명을 갖는 메모리장치 및 그 동작방법
US10083751B1 (en) * 2017-07-31 2018-09-25 Micron Technology, Inc. Data state synchronization

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009902A1 (de) * 1999-07-28 2001-02-08 Infineon Technologies Ag Verfahren und schaltungsanordnung zum korrigieren von speicherfehlern
CN105359218A (zh) * 2013-01-25 2016-02-24 桑迪士克技术有限公司 非易失性存储器编程数据保存
CN107077430A (zh) * 2014-10-24 2017-08-18 索尼公司 存储器控制器、存储器系统以及存储器控制器控制方法
US20160232971A1 (en) * 2015-02-06 2016-08-11 Samsung Electronics Co., Ltd. Memory device, operating and control method thereof
WO2017222775A1 (en) * 2016-06-21 2017-12-28 Micron Technology, Inc. Array data bit inversion
US20180074892A1 (en) * 2016-09-15 2018-03-15 Apple Inc. Recovery of data read from memory with unknown polarity
CN107590021A (zh) * 2017-08-22 2018-01-16 华中科技大学 一种降低闪存误码率的编、解码器和编、解码方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114780457A (zh) * 2022-03-16 2022-07-22 长江存储科技有限责任公司 存储器及其操作方法、存储器系统

Also Published As

Publication number Publication date
US20200082900A1 (en) 2020-03-12
CN112673427B (zh) 2022-02-01
WO2020055638A1 (en) 2020-03-19
KR20210044305A (ko) 2021-04-22
US10916324B2 (en) 2021-02-09
EP3850626A1 (en) 2021-07-21
US20210166775A1 (en) 2021-06-03
EP3850626A4 (en) 2022-06-01
US11488681B2 (en) 2022-11-01
JP2021536082A (ja) 2021-12-23

Similar Documents

Publication Publication Date Title
US11640262B2 (en) Implementing variable number of bits per cell on storage devices
US10943659B2 (en) Data state synchronization
KR20140072118A (ko) 플래시 메모리 시스템
US11055000B2 (en) Apparatuses and methods for counter update operations
US11321170B2 (en) Memory system, memory controller, and method for operating memory system
US11488681B2 (en) Data state synchronization
CN112181283A (zh) 存储器系统、存储器控制器及操作方法
KR20210157544A (ko) 메모리 시스템, 메모리 컨트롤러 및 메모리 시스템의 동작 방법
US11693745B2 (en) Error-handling flows in memory devices based on bins
US11803322B2 (en) Memory system and operating method supporting fast boot using host memory buffer and default enabled information
US20220254432A1 (en) Memory system and operating method of memory system
CN112951285A (zh) 系统、控制器和用于操作系统的方法
CN113168373A (zh) 基于通电时间的数据重新定位
KR20220150180A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant