CN112671526B - 以太网物理编码子层pcs的线对对齐方法、装置和设备 - Google Patents
以太网物理编码子层pcs的线对对齐方法、装置和设备 Download PDFInfo
- Publication number
- CN112671526B CN112671526B CN202011540998.6A CN202011540998A CN112671526B CN 112671526 B CN112671526 B CN 112671526B CN 202011540998 A CN202011540998 A CN 202011540998A CN 112671526 B CN112671526 B CN 112671526B
- Authority
- CN
- China
- Prior art keywords
- line pair
- pair
- data
- received data
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Abstract
本发明实施例公开了一种以太网物理编码子层PCS的线对对齐方法、装置和设备。方法包括:根据A线对接收数据对接收机扰码器初始化;对B线对、C线对和D线对串行进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻;通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;以A线对接收数据为基准,确定出每个线对的对齐延时差;分别对每个线对接收数据进行解扰并确定极性;基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐并根据极性结果矫正各线对的极性。通过对线对预先进行奇偶跳变检测,合理安排硬件处理时序,能够有效减少线对延时检测时间,并且将不同的线对采用同一滑窗单元进行滑窗匹配,从而减少了硬件上的开销。
Description
技术领域
本发明实施例涉及通信技术领域,尤其涉及一种以太网物理编码子层PCS的线对对齐方法、装置和设备。
背景技术
在千兆以太网通信系统中,收发端之间利用四对五类双绞线进行全双工通信。由于线对传输延时不同,在接收端收到四个线对上的数据时不再对齐,数据之间产生偏斜。目前接收端所采用的数据对齐方式是首先利用A线对数据进行扰码器到的初始化,然后根据不同的n0,即发射端扰码器最后复位时刻的时间索引,估计出B/C/D线对猜想值,之后将猜想值与接收到的数据分别采用不同的滑窗单元并行进行对比,分别估计出线对之间的延时并进行对齐。
但是上述所采用的线对对齐方式处理时间较长,并且不同的线对在进行猜想值与实际接收的线对数据进行滑窗匹配时,所采用的并行操作,也会增大硬件上的开销。
发明内容
本发明实施例提供了一种以太网物理编码子层PCS的线对对齐方法、装置和设备,以实现对以太网物理编码子层PCS的线对对齐。
第一方面,本发明实施例提供了一种以太网物理编码子层PCS的线对对齐方法,包括:
根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步;
对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;
通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;
以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;
分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;
基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据所述极性分别对每个线对接收数据进行极性校正。
第二方面,本发明实施例提供了一种以太网物理编码子层PCS的线对对齐装置,包括:
接收机扰码器初始化模块,用于根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步;
奇偶跳变检测模块,用于对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;
线对猜想数据生成模块,用于通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;
滑窗匹配模块,用于以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;
极性判定模块,用于分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;
对齐和极性校正模块,用于基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
第三方面,本发明实施例提供了一种电子设备,电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当一个或多个程序被一个或多个处理器执行,使得一个或多个处理器实现如上所述的方法。
第四方面,本发明实施例提供了一种计算机存储介质,其上存储有计算机程序,该程序被处理器执行时实现如本发明任意实施例的方法。
本发明实施例的技术方案,通过预先对线对进行奇偶跳变检测,合理安排硬件处理时序,能够有效减少线对延时检测时间,并且将不同的线对采用同一滑窗单元进行滑窗匹配,从而减少了硬件上的开销。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1(a)是本发明实施例一提供的以太网物理编码子层PCS的线对对齐方法的流程图;
图1(b)是本发明实施例一提供的以太网发射机和接收机的收发链路示意图;
图1(c)是本发明实施例一提供的偏斜检测模块的基本框架示意图;
图1(d)是本发明实施例一提供的扰码器同步示意图;
图1(e)是本发明实施例一提供的以太网物理编码子层PCS的线对对齐的时序图;
图2是本发明实施例二提供的以太网物理编码子层PCS的线对对齐方法的流程图;
图3是本发明实施例三提供的以太网物理编码子层PCS的线对对齐装置的结构示意图;
图4是本发明实施例四提供的一种电子设备的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是,一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理,但是其中的许多操作可以被并行地、并发地或者同时实施。此外,各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止,但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。
实施例一
图1(a)是本发明实施例一提供的以太网物理编码子层PCS的线对对齐方法的流程图,本实施例可适用于对接收机中的PCS层中的线对进行对齐的情况,该方法可以由本发明实施例中的以太网物理编码子层PCS的线对对齐装置来执行,该装置可以采用软件和/或硬件的方式实现。如图1(a)所示,该方法具体包括如下操作:
步骤S101,根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步。
具体的说,如图1(b)所示为本发明实施例所提供的发射机和接收机的收发链路示意图,在发射机中增加了PCS对齐模块,PCS对齐模块包括偏斜检测模块和对齐模块两部分。其中,发射机通路包括物理编码子层PSC和物理媒介适配层PMA两部分,其中,PCS部分包括PCS发射模块,用于对数据进行4D-PAM5编码调试,而PMA部分实现滤波包括一个二阶滤波器。接收机包括信道均衡模块、回波串扰消除模块、近端串扰消除模块、维特比译码模块、PCS接收模块,以及PCS对齐模块。并且如图1(c)所示具体为接收机PCS对齐模块中的偏斜检测模块的基本框架示意图。由于发射机与接收机之间使用的是四对五类双绞线进行连接,四对五类双绞线中所包含的线对包括A线对、B线对、C线对和D线对。本实施方式中通过接收机中的偏斜检测基本框架可以确定出每个线对的对齐延时差,并且偏斜检测框架将所获取的对齐延时差传输给PCS对齐模块中的对齐模块,实现每个线对的对齐。
可选的,根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步,可以包括:获取A线对接收数据中每个时刻的中间比特数值;将每个时刻的中间比特数值分别按照第一预设周期赋值给接收机扰码器,以对接收机扰码器初始化;初始化后的接收机扰码器在第二预设周期内生成的数值与中间比特数值相同,则确定接收机扰码器与发射机扰码器同步完成。
具体的说,如图1(d)是本发明实施例一提供的扰码器同步示意图,由于A线对在空闲状态下的取值为[-2,0,2],所对应的二进制为[110,000,010],即在每个时刻传输三比特的数值,获取A线对接收数据中每个时刻的中间比特数值,用A[1]进行表示,并且根据A[1]对接收机扰码器进行初始化。由于在接收机的扰码器中包含33个移位寄存器,因此第一预设周期为33,即将每个时刻的中间比特数值A[1]按照33个周期赋值给扰码器,对扰码器赋初值进行初始化,以实现与发射机中的扰码器同步。并且在扰码器初始化之后还会对扰码器的同步情况进行判断,具体是根据扰码器生成多项式,将扰码器所生成的值与A[1]进行对比,如果接下来的第二个预设周期内全部相同,则确定接收机扰码器与发射机扰码器同步完成,并且本实施方式中的第二预设周期可以是33。
步骤S102,对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据。
具体的说,本实施方式中在通过奇偶判决器获取到B线对、C线对和D线对的接收数据后,会对每个线对上的数据进行奇偶跳变检测,并通过位置调整,确定出每个线对的奇偶跳变时刻,保证每个线对接收数据中输出首个数据为偶时刻数据。因此本实施方式中预先判断出B线对、C线对和D线对的奇偶切换时刻,调整每个线对中第一个输出数据为偶时刻数据。
需要说明的是,本实施方式中通过预先对每个线对进行奇偶时刻切换,可以使同一个线对的两组猜想值复用一套滑窗对比单元,因此相对于传统方案来说,大大缩小了硬件开销。
步骤S103,通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据。
其中,本实施方式中在对接收机扰码器进行初始化之后启动编码发生器,根据不同的发射端扰码器复位初始时刻n0和发射端的本地接收状态参数loc_rcvr_status生成四组不同的猜想值输出。其中,B线对和D线对分别包括两组不同的猜想数据输出,C线对包括四组不同的猜想值输出。
需要说明的是,由于B线对、C线对和D线对后续在进行串行滑窗对比时,部分猜想数据的类型可以根据前一个线对的滑窗对比结果早停,从而可以减少后一个线对的猜想数据的类型。
步骤S104,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差。
可选的,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差,可以包括:以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差;根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
可选的,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差,包括:以A线对接收数据为基准,将B线对的猜想数据与B线对的接收数据进行对比,确定发射端扰码器复位初始时刻,以及B线对的初始延时差,其中,B线对包括两组不同的猜想数据;根据B线对所确定的发射端扰码器复位初始时刻,将C线对的猜想数据与C线对的接收数据进行对比,确定发射端的本地接收状态参数,以及C线对的初始延时差,其中,C线对包括两组不同的猜想数据;根据确定的发射端扰码器复位初始时刻,将D线对的猜想数据与D线对的接收数据进行对比,确定D线对的初始延时差,其中,D线对包括一组猜想数据。
可选的,根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差,可以包括:根据初始延时差确定传输数据最慢的线对;以传输数据最慢的线对为基准,分别调整初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
具体的说,以A线对接收数据为基准,将经过奇偶跳变检测完成奇偶位置调整之后的B线对、C线对和D线对中的接收数据和通过编码所生成的猜想数据进行滑窗匹配,根据匹配结果获得B线对、C线对和D线对的初始延时差。在进行滑窗匹配时B线对、C线对和D线对顺序依次进行滑窗,根据发射端扰码器不同的复位初始时刻n0,B线对包括两组不同的猜想数据,因此B线对的接收数据与两种B线对的猜想数据依次滑窗匹配,匹配成功之后可以确定n0的取值,以及B线对的初始延时差;n0的取值确定后C线对的猜想数据由四组减少为两组,因此C线对的接收数据与两种C线对的猜想数据依次滑窗匹配,匹配成功之后可以确定发射端本地接收状态参数loc_rcvr_status的取值,以及C线对的初始延时差;在n0的取值确定后D线对的猜想数据由两组减少为一组,因此D线对的接收数据仅与一组D线对的猜想数据进行滑窗匹配,确定出D线对的初始延时差。本实施方式中主要以滑窗匹配时窗长度可以为9,而用于匹配的每个线对的接收数据的长度可以为24为例进行的说明,当然,本实施方式中仅是举例说明,而并不对滑窗匹配时的窗长度和进行匹配的接收数据长度的具体数值进行限定。
其中,确定出B线对、C线对和D线对相对于A线对的的初始延时差后,会通过图1(c)中的控制计算单元进行处理确定出A线对、B线对、C线对和D线对的对齐延时差。具体是根据初始延时差确定传输数据最慢的线对,例如,在以A线对接收数据为基准时,可以确定A线对的初始延时差默认为0,通过滑窗匹配确定出B线对的初始延时差为-1,C线对的初始延时差为2,D线对的初始延时差为3。此时由于B线对的初始延时差最小,因此可以确定传输数据最慢的为B线对。此时会以传输数据最慢的线对为基准,分别修改初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差,例如,将传输数据最慢的B线对初始延时差调整为0,即B线对的对齐延时差为0;以B线对为基准,相应的可以得到A线对的对齐延时差为1,C线对的对齐延时差为3,D线对的对齐延时差为4。
可选的,B线对奇偶跳变时刻完成以及B线对猜想数据完成之后,启动B线对的滑窗匹配;C线对奇偶跳变时刻与B线对的滑窗匹配存在同步运行;D线对奇偶跳变时刻与C线对的滑窗匹配存在同步运行。
在一个具体实现中,如图1(e)所示为以太网物理编码子层PCS的线对对齐的时序图,其中,猜想线对的窗长度为9,用于匹配的数据为24进行的举例说明。如图1(e)所示,在偏斜检测模块启动时,扰码器初始化和奇偶跳变检测同时启动,B/C/D线对串行操作。扰码器初始化完成之后启动编码发生器,生成B线对猜想数据,由于n0的取值只能为0或1,当n0=1时从第9个时刻取值一直取9个值,当n0=0时从第10个时刻取值一直取9个值。将B线对接收数据存入fifo中且奇偶时刻位置已经确定,每2个周期对比一次,因此B线对两种类型的猜想数据可以复用同一套滑窗对比单元。一旦匹配成功,就可以确定所匹配的B线对猜想数据相应的n0值;B线对匹配成功之后,其中C线对滑窗匹配操作,从1(e)的时序图中可知,此时C线对的奇偶跳变检测已经完成,又因为n0值已经确定,所以C线对的猜想数据由四种类型减少为两种,并且同样可以复用之前的滑窗匹配模块;C线对匹配成功之后,D线对只剩一种类型的猜想数据,每个线对24个数据的对比完成后如果还未匹配成功,则需要跳出检测重新开始。并且从图1(e)所示的时序图中可以看出,C线对奇偶跳变时刻与B线对的滑窗匹配是存在同步运行的情况,即存在部分重叠;同理,D线对奇偶跳变时刻与C线对的滑窗匹配也是存在同步运行的情况。
步骤S105,分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性。
其中,本实施方式中还需要确定出每个线对接收数据的极性,具体是对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据分别进行解扰,根据解扰结果确定出每个线对接收数据的极性。当每个线对接收数据的解扰结果属于第一数据集合{-2,0}或第二数据集合{2,0}时,则确定线对接收数据的极性符合预设要求,相应的线对极性为1或者-1;而当每个线对接收数据的解扰结果属于第三数据集合{2,-2,0}时则确定线对接收数据的极性不符合预设要求,则极性判断失败,需要跳出检测重新开始。同时本实施方式中通过极性判断校验可以辅助检验由于只使用部分数据滑窗匹配而导致整个线对误匹配的情况,提高整个线对接收数据匹配的正确性。
其中,如图1(e)所示的时序图中可以看出,在B/C/D线对滑窗匹配成功之后,会将A/B/C/D线对接收数据进行解扰,并且在确定解扰之后A/B/C/D线对的极性符合预设要求,则会将匹配所获得的初始延时差传输给控制计算单元,否则,需要跳出检测重新开始。
步骤S106,基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
其中,本实施方式中在获得每个线对接收数据的极性后,会根据线对的极性进行校正,在确定线对极性为1的情况下,线对接收数据保持不变;在确定线对极性为-1的情况下,会将线对接收数据全部进行取反。
可选的,基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,可以包括:基于每个线对的对齐延时差分别调整每个线对接收数据的延时,以使接收机每个线对接收数据与发射机保持相同。
具体的说,本实施方式中在获得每个线对的对齐延时差之后,会根据图1(b)所提供的以太网发射机和接收机的收发链路示意图,通过偏斜检测模块中的控制计算单元将每个线对的对齐延时差反馈给对齐模块。并通过对齐模块实现A线对、B线对、C线对和D线对的对齐操作,从而保证接收机每个线对接收数据与发射机保持相同。
例如,在确定A线对的对齐延时差为1,B线对的对齐延时差为0,C线对的对齐延时差为3,D线对的对齐延时差为4时,会将B线对保持不变,将A线对接收数据延迟调整1个位置,将C线对接收数据延迟调整3个位置,将D线对接收数据延迟调整4个位置。
可选的,基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正之前,还包括:在确定当前执行操作出现异常情况时,采用复位机制跳出当前执行操作。
其中,在步骤S101-S105中在执行任何一步操作时,在确定当前执行操作出现异常情况时,都会采用复位机制跳出当前执行操作,以保证线对对齐的准确性。
本发明实施例的技术方案,通过预先对线对进行奇偶跳变检测,合理安排硬件处理时序,能够有效减少线对延时检测时间,并且将不同的线对采用同一滑窗单元进行滑窗匹配,从而减少了硬件上的开销。
实施例二
图2是本发明实施例二提供的以太网物理编码子层PCS的线对对齐方法的流程图,本实施例以上述实施例为基础,在基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐之后,还包括对补偿对齐以及极性校正结果进行检测。相应的,本实施例的方法具体包括如下操作:
步骤S201,根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步。
可选的,根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步,可以包括:获取A线对接收数据中每个时刻的中间比特数值;将每个时刻的中间比特数值分别按照第一预设周期赋值给接收机扰码器,以对接收机扰码器初始化;初始化后的接收机扰码器在第二预设周期内生成的数值与中间比特数值相同,则确定接收机扰码器与发射机扰码器同步完成。
步骤S202,对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据。
步骤S203,通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据。
步骤S204,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差。
可选的,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差,可以包括:以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差;根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
可选的,以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差,包括:以A线对接收数据为基准,将B线对的猜想数据与B线对的接收数据进行对比,确定发射端扰码器复位初始时刻n0,以及B线对的初始延时差,其中,B线对包括两组不同的猜想数据;根据所确定的发射端扰码器复位初始时刻,将C线对的猜想数据与C线对的接收数据进行对比,确定发射端的本地接收状态参数,以及C线对的初始延时差,其中,C线对包括两组不同的猜想数据;根据所确定的发射端扰码器复位初始时刻,将D线对的猜想数据与D线对的接收数据进行对比,确定D线对的初始延时差,其中,D线对包括一组猜想数据。
可选的,根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差,可以包括:根据初始延时差确定传输数据最慢的线对;以传输数据最慢的线对为基准,分别调整初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
步骤S205,分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性。
步骤S206,基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
步骤S207,对补偿对齐结果以及极性校正结果进行检测。
具体的说,本实施方式中在基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正之后,还会对补偿对齐以及极性校正结果进行检测,具体是检测每个线对的接收数据是否按照对齐延时差完成了位置的更新,以及是否按照所确定的极性完成了极性校正,如果经过补偿对齐后每个线对接收数据的位置和极性依然保持不变,或者经过补偿对齐后每个线对接收数据出现了乱码,则确定补偿对齐以及极性校正结果出现了异常。其中,出现异常的原因可能是电子设备出现故障、通信短暂性中断或者是数据处理异常。此时会针对异常情况进行报警提示,以提示用户及时进行检修,以保证补偿对齐以及极性校正结果的准确性。
本发明实施例的技术方案,通过预先对线对进行奇偶跳变检测,合理安排硬件处理时序,能够有效减少线对延时检测时间,并且将不同的线对采用同一滑窗单元进行滑窗匹配,从而减少了硬件上的开销。通过对补偿对齐结果进行检测,并在确定补偿对齐结果异常的情况下进行报警提示,以指示用户及时进行检修,从而保证补偿对齐结果的准确性。
实施例三
图3为本发明实施例提供的一种以太网物理编码子层PCS的线对对齐装置,该装置包括:接收机扰码器初始化模块310、奇偶跳变检测模块320、线对猜想数据生成模块330、滑窗匹配模块340极性判定模块350以及对齐和极性校正模块360。
其中,接收机扰码器初始化模块310,用于根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步;
奇偶跳变检测模块320,用于对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;
线对猜想数据生成模块330,用于通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;
滑窗匹配模块340,用于以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;
极性判定模块350,用于分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;
对齐和极性校正模块360,用于基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
可选的,接收机扰码器初始化模块,用于:获取A线对接收数据中每个时刻的中间比特数值;
将每个时刻的中间比特数值分别按照第一预设周期赋值给接收机扰码器,以对接收机扰码器初始化;
初始化后的接收机扰码器在第二预设周期内生成的数值与中间比特数值全部相同,则确定接收机扰码器与发射机扰码器同步完成。
可选的,滑窗匹配模块包括:
初始延时差确定子模块,用于以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差;
对齐延时差确定子模块,用于根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
可选的,初始延时差确定子模块,用于将B线对的猜想数据与B线对的接收数据进行对比,确定发射端扰码器复位初始时刻,以及B线对的初始延时差,其中,B线对包括两组不同的猜想数据;
根据B线对所匹配的发射端扰码器复位初始时刻,将C线对的猜想数据与C线对的接收数据进行对比,确定发射端本地接收状态参数,以及C线对的初始延时差,其中,C线对包括两组不同的猜想数据;
根据确定的发射端扰码器复位初始时刻,将D线对的猜想数据与D线对的接收数据进行对比,确定D线对的初始延时差,其中,D线对包括一组猜想数据。
可选的,对齐延时差确定子模块,用于根据初始延时差确定传输数据最慢的线对;
以传输数据最慢的线对为基准,分别调整初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
可选的,对齐和极性校正模块,用于基于每个线对的对齐延时差分别调整每个线对接收数据的延时,以使接收机每个线对接收数据与发射机保持相同。
可选的,B线对奇偶跳变时刻确定完成以及B线对猜想数据完成之后,启动B线对的滑窗匹配;C线对奇偶跳变时刻与所述B线对的滑窗匹配存在同步运行;D线对奇偶跳变时刻与C线对的滑窗匹配存在同步运行。
可选的,装置还包括复位机制跳出模块,用于在确定当前执行操作出现异常情况时,采用复位机制跳出所述当前执行操作。
上述装置可执行本发明任意实施例所提供的以太网物理编码子层PCS的线对对齐方法,具备执行方法相应的功能模块和有益效果。未在本实施例中详尽描述的技术细节,可参见本发明任意实施例提供的方法。
实施例四
图4是本发明实施例提供的一种电子设备的结构示意图。图4显示了适用于用来实现本发明实施方式的示例性电子设备412的框图。图4显示的电子设备412仅仅是一个示例,不应对本发明实施例的功能和使用范围带来任何限制。
如图4所示,电子设备412以通用计算电子设备的形式出现。电子设备412的组件可以包括但不限于:一个或者多个处理器416,存储器428,连接不同系统组件(包括存储器428和处理器416)的总线418。
总线418表示几类总线结构中的一种或多种,包括存储器总线或者存储器控制器,外围总线,图形加速端口,处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说,这些体系结构包括但不限于工业标准体系结构(ISA)总线,微通道体系结构(MAC)总线,增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。
电子设备412典型地包括多种计算机系统可读介质。这些介质可以是任何能够被电子设备412访问的可用介质,包括易失性和非易失性介质,可移动的和不可移动的介质。
存储器428用于存储指令。存储器428可以包括易失性存储器形式的计算机系统可读介质,例如随机存取存储器(RAM)430和/或高速缓存存储器432。电子设备412可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例,存储系统434可以用于读写不可移动的、非易失性磁介质(图4未显示,通常称为“硬盘驱动器”)。尽管图4中未示出,可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器,以及对可移动非易失性光盘(例如CD-ROM,DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下,每个驱动器可以通过一个或者多个数据介质接口与总线418相连。存储器428可以包括至少一个程序产品,该程序产品具有一组(例如至少一个)程序模块,这些程序模块被配置以执行本发明各实施例的功能。
具有一组(至少一个)程序模块442的程序/实用工具440,可以存储在例如存储器428中,这样的程序模块442包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据,这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块442通常执行本发明所描述的实施例中的功能和/或方法。
电子设备412也可以与一个或多个外部电子设备414(例如键盘、指向电子设备、显示器424等)通信,还可与一个或者多个使得用户能与该电子设备412交互的电子设备通信,和/或与使得该电子设备412能与一个或多个其它计算电子设备进行通信的任何电子设备(例如网卡,调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口422进行。并且,电子设备412还可以通过网络适配器420与一个或者多个网络(例如局域网(LAN),广域网(WAN)和/或公共网络,例如因特网)通信。如图所示,网络适配器420通过总线418与电子设备412的其它模块通信。应当明白,尽管图4中未示出,可以结合电子设备412使用其它硬件和/或软件模块,包括但不限于:微代码、电子设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理器416通过运行存储在存储器428中的指令,从而执行各种功能应用以及数据处理,例如实现本发明实施例所提供的以太网物理编码子层PCS的线对对齐方法:根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步;对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
实施例五
本发明实施例五提供了一种计算机可读存储介质,其上存储有计算机程序,该程序被处理器执行时实现如本申请所有发明实施例提供的以太网物理编码子层PCS的线对对齐方法:
根据A线对接收数据对接收机扰码器初始化,以使接收机扰码器与发射机扰码器进行同步;对B线对、C线对和D线对进行奇偶跳变检测,确定出B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;以A线对接收数据为基准,将B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据极性分别对每个线对接收数据进行极性校正。
可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件,或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括:具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本文件中,计算机可读存储介质可以是任何包含或存储程序的有形介质,该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号,其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式,包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质,该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
计算机可读介质上包含的程序代码可以用任何适当的介质传输,包括但不限于无线、电线、光缆、RF等等,或者上述的任意合适的组合。
可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码,所述程序设计语言包括面向对象的程序设计语言诸如Java、Smalltalk、C++,还包括常规的过程式程序设计语言诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中,远程计算机可以通过任意种类的网络包括局域网(LAN)或广域网(WAN)连接到用户计算机,或者,可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种以太网物理编码子层PCS的线对对齐方法,其特征在于,包括:
根据A线对接收数据对接收机扰码器初始化,以使所述接收机扰码器与发射机扰码器进行同步;
对B线对、C线对和D线对进行奇偶跳变检测,确定出所述B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;
通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;
以所述A线对接收数据为基准,将所述B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;
分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;
基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据所述极性分别对每个线对接收数据进行极性校正;
所述B线对奇偶跳变时刻确定完成以及B线对猜想数据完成之后,启动B线对的滑窗匹配;
所述C线对奇偶跳变时刻与所述B线对的滑窗匹配存在同步运行;
所述D线对奇偶跳变时刻与所述C线对的滑窗匹配存在同步运行。
2.根据权利要求1所述的方法,其特征在于,所述根据A线对接收数据对接收机扰码器初始化,以使所述接收机扰码器与发射机扰码器进行同步,包括:
获取A线对接收数据中每个时刻的中间比特数值;
将每个时刻的中间比特数值分别按照第一预设周期赋值给所述接收机扰码器,以对所述接收机扰码器初始化;
初始化后的接收机扰码器在第二预设周期内生成的数值与所述中间比特数值全部相同,则确定所述接收机扰码器与所述发射机扰码器同步完成。
3.根据权利要求1所述的方法,其特征在于,所述以所述A线对接收数据为基准,将所述B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差,包括:
以所述A线对接收数据为基准,将所述B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差;
根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
4.根据权利要求3所述的方法,其特征在于,所述以所述A线对接收数据为基准,将所述B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,分别获取B线对、C线对和D线对的初始延时差,包括:
以所述A线对接收数据为基准,将B线对的猜想数据与所述B线对的接收数据进行对比,确定发射端扰码器复位初始时刻,以及B线对的初始延时差,其中,B线对包括两组不同的猜想数据;
根据B线对所匹配的发射端扰码器复位初始时刻,将所述C线对的猜想数据与所述C线对的接收数据进行对比,确定发射端的本地接收状态参数,以及C线对的初始延时差,其中,C线对包括两组不同的猜想数据;
根据确定的所述发射端扰码器复位初始时刻,将所述D线对的猜想数据与所述D线对的接收数据进行对比,确定所述D线对的初始延时差,其中,D线对包括一组猜想数据。
5.根据权利要求4所述的方法,其特征在于,所述根据B线对、C线对和D线对的初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差,包括:
根据所述初始延时差确定传输数据最慢的线对;
以传输数据最慢的线对为基准,分别调整所述初始延时差,确定出A线对、B线对、C线对和D线对的对齐延时差。
6.根据权利要求4所述的方法,其特征在于,所述基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,包括:
基于每个线对的对齐延时差分别调整每个线对接收数据的延时,以使接收机每个线对接收数据与发射机保持相同。
7.根据权利要求1所述的方法,其特征在于,所述基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据所述极性分别对每个线对接收数据进行极性校正之前,还包括:
在确定当前执行操作出现异常情况时,采用复位机制跳出所述当前执行操作。
8.一种以太网物理编码子层PCS的线对对齐装置,其特征在于,包括:
接收机扰码器初始化模块,用于根据A线对接收数据对接收机扰码器初始化,以使所述接收机扰码器与发射机扰码器进行同步;
奇偶跳变检测模块,用于对B线对、C线对和D线对进行奇偶跳变检测,确定出所述B线对、C线对和D线对奇偶跳变时刻,调整B线对接收数据、C线对接收数据和D线对接收数据中输出首个数据为偶时刻数据;
线对猜想数据生成模块,通过初始化后的接收机扰码器分别获得B线对猜想数据、C线对猜想数据和D线对猜想数据;
滑窗匹配模块,用于以所述A线对接收数据为基准,将所述B线对、C线对和D线对中的接收数据和猜想数据顺序进行滑窗匹配,确定出每个线对的对齐延时差;
极性判定模块,用于分别对A线对接收数据、B线对接收数据、C线对接收数据和D线对接收数据进行解扰,并根据解扰结果确定每个线对接收数据的极性;
对齐和极性校正模块,用于基于每个线对的对齐延时差分别对每个线对接收数据进行补偿对齐,以及根据所述极性分别对每个线对接收数据进行极性校正;
所述B线对奇偶跳变时刻确定完成以及B线对猜想数据完成之后,启动B线对的滑窗匹配;
所述C线对奇偶跳变时刻与所述B线对的滑窗匹配存在同步运行;
所述D线对奇偶跳变时刻与所述C线对的滑窗匹配存在同步运行。
9.一种电子设备,其特征在于,所述电子设备包括:
一个或多个处理器;
存储装置,用于存储一个或多个程序;
当所述一个或多个程序被所述一个或多个处理器执行,使得所述一个或多个处理器实现如权利要求1-7中任一所述的方法。
10.一种计算机存储介质,其上存储有计算机程序,其特征在于,该程序被处理器执行时实现如权利要求1-7中任一所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011540998.6A CN112671526B (zh) | 2020-12-23 | 2020-12-23 | 以太网物理编码子层pcs的线对对齐方法、装置和设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011540998.6A CN112671526B (zh) | 2020-12-23 | 2020-12-23 | 以太网物理编码子层pcs的线对对齐方法、装置和设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112671526A CN112671526A (zh) | 2021-04-16 |
CN112671526B true CN112671526B (zh) | 2021-09-17 |
Family
ID=75409084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011540998.6A Active CN112671526B (zh) | 2020-12-23 | 2020-12-23 | 以太网物理编码子层pcs的线对对齐方法、装置和设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112671526B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105718413A (zh) * | 2016-01-14 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种通道对齐方法、装置及系统 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1561009B (zh) * | 2004-03-02 | 2010-05-05 | 复旦大学 | 千兆以太网收发器接收通道中的数据对齐电路 |
CN101399811B (zh) * | 2007-09-27 | 2011-09-14 | 华为技术有限公司 | 多通道数据接收以及传输控制方法和相应的装置 |
US10164733B2 (en) * | 2014-06-30 | 2018-12-25 | International Business Machines Corporation | Integrated physical coding sublayer and forward error correction in networking applications |
-
2020
- 2020-12-23 CN CN202011540998.6A patent/CN112671526B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105718413A (zh) * | 2016-01-14 | 2016-06-29 | 深圳市同创国芯电子有限公司 | 一种通道对齐方法、装置及系统 |
Non-Patent Citations (1)
Title |
---|
100G以太网信号源的设计与实现;李传辉;《中国优秀硕士学位论文全文数据库》;20190131;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN112671526A (zh) | 2021-04-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6212660B1 (en) | Methods and apparatuses for identification of the position of data packets which are located in a serial received data stream | |
US20050166050A1 (en) | Encoded data receiving device and method for updating decoding keys | |
CN102263609B (zh) | 帧边界检测方法和设备及解码方法和系统 | |
US20100199144A1 (en) | Method and device for indicating an uncorrectable data block | |
US9820248B2 (en) | Network clock synchronization | |
CN108337069B (zh) | 一种改进的降低误码率的末端并行分组crc校验系统 | |
US20180350373A1 (en) | Audio decoder state update for packet loss concealment | |
JP4260688B2 (ja) | データ送信装置、データ送受信システム、データ送信装置の制御方法およびデータ送受信システムの制御方法 | |
CN112671526B (zh) | 以太网物理编码子层pcs的线对对齐方法、装置和设备 | |
US9071262B1 (en) | Calibration of high-speed interleaved arrays | |
US7715404B2 (en) | Method and apparatus for controlling a voice over internet protocol (VoIP) decoder with an adaptive jitter buffer | |
US6363514B1 (en) | Sound reproducing system and method capable of decoding audio data even in case of failure of detecting syncword | |
US8666256B2 (en) | Optical transceiving system with frame synchronization and optical receiving apparatus | |
US8842721B1 (en) | Method and apparatus for channel equalization in high speed S-RIO based communication systems | |
CN1615603A (zh) | 具备用于重新同步目的的坏帧指示符装置的通信系统 | |
US8261156B2 (en) | Methods and apparatuses for correcting errors in data streams | |
CN110049312B (zh) | 一种arinc818协议故障注入方法及装置 | |
WO2022198131A1 (en) | Error-tolerant forward error correction ordered set message decoder | |
US20110302464A1 (en) | Digital data transmission system using transmitting unit and receiving unit and transmission method | |
KR20130133007A (ko) | 이더넷 전송의 선 순차 조절 장치 및 방법 | |
US20040068689A1 (en) | Method and apparatus for CRC size reduction | |
KR101582168B1 (ko) | 디스플레이포트 수신단에서의 클럭 복원 구조 | |
US11258461B2 (en) | Data processing device and method | |
US11695504B1 (en) | Forward error correction decoder failure detection | |
JP2012010108A (ja) | データ処理回路及びデータ処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address |
Address after: Room 102, Building 16, No. 1699, the Pearl River Road, Huangdao District, Qingdao, Shandong 266499 Patentee after: Chenxin Technology Co.,Ltd. Address before: No.687 fusion Road, gugukou military civilian integration innovation demonstration area, Binhai street, Huangdao District, Qingdao City, Shandong Province 266500 Patentee before: Chenxin Technology Co.,Ltd. |
|
CP03 | Change of name, title or address |