CN112670171A - 一种基于离子注入的非挥发存储器件单元的制作方法 - Google Patents

Abstract

本发明公开一种基于离子注入的非挥发存储器件单元的制作方法，属于半导体存储器件领域。在二氧化硅栅介质中形成富硅纳米晶，从而实现存储管的制作方法。基于标准的CMOS工艺流程，在高压栅氧氧化后，嵌入用于存储管存储信息的富硅纳米晶形成工艺模块，其形成方式是向高压栅氧中注入一定剂量的Si离子，再进行退火；退火过程中注入栅氧中的Si离子在SiO₂中并靠近p‑型掺杂Si衬底界面处形成大量富Si的纳米晶。该纳米晶具有电子深能力陷阱中心，在存储器件一定偏置条件下，可俘获或释放电子，从而具有存储信息的功能。

Description

一种基于离子注入的非挥发存储器件单元的制作方法

技术领域

本发明涉及半导体存储器件技术领域，特别涉及一种基于离子注入的非挥发存储器件单元的制作方法。

背景技术

存储器件一般可分为挥发性存储器和非挥发性存储器，非挥发性存储器在不加电的情况下仍能够长期保持存储的信息。目前，应用最广泛的非挥发性存储器是闪速存储器(Flash)，主流的闪存存储技术按照阵列结构和实现的功能可以分成两类：NAND型陈列架构的栅存存储技术和NOR型陈列架构的闪存存储技术。前者主要侧重于大容量数据信息的保存，后者则侧重于数据和编码处理过程中的数据寄存和快速读取擦除，其单元都是采用浮栅(Floating gate)结构。另一种是电荷陷阱存储(Charge-trapping flash，CTF)结构，SONOS就属于这种存储单元结构。

传统浮栅结构需要保持较高的浮栅厚度以保持栅极耦合，当器件尺寸小于45nm后，浮动栅极将因过近的距离造成严重的相互耦合干扰，而无法继续胜任电荷保持的功能。与基于半导体多晶硅浮栅存储的传统非易失性存储器件相比，基于电荷陷阱存储的CTF存储器件(如SONOS、纳米晶等)一般具有以下几个优点：(1)由于电荷存储层不同，器件叠层高度远低于浮栅器件高度；(2)浮栅器件将电荷存储在导电层，其中任何针孔缺陷都将导致浮栅和沟道之间的断路，造成部分或全部电荷的丢失，而电荷陷阱存储的针孔缺陷只能导致局部电荷丢失，对存储电荷总量影响可以忽略不计；(3)工艺制备一般与标准CMOS工艺兼容，具有尺寸可持续缩减，由于电荷被俘获在陷阱中，不受邻近单元影响，甚至可以用于28nm以下制造工艺；(4)器件操作电压一般更低，电荷保持性更好。因此，基于电荷陷阱存储的CTF存储器件具备进一步缩微的能力。

发明内容

本发明的目的在于提供一种基于离子注入的非挥发存储器件单元的制作方法，通过硅离子注入和退火的方式，在高压器件的二氧化硅栅介质中靠近硅衬底的位置形成富硅纳米晶，富硅纳米晶具有电子深能级陷阱，在一定的偏置条件下可以俘获或释放电子，实现非挥发存储。

为解决上述技术问题，本发明提供了一种基于离子注入的非挥发存储器件单元的制作方法，包括：

提供p型硅衬底，依次形成STI隔离槽、n阱和高压栅介质层，所述高压栅介质层为氧化形成的SiO₂，覆盖所述p型硅衬底表面；

暴露出用于制作存储管的区域，通过离子注入的方式向存储管区域的高压栅介质层中注入能够在高压栅介质层中形成电子陷阱的离子，使其峰值位于所述高压栅介质层和所述p型硅沉底的界面处；

高温退火，在所述高压栅介质层中并靠近p型硅衬底界面处形成富Si纳米晶；

刻蚀掉低压管区域的高压栅介质层，氧化形成低压栅介质层；淀积多晶并通过光刻和刻蚀形成高、低压MOS器件的多晶栅以及存储管的多晶控制栅；

对低压管、高压管与存储管进行源漏区轻掺杂，再淀积侧墙介质层，刻蚀后形成低压管、高压管和存储管的侧墙；

对低压管、高压管与存储管进行源漏区重掺杂；

按标准CMOS后端布线流程，进行介质层淀积、接触孔形成、金属淀积和刻蚀，形成控制栅极、源极、漏极和体极。

可选的，在形成所述高压栅介质层时，采用热氧化一层SiO₂介质层，或采用CVD淀积方式形成一层SiO₂介质层。

可选的，在形成富Si纳米晶的同时，在高压栅介质层中形成存储管的栅介质层；

所述存储管的栅介质层包括存储管的栅控制介质层和存储管的隧穿介质层；所述存储管的栅控制介质层为富Si纳米晶靠近p型硅衬底一侧相对较薄的SiO₂介质层，所述存储管的栅控制介质层为富Si纳米晶远离p型硅衬底一侧相对较厚的SiO₂介质层。

可选的，所述存储管的栅介质层与所述高压栅介质层同时形成，或单独形成；同时形成时两者的厚度均为15nm～100nm；两者单独形成时，存储管的栅介质层厚度为15nm～300nm，高压管栅介质层为15nm～100nm。

可选的，所述能够在高压栅介质层中形成电子陷阱的离子为Si离子，或N离子等，向存储管的栅介质层中注入离子的剂量为5×10¹⁷～5×10²⁰cm^-3。

可选的，向存储管区域的高压栅介质层中注入离子后，通过退火温度为700℃～1000℃的高温退火工艺形成纳米团簇结构。

可选的，所述p型掺杂单晶硅片线电阻为10～20Ω·cm。

可选的，所述n阱的掺杂浓度1×10¹⁶～5×10¹⁷cm^-3。

可选的，所述高压栅介质层的厚度为15nm～100nm，根据高压NMOS器件和存储管具体操作电压确定。

可选的，所述低压栅介质层的厚度为1.6nm～7nm。

在本发明提供的基于离子注入的非挥发存储器件单元的制作方法中，在二氧化硅栅介质中形成富硅纳米晶，从而实现存储管的制作方法。基于标准的CMOS工艺流程，在高压栅氧氧化后，嵌入用于存储管存储信息的富硅纳米晶形成工艺模块，其形成方式是向高压栅氧中注入一定剂量的Si离子，再进行退火；退火过程中注入栅氧中的Si离子在SiO₂中并靠近p-型掺杂Si衬底界面处形成大量富Si的纳米晶。该纳米晶具有电子深能力陷阱中心，在存储器件一定偏置条件下，可俘获或释放电子，从而具有存储信息的功能。

附图说明

图1是在p型硅衬底上形成STI隔离槽、n阱和高压栅介质层4的示意图；

图2是光刻出存储管区域并对该区域的高压栅介质层进行Si离子注入的示意图；

图3是通过退火在Si离子注入的高压栅介质层中形成富Si纳米晶的示意图；

图4是刻蚀出低压器件区域、氧化低压栅介质层的示意图；

图5是淀积多晶并掺杂、刻蚀形成器件栅极的示意图；

图6是进行低掺杂源漏注入、形成介质侧墙的示意图；

图7是进行高掺杂源漏注入形成源、漏、体接触的示意图；

图8是形成的存储管结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种基于离子注入的非挥发存储器件单元的制作方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

实施例一

本发明提供了一种基于离子注入的非挥发存储器件单元的制作方法，包括如下步骤：

存储管可以是基于衬底(或阱)为p-型掺杂的沟道为N型导电类型存储管，也可以是基于衬底(或阱)为n-型掺杂的沟道为P型导电类型存储管。

本实施例一以p-掺杂单晶硅片为例，提供p型硅衬底1，所述p型掺杂单晶硅片线电阻为10～20Ω·cm；如图1所示，在p型硅衬底1上依次通过光刻、刻蚀、SiO₂介质填充和CMP平坦化，形成STI隔离槽2；再通过光刻、n型掺杂注入和退火工艺形成n阱3，作为低压PMOS器件制作的阱区域，所述n阱3的掺杂浓度为1×10¹⁶～5×10¹⁷cm^-3；接着在所述p型硅衬底1上，氧化形成高压栅介质层4，所述高压栅介质层4为氧化形成的SiO₂，覆盖所述p型硅衬底1表面；作为高压NMOS器件和存储管的栅介质层，所述高压栅介质层4的厚度为15nm～100nm，根据高压NMOS器件和存储管具体操作电压确定。

如图2所示，接着涂胶5、曝光和显影，将用于制作存储管的区域暴露出来；通过离子注入的方式，向存储管区域的高压栅介质层4中注入Si离子，注入剂量5×10¹⁷～5×10²⁰cm^-3，注入能量的选择应考虑注入Si离子的峰值位于高压栅介质层4与p型硅衬底1的界面处。向存储管区域的高压栅介质层4中注入的离子可以是Si离子，也可以为是能够在高压栅介质层4中形成电子陷阱的其他离子，如N离子等。

在氮气环境下进行退火，退火温度为700℃～1000℃，在所述高压栅介质层4中并靠近p型硅衬底1界面处形成富Si纳米晶7，同时修复注入Si离子时引起的p型硅衬底1的损伤，如图3所示。在形成富Si纳米晶的同时，在高压栅介质层中形成存储管的栅介质层，所述存储管的栅介质层包括存储管的栅控制介质层和存储管的隧穿介质层；富Si纳米晶7靠近p型硅衬底1一侧是一层很薄的SiO₂介质层，充当存储管的隧穿介质层9，另一侧是相对厚得多的SiO₂介质层，充当存储管的栅控制介质层8。所述存储管的栅介质层与所述高压栅介质层同时形成，或单独形成；同时形成时两者的厚度均为15nm～100nm；两者单独形成时，存储管的栅介质层厚度为15nm～300nm，高压管栅介质层为15nm～100nm。

刻蚀掉低压管区域的高压栅介质层4，氧化形成低压栅介质层10，所述低压栅介质层10的厚度为1.6nm～7nm，如图4所示，氧化温度为750℃～900℃。接着淀积多晶并通过光刻和刻蚀形成高、低压MOS器件的多晶栅11以及存储管的多晶控制栅12，如图5所示。

如图6所示，分别通过光刻和注入掺杂方式，对低压管、高压管与存储管进行源漏区轻掺杂。低压管源漏区轻掺杂13采用n型离子注入掺杂，掺杂剂量为1×10¹⁸～1×10¹⁹cm^-3；高压管和存储管源漏区轻掺杂14采用p型离子注入掺杂，掺杂剂量为1×10¹⁷～5×10¹⁸cm^-3；再淀积侧墙介质层，厚度为10nm～50nm，刻蚀后形成低压管、高压管和存储管的侧墙15。

如图7所示，分别通过光刻和注入掺杂方式，对低压管、高压管与存储管进行源漏区重掺杂。低压管源漏区重掺杂16采用n型离子注入掺杂，掺杂剂量为1×10¹⁹～1×10²⁰cm^-3；高压管和存储管源漏区重掺杂17采用p型离子注入掺杂，掺杂剂量为1×10¹⁹～1×10²⁰cm^-3。

之后，按标准CMOS后端布线流程，进行介质层淀积，接触孔形成，金属淀积和刻蚀，形成控制栅极、源极、漏极和体极，至此，存储管、高压管和低压管这三种典型器件完成工艺集成。

如图8所示为形成的存储管结构示意图，存储管的体极和源极接0V，漏极接正的偏压(如1.0V)，控制栅极加高压(如5V～10V)，这时存储管沟道反型，沟道中的电子在纵向电场的作用下，隧穿过薄的隧穿介质层，被纳米晶电子深能级俘获，即是存储管的写入过程；存储管的体极接正的高压(如5.0V～10V)，控制栅极加负高压(如-5V～-10V)，这时被纳米晶电子深能级俘获的电子通过FN隧穿，被释放到Si衬底，即是存储管的擦除过程。

上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种基于离子注入的非挥发存储器件单元的制作方法，其特征在于，包括：

提供p型硅衬底，依次形成STI隔离槽、n阱和高压栅介质层，所述高压栅介质层为氧化形成的SiO₂，覆盖所述p型硅衬底表面；

暴露出用于制作存储管的区域，通过离子注入的方式向存储管区域的高压栅介质层中注入能够在高压栅介质层中形成电子陷阱的离子，使其峰值位于所述高压栅介质层和所述p型硅沉底的界面处；

高温退火，在所述高压栅介质层中并靠近p型硅衬底界面处形成富Si纳米晶；

刻蚀掉低压管区域的高压栅介质层，氧化形成低压栅介质层；淀积多晶并通过光刻和刻蚀形成高、低压MOS器件的多晶栅以及存储管的多晶控制栅；

对低压管、高压管与存储管进行源漏区轻掺杂，再淀积侧墙介质层，刻蚀后形成低压管、高压管和存储管的侧墙；

对低压管、高压管与存储管进行源漏区重掺杂；

按标准CMOS后端布线流程，进行介质层淀积、接触孔形成、金属淀积和刻蚀，形成控制栅极、源极、漏极和体极。

2.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，在形成所述高压栅介质层时，采用热氧化一层SiO₂介质层，或采用CVD淀积方式形成一层SiO₂介质层。

3.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，在形成富Si纳米晶的同时，在高压栅介质层中形成存储管的栅介质层；

所述存储管的栅介质层包括存储管的栅控制介质层和存储管的隧穿介质层；所述存储管的栅控制介质层为富Si纳米晶靠近p型硅衬底一侧相对较薄的SiO₂介质层，所述存储管的栅控制介质层为富Si纳米晶远离p型硅衬底一侧相对较厚的SiO₂介质层。

4.如权利要求3所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述存储管的栅介质层与所述高压栅介质层同时形成，或单独形成；同时形成时两者的厚度均为15nm～100nm；两者单独形成时，存储管的栅介质层厚度为15nm～300nm，高压管栅介质层为15nm～100nm。

5.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述能够在高压栅介质层中形成电子陷阱的离子为Si离子，或N离子，向存储管区域的高压栅介质层中注入离子的剂量为5×10¹⁷～5×10²⁰cm^-3。

6.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，向存储管区域的高压栅介质层中注入离子后，通过退火温度为700℃～1000℃的高温退火工艺形成纳米团簇结构。

7.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述p型掺杂单晶硅片线电阻为10～20Ω·cm。

8.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述n阱的掺杂浓度1×10¹⁶～5×10¹⁷cm^-3。

9.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述高压栅介质层的厚度为15nm～100nm，根据高压NMOS器件和存储管具体操作电压确定。

10.如权利要求1所述的基于离子注入的非挥发存储器件单元的制作方法，其特征在于，所述低压栅介质层的厚度为1.6nm～7nm。

Images