CN112654996A - 积和运算器、神经形态器件以及积和运算方法 - Google Patents

积和运算器、神经形态器件以及积和运算方法 Download PDF

Info

Publication number
CN112654996A
CN112654996A CN201880097097.9A CN201880097097A CN112654996A CN 112654996 A CN112654996 A CN 112654996A CN 201880097097 A CN201880097097 A CN 201880097097A CN 112654996 A CN112654996 A CN 112654996A
Authority
CN
China
Prior art keywords
product
input
sum
output
product operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880097097.9A
Other languages
English (en)
Inventor
柴田龙雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN112654996A publication Critical patent/CN112654996A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50—Adding; Subtracting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52—Multiplying; Dividing
    • G06F7/523—Multiplying only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/5443—Sum of products
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/17—Memory cell being a nanowire transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/53—Structure wherein the resistive material being in a transistor, e.g. gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Optimization (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biophysics (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Neurology (AREA)
  • Artificial Intelligence (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Amplifiers (AREA)
  • Hall/Mr Elements (AREA)
  • Memory System (AREA)

Abstract

本发明提供一种积和运算器，其具有：多个第一积运算元件，其对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出所述第一输出信号；以及和运算部，其在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从所述寄生电容的放电所引起的过渡响应开始产生之后的时刻的运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。

Description

积和运算器、神经形态器件以及积和运算方法
技术领域
本发明涉及积和运算器、神经形态器件以及积和运算方法。
背景技术
目前，作为为了实现人工智能(Artificial Intelligence：AI)、物联网(Internetof Things：IoT)、深度学习(Deep Learning)等而执行神经网络的运算的器件，积和运算器及神经形态器件备受关注。
例如，非专利文献1中公开有使用存储体来执行神经网络的运算的方法。神经网络的运算中广泛采用使用了感知器的方法。使用了感知器的神经网络的运算中，进行Σax+b(b：偏置项)的计算。在此，希望偏置项可在从正到负的广泛的范围进行调节。
现有技术文献
非专利文献
非专利文献1：Geoffrey W.Burr,Robert M.Shelby,Abu Sebastian,SangbumKim,Seyoung Kim,Severin Sidler,Kumar Virwani,Masatoshi Ishii,PritishNarayanan,Alessandro Fumarola,Lucas L.Sanches,Irem Boybat,Manuel Le Gallo,Kibong Moon,Jiyoo Woo,Hyunsang Hwang&Yusuf Leblebici,Advancesin Physics：X,2,89(2017)
发明内容
发明所要解决的问题
但是，在执行神经网络的运算上产生了负的偏置的情况下，有时积和运算器及神经形态器件的电路结构会变得复杂。
因此，本发明的目的在于，提供一种不使电路结构复杂，可在从正到负的广泛的范围内调节偏置的积和运算器、神经形态器件以及积和运算方法。
用于解决问题的技术手段
本发明的一方式提供一种积和运算器，其具有：多个第一积运算元件，其对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出所述第一输出信号；以及和运算部，其在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从所述寄生电容的放电所引起的过渡响应开始产生之后的时刻的运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
另外，本发明一方式中，多个所述第一积运算元件分别是具有写入端子、共用端子和读出端子的电阻变化元件。
另外，本发明一方式中，多个所述第一积运算元件分别是隧道磁阻效应元件。
另外，本发明的一方式的积和运算器还具有至少一个第二积运算元件，其对正的偏置的产生中所使用的第二输入信号乘以权重来生成第二输出信号，并输出所述第二输出信号，所述和运算部运算多个所述第一积运算元件各自输出的所述第一输出信号和至少一个所述第二积运算元件各自输出的所述第二输出信号的总和。
另外，本发明的一方式的积和运算器还具有电阻器，其被输入第三输入信号，且基于所述第三输入信号将第三输出信号输出至所述和运算部，所述和运算部在所述运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号、至少一个所述第二积运算元件各自输出的所述第二输出信号和所述电阻器输出的所述第三输出信号的总和。
另外，本发明的一方式的积和运算器还具有：至少一个第二积运算元件，其对第二输入信号乘以权重来生成第二输出信号，并输出所述第二输出信号；和电阻器，其被输入第三输入信号，且基于所述第三输入信号将第三输出信号输出至所述和运算部，所述和运算部在所述运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号、多个所述第二积运算元件各自输出的所述第二输出信号和至少一个所述第二积运算元件各自输出的所述第二输出信号的总和。
另外，本发明的一方式提供一种神经形态器件，其具有上述的积和运算器中的任一者。
另外，本发明的一方式提供一种积和运算方法，其是由上述的积和运算器中的任一个积和运算器来执行的，其包括：积运算步骤，多个所述第一积运算元件分别对所述第一输入信号乘以权重来生成所述第一输出信号，并输出所述第一输出信号；以及和运算步骤，在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向所述寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从寄生电容的放电所引起的过渡响应开始产生后的时刻的所述运算期间，所述和运算部运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
发明效果
根据所述的积和运算器、神经形态器件以及积和运算方法，可提供一种不使电路结构复杂就能够在从正到负的广泛的范围内调节偏置的积和运算器、神经形态器件以及积和运算方法。
附图说明
图1是表示实施方式的积和运算器的一部分结构的一例的图。
图2是表示实施方式的电阻变化元件的一例的图。
图3是表示实施方式的积和运算器的一部分结构的等效电路的一例的图。
图4是表示第一积运算元件根据与实施方式的输入值对应的第一输入信号的输入而输出的第一输出信号的一例的图。
图5是用于说明实施方式的积和运算器所执行的神经网络运算的一例的图。
具体实施方式
参照图1及图2，对实施方式的积和运算器的结构的一例进行说明。图1是表示实施方式的积和运算器的一部分结构的一例的图。图2是表示实施方式的电阻变化元件的一例的图。
如图1所示，积和运算器1具有：第一输入部101E、201E、……、k01E；第一积运算元件111、121、211、221、……、k11、k21；第二输入部102E、202E、……、n02E；第二积运算元件112、122、212、222、……、n12、n22；第三输入部103E；电阻器113W、123W；以及和运算部10S、20S。
第一积运算元件111也可以是具有寄生电容的电阻变化元件，例如相变化型存储器(Phase-Change Memory：PCM)、电阻变化型存储器(Resistive Random Access Memory：ReRAM)、图2所示的磁阻效应元件。如图1及图2所示，第一积运算元件111具有可变电阻111R、读出端子111X、共用端子111Y及写入端子111Z。另外，第一积运算元件121、211、221、……、k11、k21为电阻变化元件，例如为与图2所示的元件同样的磁阻效应元件，分别具有：可变电阻121R、211R、221R、……、k11R、k21R；读出端子121X、211X、221X、……、k11X、k21X；共用端子121Y、211Y、221Y、……、k11Y、k21Y；写入端子121Z、211Z、221Z、……、k11Z、k21Z。
在此，例如如图2所示，第一积运算元件111所具有的可变电阻111R包括：磁化固定层1111、非磁性层1112、第一区域1113、磁壁1114、第二区域1115、第一磁化供给层1116、第二磁化供给层1117。以下，使用了图2的说明中，使用图2所示的x轴、y轴及z轴。x轴、y轴及z轴形成右手系的三维正交坐标。磁化固定层1111、非磁性层1112、第一区域1113、第二区域1115、第一磁化供给层1116及第二磁化供给层1117形成为较薄的长方体状，面积最大的面与xy平面平行。
磁化固定层1111的磁化方向被固定成+y方向。在此，磁化被固定是指，磁化方向在使用了写入电流的写入前后没有变化。另外，磁化固定层1111也可以是例如具有面内磁各向异性的面内磁化膜、或具有垂直磁各向异性的垂直磁化膜。
非磁性层1112的朝向+z方向侧的面积最大的面与磁化固定层1111的朝向－z方向侧的面接触。磁化固定层1111的朝向z方向侧的面和非磁性层1112的朝向z方向侧的面也可以形状及面积相互相等，但非磁性层1112也可以以覆盖第一区域1113、第二区域1115的方式变宽，而比磁化固定层1111大。另外，非磁性层1112为了将第一积运算元件111相对于磁化固定层1111的磁化自由层的磁化状态的变化作为电阻值的变化进行读出而被使用。
第一区域1113、磁壁1114及第二区域1115形成磁化自由层。磁化自由层由铁磁性材料制作，能够使磁化方向反转。第一区域1113的磁化方向被固定成+y方向，朝向+z方向侧的面中的－y方向侧的一定的区域与非磁性层1112的朝向－z方向侧的面接触。另一方面，第二区域1115的磁化方向被固定成－y方向，朝向+z方向侧的面中的+y方向侧的一定的区域与非磁性层1112的朝向－z方向侧的面接触。磁壁1114在y方向上被第一区域1113和第二区域1115夹持。
优选第一磁化供给层1116在z方向上不与磁化固定层1111重叠，朝向+z方向侧的面与第一区域1113的朝向－z方向侧的面接触。另外，第一磁化供给层1116具有将第一区域1113中与第一磁化供给层1116重叠的范围的磁化方向固定成希望的方向的功能。另外，在第一磁化供给层1116的朝向－z方向侧的面上连接有写入端子111Z。此外，第一磁化供给层1116由例如与磁化固定层1111中可使用的铁磁性材料相同的材料、IrMn等反铁磁性体、夹持Ru、Ir等非磁性中间层的铁磁性体来制作，也可以具有包含非磁性体及铁磁性体的合成反铁磁性(Synthecic Antiferromagnetic)结构。
第二磁化供给层1117在z方向上不与磁化固定层1111重叠，朝向+z方向侧的面与第二区域1115的朝向－z方向侧的面接触。另外，第二磁化供给层1117具有将第二区域1115的与第二磁化供给层1117重叠的范围的磁化方向固定成希望的方向的功能。另外，在第二磁化供给层1117的朝向－z方向侧的面上连接有共用端子111Y。此外，第二磁化供给层1117由例如与磁化固定层1111中可使用的铁磁性材料相同的材料、IrMn等反铁磁性体、夹持Ru、Ir等非磁性中间层的铁磁性体制作，也可以具有包含非磁性体及铁磁性体的合成反铁磁性(Synthecic Antiferromagnetic)结构。
第一积运算元件111通过调节流通于共用端子111Y与写入端子111Z之间的写入电流的大小及时间，而使y方向上的磁壁1114的位置变化。由此，第一积运算元件111能够使磁化方向平行的区域和磁化方向反平行的区域的面积的比率连续地变化，并使可变电阻111R的电阻值大致线形地变化。在此，磁化方向平行的区域是第一区域1113中的z方向上与磁化固定层1111重叠的部分的面积。另外，磁化方向反平行的区域是第二区域1115中、z方向上与磁化固定层1111重叠的部分的面积。另外，写入电流的大小及时间通过电流脉冲的数量和宽度中的至少一者来调节。
此外，第一积运算元件111也可以是隧道磁阻效应元件。隧道磁阻效应元件具有磁化固定层、磁化自由层、作为非磁性层的隧道势垒层。磁化固定层及磁化自由层由铁磁性材料制作，具有磁化。隧道势垒层夹持于磁化固定层与磁化自由层之间。隧道磁阻效应元件通过使磁化固定层所具有的磁化和磁化自由层所具有的磁化的关系变化，能够使电阻值变化。隧道势垒层中能够使用公知的材料。例如，作为其材料，能够使用Al2O3、SiO2、MgO及MgAl2O4等。此外，隧道势垒层中也可以使用Al、Si、Mg的一部分置换成Zn、Be等的材料等。
返回图1，读出端子111X、121X中，从第一输入部101E输入与输入值对应的第一输入信号。同样，图1所示的读出端子211X、221X中，从第一输入部201E输入与输入值对应的第一输入信号，读出端子k11X、k21X中，从第一输入部k01E输入与输入值对应的第一输入信号。这些第一输入信号被实施与输入值相应的脉冲宽度调制(Pulse Width Modulation：PWM)。
另外，写入端子111Z、121Z中输入用于调节可变电阻111R、121R的电阻值的写入电流。同样，图1所示的写入端子211Z、221Z中输入用于调节可变电阻211R、221R的电阻值的写入电流，写入端子k11Z、k21Z中输入用于调节可变电阻k11R、k21R的电阻值的写入电流。
第一积运算元件111对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出第一输出信号。即，第一积运算元件111以可变电阻111R的电阻值为权重，对于输入到读出端子111X的第一输入信号执行积运算，生成第一输出信号，并从共用端子111Y输出第一输出信号。同样，第一积运算元件121、211、221、……、k11、k21分别对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出第一输出信号。
第二积运算元件112为与第一积运算元件111、121、211、221、……、k11、k21相同的电阻变化元件，具有可变电阻112R、读出端子112X、共用端子112Y及写入端子112Z。另外，第二积运算元件122、212、222、……、n12、n22为与第二积运算元件112相同的电阻变化元件，分别具有：可变电阻122R、212R、222R、……、n12R、n22R；读出端子122X、212X、222X、……、n12X、n22X；共用端子122Y、212Y、222Y、……、n12Y、n22Y及写入端子122Z、212Z、222Z、……、n12Z、n22Z。
读出端子112X、122X中，从第二输入部102E输入与设定值对应的第二输入信号。同样，图1所示的读出端子212X、222X中，从第二输入部202E输入与设定值对应的第二输入信号，读出端子n12X、n22X中，从第二输入部n02E输入与设定值对应的第二输入信号。这些第二输入信号包含具有为了使第二积运算元件112、122、212、222、……、n12、n22各自产生希望的正的偏置所需要的波形的信号。
第二积运算元件112对第二输入信号乘以权重来生成第二输出信号，并输出第二输出信号。即，第二积运算元件112以可变电阻112R的电阻值为权重，对于输入到读出端子112X的第二输入信号执行积运算，生成第二输出信号，并从共用端子112Y输出第二输出信号。第二输入信号与对应于输入值的第一输入信号不同，用于正的偏置的产生，因此，成为具有一定的波形的信号。同样，第二积运算元件122、212、222、……、n12、n22对第二输入信号乘以权重来生成第二输出信号，并输出第二输出信号。
电阻器113W被输入第三输入信号，基于第三输入信号将第三输出信号输出至和运算部10S。同样，电阻器123W被输入第三输入信号，基于第三输入信号将第三输出信号输出至和运算部20S。另外，这些第三输入信号包含具有为了使电阻器113W及电阻器123W各自产生希望的正的偏置所需要的波形的信号，并由第三输入部103E输入。
另外，电阻器113W及电阻器123W与第二积运算元件112、122、212、222、……、n12、n22不同，不具有寄生电容，因此，不能产生来自寄生电容的放电所引起的过渡响应。因此，电阻器113W通过输入希望的第三输入信号，能够产生绝对值比使第二积运算元件112、212、……、n12产生的正的偏置的总和大的正的偏置。另外，这对于电阻器123W也同样。
和运算部10S运算第一积运算元件111、211、……、k11各自所输出的第一输出信号、第二积运算元件112、212、……、n12各自所输出的第二输出信号和电阻器113W所输出的第三输出信号的总和。同样，和运算部20S运算第一积运算元件121、221、……、k21各自所输出的第一输出信号、第二积运算元件122、222、……、n22各自所输出的第二输出信号和电阻器123W所输出的第三输出信号的总和。但是，和运算部10S、20S也可以运算第一输入信号和第二输入信号的总和，或者第一输入信号和第三输入信号的总和。
接着，参照图3及图4对实施方式的积和运算器的总和的运算方法的一例进行说明。图3是表示实施方式的积和运算器的一部分结构的等效电路的一例的图。
如图3所示，第一积运算元件111具有寄生电容111C和寄生电阻111P，能够考虑使寄生电容111C与可变电阻111R并联连接，使寄生电阻111P与可变电阻111R串联连接。同样，第一积运算元件121、211、221、……、k11、k21分别具有寄生电容121C、211C、221C、……、k11C、k21C和寄生电阻121P、211P、221P、……、k11P、k21P。另外，能够考虑在第一积运算元件111、121、211、221、……、k11、k21分别串联连接有配线电阻111W、121W、211W、221W、……、k11W、k21W。
图4是表示第一积运算元件根据与实施方式的输入值对应的第一输入信号的输入而输出的第一输出信号的一例的图。以下，使用了图4的说明中，举例说明第一积运算元件111，但第一积运算元件121、211、221、……、k11、k21也同样。
图4中的(a)表示输入与输入值“2”对应的第一输入信号的情况下的第一输出信号T2的一例。第一输出信号T2包含过渡响应TF2和过渡响应TS2。
过渡响应TF2是由于向寄生电容111C的充电而引起的，在第一输入信号向第一积运算元件111的输入开始的时刻开始产生，在经过了规定的时间后转换为稳定状态。这里所说的第一输入信号的输入开始的时刻为例如图4所示的时刻t0。另外，过渡响应TF2在例如图4所示的时刻t1转换为稳定状态。另外，过渡响应TF2的峰值高度及产生过渡响应TF2的期间依赖于寄生电容111C的静电电容。
另一方面，过渡响应TS2是由于来自寄生电容111C的放电而引起的，在第一输入信号向第一积运算元件111的输入结束的时刻开始产生，在经过了规定的时间后转换为稳定状态。这里所说的第一输入信号的输入结束的时刻为例如图4中的(a)所示的时刻t21。另外，过渡响应TS2在例如图4中的(a)所示的时刻t22转换为稳定状态。另外，过渡响应TS2的峰值高度及产生过渡响应TS2的期间依赖于寄生电容111C的静电电容。另外，从时刻t1到时刻t21的期间成为与输入值“2”对应的长度。
同样，图4中的(b)、图4中的(c)和图4中的(d)分别表示输入了与输入值“1”、“3”和“0”对应的第一输入信号的情况下的第一输出信号T1、T3和T0的一例。第一输出信号T1、T3和T0分别包含向寄生电容111C的充电所引起的过渡响应TF1、TF3和TF0和来自寄生电容111C的放电所引起的过渡响应TS1、TS3和TS0。另外，过渡响应TF1、TF3和TF0均在图4所示的时刻t0开始产生，在图4所示的时刻t1转换为稳定状态。另外，过渡响应TF1、TF3、TF0的峰值高度及产生过渡响应TF1、TF3、TF0的期间依赖于寄生电容111C的静电电容。
另一方面，过渡响应TS1、TS3和TS0分别由于第一输入信号的输入的结束，在图4中的(b)所示的时刻t11、图4中的(c)所示的时刻t31和图4中的(d)所示的时刻t01开始产生。另外，过渡响应TS1、TS3和TS0分别在图4中的(b)所示的时刻t12、图4中的(c)所示的时刻t32和图4中的(d)所示的时刻t02转换为稳定状态。另外，过渡响应TS1、TS3和TS0的峰值高度及产生过渡响应TS1、TS3和TS0的期间依赖于寄生电容111C的静电电容。另外，从时刻t1到时刻t11的期间、从时刻t1到时刻t31的期间及从时刻t1到时刻t01的期间分别成为与输入值“1”、“3”及“0”对应的长度。
另外，如图4所示，过渡响应TS2、TS1、TS3和TS0在时刻t2向稳定状态的转换均已完成。
和运算部10S在从由于第一输入信号的输入而产生的第一积运算元件111、211、……、k11各自的向寄生电容111C、211C、……、k11C的充电所引起的过渡响应之后成为稳定状态的时刻，到由于第一输入信号的输入而产生的第一积运算元件111、211、……、k11各自的从寄生电容111C、211C、……、k11C的放电所引起的过渡响应开始产生后的时刻的运算期间，运算第一积运算元件111所输出的第一输出信号的总和。另外，这对于和运算部20S也同样。
这里所说的充电所引起的过渡响应之后成为稳定状态的时刻为：例如图4所示的时刻t1。另外，这里所说的放电所引起的过渡响应开始产生后的时刻为：产生该过渡响应的期间中的时刻、或者在该过渡响应之后成为稳定状态的时刻。例如，放电所引起的过渡响应TS2产生的期间中为从时刻t21到时刻t22之间的期间。另外，例如在放电所引起的过渡响应TS2后成为稳定状态的时刻为时刻t22以后的时刻。
另外，这里所说的运算期间是指：由于与多个输入值对应的第一输入信号各自的输入而产生的放电所引起的所有的过渡响应成为稳定状态的时刻，例如从时刻t1到时刻t2的区间。积和运算器1例如通过使用开关，仅在运算期间中向和运算部10S供给第一输出信号T2、T1、T3和T0，对运算期间中的第一输出信号的总和进行运算。
积和运算器1的和运算部10S以及和运算部20S包含在运算期间放电所引起的过渡响应TS2、TS1、TS3和TS0的至少一部分，因此，能够产生与负的偏置对应的负的电荷。特别是第一输入部101E、201E、……、k01E即使在被输入与输入值“0”对应的第一输入信号的情况下，也输入产生充电所引起的过渡响应TF0及放电所引起的过渡响应TS0那样的第一输入信号。因此，积和运算器1即使在对第一积运算元件111、121、211、221、……、k11、k21输入了与输入值“0”对应的第一输入信号的情况下，也能够总是产生一定的值的负的偏置。
返回图3，第二积运算元件112具有寄生电容112C和寄生电阻112P，能够考虑使寄生电容112C与可变电阻112R并联连接，使寄生电阻112P与可变电阻112R串联连接。同样，第二积运算元件122、212、222、……、n12、n22分别具有寄生电容122C、212C、222C、……、n12C、n22C、寄生电阻122P、212P、222P、……、n12P、n22P。另外，能够考虑在第二积运算元件112、122、212、222、……、n12、n22分别串联连接配线电阻112W、122W、212W、222W、……、n12W、n22W。
第二积运算元件112、122、212、222、……、n12、n22是为了基于第二输入信号产生与正的偏置对应的正的电荷而使用的。这些正的偏置是为了与第一积运算元件111、121、211、221、……、k11、k21及第二积运算元件112、122、212、222、……、n12、n22所产生的负的偏置累加来调节偏置而使用的。
电阻器113W及电阻器123W是为了基于第三输入信号产生与正的偏置对应的正的电荷而使用的。这些正的偏置是为了与第一积运算元件111、121、211、221、……、k11、k21及第二积运算元件112、122、212、222、……、n12、n22所产生的负的偏置累加来调节偏置而使用的。
和运算部10S在运算期间，运算第一积运算元件111、211、……、k11所输出的第一输出信号、第二积运算元件112、212、……、n12所输出的第二输出信号和电阻器113W所输出的第三输出信号的总和。同样，和运算部20S在运算期间，运算第一积运算元件121、221、……、k21所输出的第一输出信号、第二积运算元件122、222、……、n22所输出的第二输出信号和电阻器123W所输出的第三输出信号的总和。
但是，和运算部10S在不向电阻器113W和电阻器123W输入第三输入信号的情况下或积运算元件1不具有电阻器113W和电阻器123W的情况下，在运算期间，运算第一积运算元件111、211、……、k11所输出的第一输出信号和第二积运算元件112、212、……、n12所输出的第二输出信号的总和。这对于和运算部20S也同样。
接着，参照图5对实施方式的积和运算器执行的神经网络运算的一例进行说明。图5是用于说明实施方式的积和运算器执行的神经网络运算的一例的图。
节点101、201、……、k01、102、202、……、n02、103形成输入层。感知器10、20形成隐藏层或输出层。
节点101与图1及图3所示的第一输入部101E对应，对于感知器10、20输出与第一输入信号对应的输入值。同样，节点201、……、k01分别与第一输入部201E、……、k01E对应，对于感知器10、20输出与第一输入信号对应的输入值。
节点102与图1及图3所示的第二输入部102E对应，对于感知器10、20输出与第二输入信号对应的输入值。同样，节点202、……、k02分别与第二输入部202E、……、n02E对应，对于感知器10、20输出与第二输入信号对应的输入值。
节点103与图1及图3所示的第三输入部103E对应，对于感知器10、20输出与第三输入信号对应的输入值。
箭头111A与第一积运算元件111对应，表示对节点101输出的输入值乘以权重，并向感知器10输入与第一输出信号对应的值。同样，箭头121A与第一积运算元件121对应，表示对节点101输出的输入值乘以权重，并向感知器20输入与第一输出信号对应的值。这些情况对于箭头211A、221A、……、k11A、k21A也同样。
箭头112A与第二积运算元件112对应，表示对节点102输出的输入值乘以权重，并向感知器10输入与第二输出信号对应的值。同样，箭头122A与第二积运算元件122对应，表示对节点102输出的输入值乘以权重，并向感知器20输入与第二输出信号对应的值。这些情况对于箭头212A、222A、……、n12A，n22A也同样。
箭头113A与电阻器113对应，表示对节点103输出的输入值乘以由电阻值决定的权重，并向感知器10输入与第三输出信号对应的值。同样，箭头123A与电阻器123对应，表示对节点103输出的输入值乘以由电阻值决定的权重，并向感知器20输入与第三输出信号对应的值。
感知器10输出从箭头111A、211A、…k11A、箭头112A、212A、…n12A和箭头113A输入的值的总和加上了图5所示的偏置“－b1”的值。同样，感知器20输出从箭头121A、221A、…k21A、箭头122A、222A、…n22A和箭头123A输入的值的总和加上了图5所示的偏置“－b2”的值。
另外，偏置“－b1”包含使第一积运算元件111、211、……、k11的至少一项产生的负的偏置，也可以包含使第二积运算元件112、212、……、n02和电阻器113W的至少一项产生的正的偏置。这对于偏置“－b2”也同样。
以上，对实施方式的积和运算器1进行了说明。积和运算器1在包含来自寄生电容111C、121C、211C、221C、……、k11C、k21C各自的放电所引起的过渡响应的至少一部分的运算期间，运算第一输出信号的总和。因此，积和运算器1不会额外追加构成要素而使电路结构复杂，能够产生与负的偏置对应的负的电荷。另外，积和运算器1通过使用多个第一积运算元件，或将放电所引起的过渡响应包含于尽可能多的运算期间，能够产生绝对值较大的负的偏置，并在广泛的范围内产生负的偏置。
另外，第一积运算元件111、121、211、221、……、k11、k21也可以是具有写入端子、共用端子、读出端子的电阻变化元件或隧道磁阻效应元件。由此，积和运算器1的电阻变化元件和隧道磁阻效应元件的寄生电容的静电电容较大，因此，能够产生绝对值较大的负的偏置，并在广泛的范围内产生负的偏置。
另外，积和运算器1产生第二积运算元件112、122、212、222、……、n12、n22各自与希望的正的偏置对应的正的电荷，因此，能够运算与上述的负的偏置的总和，并在从正到负的广泛的范围内调节偏置。
另外，积和运算器1产生与电阻器113W及电阻器123W各自与希望的正的偏置对应的正的电荷，因此，能够运算与上述的负的偏置的总和，并在从正到负的广泛的范围内调节偏置。另外，电阻器113W能够产生绝对值比使第二积运算元件112、212、……、n12产生的正的偏置的总和大的正的偏置。同样，电阻器123W能够产生绝对值比使第二积运算元件122、222、……、n22产生的正的偏置的总和大的正的偏置。因此，积和运算器1能够利用使电阻器113W及电阻器123W的至少一项产生的正的偏置迅速地抵消上述的负的偏置，能够在从正到负的广泛的范围内调节偏置。
另外，上述的积和运算器1可作为神经形态器件的构成要素使用。
此外，也可以通过将用于实现上述的实施方式的积和运算器1等各装置的功能的程序记录于计算机可读取的记录介质，使计算机系统读入并执行记录于该记录介质的程序，进行处理。
此外，这里所说的计算机系统也可以包含操作系统(Operating System：OS)或周边设备等硬件。另外，计算机可读取的记录介质例如还包含软盘、光磁盘、ROM(Read OnlyMemory)、闪光存储器等可写入的非易失性存储器、DVD(Digital Versatile Disc)等可搬介质、内置于计算机系统的硬盘等存储装置、经由网络或通讯线发送程序的情况下的服务器或成为客户的计算机系统内部的挥发性存储器那样保持一定时间程序的介质。
另外，上述的程序也可以从将该程序储存于存储装置等的计算机系统，经由传送介质或通过传送介质中的传送波向其它的计算机系统传送。在此，传送程序的传送介质是指因特网等网络或电话线等通讯线那样具有传送信息的功能的介质。
另外，上述的程序可以是用于实现上述的功能的一部分的程序，也可以是通过与将上述的功能已经记录于计算机系统的程序的组合能够实现的程序、所谓的差分程序。上述的程序例如被计算机所具有的CPU(Central Processing Unit)等处理器读出并执行。
以上那样的积和运算器或使用了其的神经形态器件能够作为各种传感器及机器人的大脑发挥作用。当向使用了该神经形态器件的控制装置输入从传感器输出的信号时，能够作为Edge元件发挥作用。传感器信号中通常存在大量的噪声，不能从噪声取出普通的传感器模块中要得到的传感器信号。因此，采取如下方法，例如使用信号处理技术从传感器信号的时系列信号除去噪声，取出要得到的信号等。在该情况下，得到的信号以外仅消耗能量，不生成信息。通过向使用了该神经形态器件的控制装置输入传感器信号，能够进行高精度的辨别。目前，通过将噪声与源信号重叠的观测信号分离成源信号和噪声，而作为具有最初意义的信息提取，但当使用本控制装置时，能够根据包含噪声的时系列信号预测要得到的源信号，即使源信号的输出强度或统计值较小，也能够作为具有意义的信号进行取出。其是传感器和控制装置成为一体的模块，能够设为AI Edge传感器模块。当使用本控制装置时，辨别精度变高，因此，能够通过比以往小的运算功能取出信息，能够实现低成本、省电和省体积化。
也优选向本控制装置同时输入多个传感器的信号。通过多个传感器的信号同时输入，能够得到关于彼此的传感器的相关性的辨别。例如，机器人中，在手、脚、身体上设置有传感器，当向本控制装置同时输入来自该传感器的信号时，能够根据该信号复合性地判断机器人是步行，还是滚动等信息。另外，在设置多个AI Edge传感器模块的机器人及车辆等中，通过向本控制装置同时输入信号，能够期待省电化和高功能化。在多个传感器为不同种类的传感器的情况下，需要设置对应于能够与各个传感器对应的电压及电流的控制装置。在该情况下，在控制装置的接口需要变压器或模拟-数字转换器等，能量由于能量转换而消耗。AI Edge传感器模块中，能量也同样被消耗，但从AI Edge传感器模块向中央的控制装置输出的信号是在AI Edge传感器模块中进行了一定的辨别和识别的信号，能够仅发送必要的信息。通过这些功能，能够减少AI Edge传感器模块与中央的控制装置之间的通信，因此，能够减少作为系统整体的能耗。
以上，参照附图详细叙述了本发明的实施方式，但具体的结构不限定于该实施方式，能够在不脱离本发明宗旨的范围内进行各种变形及置换。也可以组合上述的各实施方式所记载的结构。
产业上的可利用性
根据本发明，在将积和运算使用于神经形态元件的情况下，能够提高结果的精度。
符号说明
1…积和运算器，101E、201E、k01E…第一输入部，111、121、211、221、k11、k21…第一积运算元件，111C、121C、211C、221C、k11C、k21C…寄生电容，111P、121P、211P、221P、k11P、k21P…寄生电阻，111R、121R、211R、221R、k11R、k21R…可变电阻，111W、121W、211W、221W、k11W、k21W…配线电阻，111X、121X、211X、221X、k11X、k21X…读出端子，111Y、121Y、211Y、221Y、k11Y、k21Y…共用端子，111Z、121Z、211Z、221Z、k11Z、k21Z…写入端子，102E、202E、n02E…第二输入部，112、122、212、222、n12、n22…第二积运算元件，112C、122C、212C、222C、n12C、n22C…寄生电容，112P、122P、212P、222P、n12P、n22P…寄生电阻，112R、122R、212R、222R、n12R、n22R…可变电阻，112W、122W、212W、222W、n12W、n22W…配线电阻，112X、122X、212X、222X、n12X、n22X…读出端子，112Y、122Y、212Y、222Y、n12Y、n22Y…共用端子，112Z、122Z、212Z、222Z、n12Z、n22Z…写入端子，103E…第三输入部、113W、123W…电阻器，10S、20S…和运算部，1111…磁化固定层，1112…非磁性层，1113…第一区域，1114…磁壁，1115…第二区域、1116…第一磁化供给层，1117…第二磁化供给层，4…隧道磁阻效应元件，41…第一铁磁性层，42…第二铁磁性层，43…隧道势垒层，T、T0、T1、T2、T3…第一输出信号，TF0、TF1、TF2、TF3、TS0、TS1、TS2、TS3…过渡响应，10、20…感知器，101、102、103、201、202、k01、n02…节点，111A、112A、113A、121A、122A、123A、211A、212A、221A、222A、k11A、k21A、n12A、n22A…箭头。

Claims (8)

1.一种积和运算器，其特征在于，具有：
多个第一积运算元件，其对与输入值对应的第一输入信号乘以权重来生成第一输出信号，并输出所述第一输出信号；以及
和运算部，其在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从所述寄生电容的放电所引起的过渡响应开始产生之后的时刻的运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
2.根据权利要求1所述的积和运算器，其特征在于，
多个所述第一积运算元件分别是具有写入端子、共用端子和读出端子的电阻变化元件。
3.根据权利要求1所述的积和运算器，其特征在于，
多个所述第一积运算元件分别是隧道磁阻效应元件。
4.根据权利要求1～3中任一项所述的积和运算器，其特征在于，
还具有至少一个第二积运算元件，其对正的偏置的产生中所使用的第二输入信号乘以权重来生成第二输出信号，并输出所述第二输出信号，
所述和运算部运算多个所述第一积运算元件各自输出的所述第一输出信号和至少一个所述第二积运算元件各自输出的所述第二输出信号的总和。
5.根据权利要求1～3中任一项所述的积和运算器，其特征在于，
还具有电阻器，其被输入第三输入信号，且基于所述第三输入信号将第三输出信号输出至所述和运算部，
所述和运算部在所述运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号和所述电阻器输出的所述第三输出信号的总和。
6.根据权利要求1～3中任一项所述的积和运算器，其特征在于，还具有：
至少一个第二积运算元件，其对第二输入信号乘以权重来生成第二输出信号，并输出所述第二输出信号；和
电阻器，其被输入第三输入信号，且基于所述第三输入信号将第三输出信号输出至所述和运算部，
所述和运算部在所述运算期间，运算多个所述第一积运算元件各自输出的所述第一输出信号、多个所述第二积运算元件各自输出的所述第二输出信号和至少一个所述第二积运算元件各自输出的所述第二输出信号的总和。
7.一种神经形态器件，其特征在于，
具有权利要求1～6中任一项所述的积和运算器。
8.一种积和运算方法，其是由权利要求1～6中任一项所述的积和运算器来执行的，其特征在于，包括：
积运算步骤，多个所述第一积运算元件分别对所述第一输入信号乘以权重来生成所述第一输出信号，并输出所述第一输出信号；以及
和运算步骤，在从由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的向所述寄生电容的充电所引起的过渡响应之后成为稳定状态的时刻，到由于所述第一输入信号的输入而产生的多个所述第一积运算元件各自的从寄生电容的放电所引起的过渡响应开始产生后的时刻的所述运算期间，所述和运算部运算多个所述第一积运算元件各自输出的所述第一输出信号的总和。
CN201880097097.9A 2018-09-27 2018-09-27 积和运算器、神经形态器件以及积和运算方法 Pending CN112654996A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/036118 WO2020065881A1 (ja) 2018-09-27 2018-09-27 積和演算器、ニューロモーフィックデバイス及び積和演算方法

Publications (1)

Publication Number Publication Date
CN112654996A true CN112654996A (zh) 2021-04-13

Family

ID=67144547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880097097.9A Pending CN112654996A (zh) 2018-09-27 2018-09-27 积和运算器、神经形态器件以及积和运算方法

Country Status (4)

Country Link
US (1) US20220004853A1 (zh)
JP (1) JP6536765B1 (zh)
CN (1) CN112654996A (zh)
WO (1) WO2020065881A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020126426A (ja) * 2019-02-04 2020-08-20 ソニー株式会社 演算装置、及び積和演算システム
JP2020126427A (ja) * 2019-02-04 2020-08-20 ソニー株式会社 演算装置、積和演算システム及び設定方法
GB2621887A (en) * 2022-08-26 2024-02-28 Secqai Ltd Improvements in neuromorphic computing

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04229362A (ja) * 1990-11-29 1992-08-18 Matsushita Electric Ind Co Ltd 学習機械
JPH07104847B1 (zh) * 1988-08-31 1995-11-13
JP2005122466A (ja) * 2003-10-16 2005-05-12 Canon Inc 積和演算回路及びその方法
JP2005122467A (ja) * 2003-10-16 2005-05-12 Canon Inc 演算回路およびその動作制御方法
US20050122238A1 (en) * 2003-10-16 2005-06-09 Canon Kabushiki Kaisha Operation circuit and operation control method thereof
JP2009282782A (ja) * 2008-05-22 2009-12-03 Sharp Corp 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法
CN103430186A (zh) * 2012-01-20 2013-12-04 松下电器产业株式会社 神经网络电路的学习方法
US20150120626A1 (en) * 2013-10-28 2015-04-30 Qualcomm Incorporated Methods and apparatus for tagging classes using supervised learning
US20170270405A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
CN108345935A (zh) * 2017-01-25 2018-07-31 株式会社东芝 积和运算器、网络单元及网络装置
KR20180093245A (ko) * 2017-02-10 2018-08-21 한국전자통신연구원 뉴로모픽 연산 장치

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07104847B1 (zh) * 1988-08-31 1995-11-13
JPH04229362A (ja) * 1990-11-29 1992-08-18 Matsushita Electric Ind Co Ltd 学習機械
JP2005122466A (ja) * 2003-10-16 2005-05-12 Canon Inc 積和演算回路及びその方法
JP2005122467A (ja) * 2003-10-16 2005-05-12 Canon Inc 演算回路およびその動作制御方法
US20050122238A1 (en) * 2003-10-16 2005-06-09 Canon Kabushiki Kaisha Operation circuit and operation control method thereof
CN1867888A (zh) * 2003-10-16 2006-11-22 佳能株式会社 运算电路及其运算控制方法
JP2009282782A (ja) * 2008-05-22 2009-12-03 Sharp Corp 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法
CN103430186A (zh) * 2012-01-20 2013-12-04 松下电器产业株式会社 神经网络电路的学习方法
US20150120626A1 (en) * 2013-10-28 2015-04-30 Qualcomm Incorporated Methods and apparatus for tagging classes using supervised learning
CN105684002A (zh) * 2013-10-28 2016-06-15 高通股份有限公司 用于使用监督式学习对种类加标签的方法和装置
US20170270405A1 (en) * 2016-03-18 2017-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
CN108345935A (zh) * 2017-01-25 2018-07-31 株式会社东芝 积和运算器、网络单元及网络装置
KR20180093245A (ko) * 2017-02-10 2018-08-21 한국전자통신연구원 뉴로모픽 연산 장치

Also Published As

Publication number Publication date
JP6536765B1 (ja) 2019-07-03
WO2020065881A1 (ja) 2020-04-02
JPWO2020065881A1 (ja) 2021-01-07
US20220004853A1 (en) 2022-01-06

Similar Documents

Publication Publication Date Title
CN112654996A (zh) 积和运算器、神经形态器件以及积和运算方法
JP6556768B2 (ja) 積和演算器、ネットワークユニットおよびネットワーク装置
US20200081567A1 (en) Circuit, touch chip, and electronic device for capacitance detection
US20120200306A1 (en) Capacitance voltage conversion circuit, input apparatus using the same, electronic instrument, and capacitance voltage conversion method
US9563292B2 (en) Stylus pen, touch panel system and electronic device
JP2009070004A (ja) 位置指示器
CN106155443A (zh) 多步反馈电容器切换方案
US10324573B2 (en) Sensing devices for sensing electrical characteristics
CN112445456A (zh) 使用乘法器-累加器电路的系统、计算装置和方法
CN111106746A (zh) 基于升压转换器内部条件估计负载电流强度的电子电路
EP2093583A1 (en) Magnetic sensor circuit
JP6540931B1 (ja) 積和演算器、論理演算デバイス、ニューロモーフィックデバイス及び積和演算方法
CN104321728A (zh) 触摸面板控制器、集成电路、触摸面板装置和电子设备
CN103199813A (zh) 基于负反馈思想的忆阻器阻值状态控制电路
CN113383341A (zh) 算术设备以及乘积-累加算术系统
CN112739999B (zh) 用于数字远程温度传感器以及相关系统、方法和装置的分数镜比技术
JP6904491B2 (ja) 積和演算器、論理演算デバイス、ニューロモーフィックデバイス及び積和演算方法
JP2015007912A (ja) タッチパネルコントローラ、及び電子機器
JP2010096634A (ja) 電圧検出装置
Tripathi et al. FPGA based control and protection unit of a multichannel pulsed power supply for solid state RF amplifiers
US20220171603A1 (en) Multiply-accumulate calculation device, logical calculation device, neuromorphic device, and multiply-accumulate calculation method
CN110622075B9 (zh) 系统识别装置和系统识别方法
SU421997A1 (zh)
CN117592573A (zh) 贝叶斯分类器硬件实现电路及方法
Oballe-Peinado et al. Direct interfaces for smart skins based on FPGAs

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination