CN117592573A - 贝叶斯分类器硬件实现电路及方法 - Google Patents
贝叶斯分类器硬件实现电路及方法 Download PDFInfo
- Publication number
- CN117592573A CN117592573A CN202311602715.XA CN202311602715A CN117592573A CN 117592573 A CN117592573 A CN 117592573A CN 202311602715 A CN202311602715 A CN 202311602715A CN 117592573 A CN117592573 A CN 117592573A
- Authority
- CN
- China
- Prior art keywords
- bayesian
- memory
- pulse
- probability
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 230000015654 memory Effects 0.000 claims abstract description 57
- 230000000737 periodic effect Effects 0.000 claims abstract description 35
- 230000008569 process Effects 0.000 claims abstract description 29
- 238000012805 post-processing Methods 0.000 claims abstract description 11
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000004364 calculation method Methods 0.000 claims abstract description 9
- 230000005284 excitation Effects 0.000 claims abstract description 7
- 230000005291 magnetic effect Effects 0.000 claims description 12
- 230000005641 tunneling Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 4
- 230000008901 benefit Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 238000010801 machine learning Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 229910019236 CoFeB Inorganic materials 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910017976 MgO 4 Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003302 ferromagnetic material Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000009191 jumping Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N7/00—Computing arrangements based on specific mathematical models
- G06N7/01—Probabilistic graphical models, e.g. probabilistic networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N5/00—Computing arrangements using knowledge-based models
- G06N5/04—Inference or reasoning models
- G06N5/041—Abduction
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computing Systems (AREA)
- Data Mining & Analysis (AREA)
- Evolutionary Computation (AREA)
- Software Systems (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Algebra (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Computational Linguistics (AREA)
- Manipulation Of Pulses (AREA)
Abstract
公开了贝叶斯分类器硬件实现电路及方法，实现电路中，贝叶斯计算单元包括，脉冲发生器，其施加周期性脉冲信号，存储器，其连接脉冲发生器，存储器包括根据电阻大小定义的两种状态，其在多个脉冲激励下发生若干次独立发生的随机翻转，在一个周期内读取阶段存储器的状态与随机翻转开始前存储器的状态保持一致的概率为单次随机翻转概率之积，乘积过程为贝叶斯推理过程，通过改变施加的脉冲信号，实现对单次翻转概率的调控以进行不同的贝叶斯推理过程，后处理单元连接贝叶斯计算单元，比较器基于存储器的响应与内置参考值进行比较输出0、1比特流，计数器连接比较器以统计比特流中0或1出现的概率，输出贝叶斯推理过程的计算结果。
Description
技术领域
本发明涉及存储器技术领域，特别是一种贝叶斯分类器硬件实现电路及方法。
背景技术
贝叶斯推理是一种用于估计和推断相互依赖事件的概率的算法，它可以基于观察集合来评估事件Y的概率，根据先验概率p(Y＝y)(事件Y在任何时间发生的概率)和似然因子p(O1, O2,…,On∣Y＝ y)(事件Y分别在不同观测情况下发生的概率)，推理出当前事件Y发生的概率，如果所有观测值都是条件独立的，该概率表示为：
p(Y＝y|O1,O2,...,On)∝p(O1|Y＝y)×p(O2|Y＝y)×p(O3|Y
＝y)...×p(On|Y＝y)×p(Y＝y)。
贝叶斯推理可以在信息不完整的情况下做出决策，最大限度地利用所有可用的假设和先验知识，同时该决策过程是可解释的。因此，贝叶斯推理在现实世界的概率问题中有广泛的应用，包括诊断、预测、计算机视觉等。
目前，贝叶斯推理算法已经通过CMOS、现场可编程门阵列(FPGA)、忆阻器成功实现。然而，一方面CMOS和FPGA内在随机性难以获取，需要外部电路提供随机概率比特流；另一方面根据贝叶斯推理公式可以看出所需成本随着观测情况的个数线性增加。因此传统的贝叶斯推理架构需要数百个晶体管来生成芯片，这极大的限制了面积和能量效率。
在背景技术部分中公开的所述信息仅仅用于增强对本发明背景的理解，因此可能包含不构成在本领域普通技术人员公知的现有技术的信息。
发明内容
针对所述现有技术存在的不足或缺陷，提供了一种贝叶斯分类器硬件实现电路及方法。利用单个存储器进行若干次独立随机翻转进行乘积运算，实现贝叶斯推理过程，大大减少了贝叶斯分类器的电路面积、功耗，在机器学习极具发展前景。
本发明的目的是通过以下技术方案予以实现。
一种贝叶斯分类器硬件实现电路包括，
贝叶斯计算单元，其包括，
脉冲发生器，其施加周期性脉冲信号；
存储器，其连接所述脉冲发生器，所述存储器包括根据电阻大小定义的两种状态，其在多个脉冲激励下发生若干次独立发生的随机翻转，在一个周期内读取阶段存储器的状态与随机翻转开始前存储器的状态保持一致的概率为单次随机翻转概率之积，乘积过程为贝叶斯推理过程，通过改变施加的脉冲信号，实现对单次翻转概率的调控以进行不同的贝叶斯推理过程；
后处理单元，其连接贝叶斯计算单元，后处理单元包括，
比较器，其基于存储器的响应与内置参考值进行比较输出0、1比特流；
计数器，其连接比较器以统计比特流中0或1出现的概率，输出贝叶斯推理过程的计算结果。
所述的贝叶斯分类器硬件实现电路中，所述周期性脉冲信号在一个周期内为三阶段脉冲，第一阶段脉冲为单个刷新脉冲，施加所述刷新脉冲，存储器从未知状态转变为确定状态；第二阶段脉冲为若干个概率设置脉冲，施加所述概率设置脉冲，存储器发生若干次独立发生的随机翻转；第三阶段脉冲为一个读取脉冲，施加所述读取脉冲后，读取存储器当前状态。
所述的贝叶斯分类器硬件实现电路中，所述刷新脉冲信号为正向脉冲则概率设置脉冲为负向脉冲，若刷新脉冲信号为负向脉冲则概率设置脉冲为正向脉冲，读取脉冲可为正向脉冲也可为负向脉冲。
所述的贝叶斯分类器硬件实现电路中，所述周期性脉冲信号为周期性电压脉冲信号或周期性电流脉冲信号。
所述的贝叶斯分类器硬件实现电路中，所述周期性电压脉冲信号或周期性电流脉冲信号的波形包括方波形、正弦波形、三角波形、梯形波形、阶梯波形、锯齿波形及其混合波形中任意一种。
所述的贝叶斯分类器硬件实现电路中，所述脉冲发生器通过调节所述周期性电压脉冲信号或周期性电流脉冲信号的脉冲宽度或脉冲幅值，独立控制单次随机翻转的概率实现对贝叶斯模型的调控。
所述的贝叶斯分类器硬件实现电路中，所述周期性脉信号中的概率设置脉冲表示先验概率和似然因子，概率设置脉冲的个数控制似然因子的个数。
所述的贝叶斯分类器硬件实现电路中，所述存储器包括磁性随机存储器、相变随机存储器或阻变随机存储器。
所述的贝叶斯分类器硬件实现电路中，所述磁性随机存储器为三明治结构，其包括自由层、隧穿层和钉扎层。
贝叶斯分类器硬件实现电路的实现方法包括如下步骤：
步骤S1：脉冲发生器发出三阶段脉冲信号，通过调节脉冲幅值或脉冲宽度实现控制存储器单次翻转的概率；
步骤S2：存储器在所述三阶段脉冲信号的激发下发生若干次独立的随机翻转以进行贝叶斯推理过程并输出响应；
步骤S3：比较器通过比较存储器的输出响应与内置参考值输出0、1比特流，计数器统计比特流中0或1出现的概率，输出贝叶斯推理计算结果。
与现有技术相比，本公开带来的有益效果为：
本公开利用存储器进行若干次独立随机翻转进行乘积运算，在单个器件上实现了贝叶斯推理过程。与现有的贝叶斯分类器的硬件成本随着观测情况个数线性增加相比，大大减少了贝叶斯分类器的电路面积及功耗。存储器内在随机性容易提取，通过若干次独立的随机翻转可以实现随机计算，与现有的贝叶斯分类器相比，不需要外加专用电路提供随机比特流，节约了使用成本。
本发明使用非易失性存储器，贝叶斯分类器具有开/关功能:它可以在脉冲发生器发出脉冲后立即执行贝叶斯推理，允许在贝叶斯分类器不使用时完全切断电源。
所述说明仅是本发明技术方案的概述，为了能够使得本发明的技术手段更加清楚明白，达到本领域技术人员可依照说明书的内容予以实施的程度，并且为了能够让本发明的所述和其它目的、特征和优点能够更明显易懂，下面以本发明的具体实施方式进行举例说明。
附图说明
通过阅读下文优选的具体实施方式中的详细描述，本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。显而易见地，下面描述的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。而且在整个附图中，用相同的附图标记表示相同的部件。
在附图中：
图1是现有贝叶斯算法实现方法示意图；
图2为本公开一个实施例提供的贝叶斯分类器硬件实现电路的结构示意图；
图3为本公开另一个实施例提供的贝叶斯分类器硬件实现电路的脉冲发生波形示意图，包括一个概率设置脉冲，一个读取脉冲，一个刷新脉冲；
图4为本公开一个实施例提供的贝叶斯分类器硬件实现电路的贝叶斯推理与现有的软件实现的贝叶斯推理的精度对比示意图。
以下结合附图和实施例对本发明作进一步的解释。
具体实施方式
下面将参照附图1至图4更详细地描述本发明的具体实施例。虽然附图中显示了本发明的具体实施例，然而应当理解，可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本发明，并且能够将本发明的范围完整的传达给本领域的技术人员。
需要说明的是，在说明书及权利要求当中使用了某些词汇来指称预定组件。本领域技术人员应可以理解，技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语，故应解释成“包含但不限定于”。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明书的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。
为便于对本发明实施例的理解，下面将结合附图以几个具体实施例为例做进一步的解释说明，且各个附图并不构成对本发明实施例的限定。
为了更好地理解，如图2至图4所示，一种贝叶斯分类器硬件实现电路包括，
贝叶斯计算单元，其包括，
脉冲发生器，其施加周期性脉冲信号；
存储器，其连接所述脉冲发生器，所述存储器包括根据电阻大小定义的两种状态，其在多个脉冲激励下发生若干次独立发生的随机翻转，在一个周期内读取阶段存储器的状态与随机翻转开始前存储器的状态保持一致的概率为单次随机翻转概率之积，乘积过程为贝叶斯推理过程，通过改变施加的脉冲信号，实现对单次翻转概率的调控以进行不同的贝叶斯推理过程；
后处理单元，其连接贝叶斯计算单元，后处理单元包括，
比较器，其基于存储器的响应与内置参考值进行比较输出0、1比特流；
计数器，其连接比较器以统计比特流中0或1出现的概率，输出贝叶斯推理过程的计算结果。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述周期性脉冲信号在一个周期内为三阶段脉冲，第一阶段脉冲为单个刷新脉冲，施加所述刷新脉冲，存储器从未知状态转变为确定状态；第二阶段脉冲为若干个概率设置脉冲，施加所述概率设置脉冲，存储器发生若干次独立发生的随机翻转；第三阶段脉冲为一个读取脉冲，施加所述读取脉冲后，读取存储器当前状态。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述刷新脉冲信号为正向脉冲则概率设置脉冲为负向脉冲，若刷新脉冲信号为负向脉冲则概率设置脉冲为正向脉冲，读取脉冲可为正向脉冲也可为负向脉冲。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述周期性脉冲信号为周期性电压脉冲信号或周期性电流脉冲信号。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述周期性电压脉冲信号或周期性电流脉冲信号的波形包括方波形、正弦波形、三角波形、梯形波形、阶梯波形、锯齿波形及其混合波形中任意一种。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述脉冲发生器通过调节所述周期性电压脉冲信号或周期性电流脉冲信号的脉冲宽度或脉冲幅值，独立控制单次随机翻转的概率实现对贝叶斯模型的调控。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述周期性脉信号中的概率设置脉冲表示先验概率和似然因子，概率设置脉冲的个数控制似然因子的个数。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述存储器包括磁性随机存储器、相变随机存储器或阻变随机存储器。
所述的贝叶斯分类器硬件实现电路的优选实施方式中，所述磁性随机存储器为三明治结构，其包括自由层、隧穿层和钉扎层，所述自由层和钉扎层由铁磁材料构成，其包括NiFe、CoFe或CoFeB；隧穿层由非磁绝缘材料构成，其包括MgO、Al2O3、Al2MgO4、ZnO、HfO2或TaO2。
参见图1，其为现有的贝叶斯分类器实现结构图，线性反馈移位寄存器和比较器提供随机比特流来表示先验概率和似然因子，比特流通过与门连接进行随机计算，实现贝叶斯推理过程。该实现方法一方面需要额外的电路模块提供随机性生成随机比特流，另一方面该方法的成本随着似然因子个数的增加线性增长，因此硬件面积和功耗受到限制。本公开提供了一种贝叶斯分类器实现电路及方法，能够有效的缓解上述问题。
为了更好地理解，参见图2，为本公开的一个实施例提供的贝叶斯分类器实现电路结构图，所述的贝叶斯分类器硬件实现电路包括，
贝叶斯计算单元，包括脉冲发生器和随机存储器，所述脉冲发生器与随机存储器直接连接。其中，所述脉冲发生器施加周期性脉冲信号。其中，存储器可根据电阻大小定义为两种状态，其在多个脉冲激励下发生若干次随机翻转，每一次随机翻转独立发生，在一个周期内读取阶段存储器的状态与随机翻转开始前存储器的状态保持一致的概率为单次随机翻转概率之积，该乘积过程为贝叶斯推理过程。通过改变施加脉冲信号，可以实现对单次翻转概率的调控，从而可以进行不同的贝叶斯推理过程。
后处理单元，与贝叶斯计算单元直接连接。后处理单元包括一个比较器，一个计数器，所述比较器与计数器直接连接。比较器用于将存储器的响应与内置参考值进行比较输出0、1比特流，计数器用于统计比特流中0或1出现的概率，输出贝叶斯推理计算结果。
所述存储器包括但不限于磁性随机存储器(MRAM)、相变随机存储器等存储器，本实施例优先选用磁性随机存储器。磁性随机存储器为三明治结构，主要包括自由层、隧穿层和钉扎层。其中，自由层和钉扎层由铁磁材料构成，包括但不限于NiFe、CoFe、CoFeB等；隧穿层由非磁绝缘材料构成，包括但不限于MgO、Al2O3、Al2MgO4、ZnO、HfO2和TaO2等。本实施例中，器件自由层和钉扎层采用CoFeB、隧穿层采用MgO，器件直径约为70nm。
本实施例中，所述后处理单元均采用电子器件。
参见图3，为本公开的另一个实施例提供的贝叶斯分类器实现电路脉冲发生波形，所述脉冲发生器件发出的周期性脉冲输出信号在一个周期内为三阶段脉冲，第一阶段为单个刷新脉冲，施加所述刷新脉冲，存储器从未知状态转变为确定状态；第二阶段为若干个概率设置脉冲，施加所述概率设置脉冲，存储器发生若干次独立的随机翻转，每一次随机翻转独立发生；第三阶段为一个读取脉冲，施加所述读取脉冲后，读取存储器当前状态，存储器当前状态与施加刷新脉冲后、施加概率设置脉冲前的状态保持一致的过程为贝叶斯推理过程。所述刷新脉冲信号为正向脉冲则概率设置脉冲为负向脉冲，若刷新脉冲信号为负向脉冲则概率设置脉冲为正向脉冲，读取脉冲可为正向脉冲也可为负向脉冲。所述周期性脉冲信号为电压脉冲信号或电流脉冲信号。所述周期性脉信号的波形包括但不限于方波形、正弦波形、三角波形、梯形波形、阶梯波形、锯齿波形和混合波形中任意一种。所述周期性脉信号中概率设置脉冲表示先验概率和似然因子，该脉冲的个数控制似然因子的个数。所述脉冲发生器可以通过调节电压脉冲或电流脉冲的脉冲宽度或脉冲幅值，独立控制单次随机翻转的概率，实现对贝叶斯模型的调控。所述存储器包括磁性随机存储器、阻变随机存储器等。
参见图4，本公开另一个实施例提供的贝叶斯分类器进行贝叶斯计算的精度。实验获得某人在走、跳等运动状态下的相关数据，贝叶斯分类器根据某一未知运动状态的数据计算该状态为走、跳等运动状态的概率，根据概率的大小推理出该状态。与软件实现的贝叶斯分类器进行贝叶斯推理的精度对比示意图。在多次迭代随机计算后，本公开提供的贝叶斯分类器计算精度几乎接近软件实现的精度，但是在硬件面积和功耗上具有显著优势。
一种贝叶斯分类器硬件实现电路包括：
贝叶斯计算单元，包括脉冲发生器和随机存储器，所述脉冲发生器与随机存储器直接连接。
后处理单元，与贝叶斯计算单元直接连接。包括一个比较器，一个计数器，所述比较器与计数器直接连接。
贝叶斯分类器硬件实现电路的实现方法包括如下步骤：
步骤S1：脉冲发生器发出三阶段脉冲信号，通过调节脉冲幅值或脉冲宽度实现控制存储器单次翻转的概率；
步骤S2：存储器在所述三阶段脉冲信号的激发下发生若干次独立的随机翻转以进行贝叶斯推理过程并输出响应；
步骤S3：比较器通过比较存储器的输出响应与内置参考值输出0、1比特流，计数器统计比特流中0或1出现的概率，输出贝叶斯推理计算结果。
本方法利用存储器进行若干次独立随机翻转进行乘积运算，在单个器件上实现了贝叶斯推理过程，使相关机器学习硬件电路更加紧凑、高效。同时与传统的贝叶斯分类器的硬件成本随着观测情况个数线性增加相比，大大减少了贝叶斯分类器的电路面积及功耗。本发明的存储器内在随机性容易提取，以非常低的面积和能量成本生成高质量的随机比特，与传统的贝叶斯分类器相比，不需要外加专用电路提供随机比特流，节约了使用成本。此外，本发明使用非易失性存储器，贝叶斯分类器具有开/关功能：它可以在脉冲发生器发出脉冲后立即执行贝叶斯推理，允许在贝叶斯分类器不使用时完全切断电源。本发明大大减少了硬件实现贝叶斯的电路面积、功耗，在机器学习方面极具发展前景。
工业实用性
本发明所述的贝叶斯分类器硬件实现电路及方法可以存储器领域制造并使用。
以上结合具体实施例描述了本申请的基本原理，但是，需要指出的是，在本申请中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本申请为必须采用上述具体的细节来实现。
为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。
Claims (8)
1.一种贝叶斯分类器硬件实现电路，其特征在于，其包括：
贝叶斯计算单元，其包括，
脉冲发生器，其施加周期性脉冲信号；
存储器，其连接所述脉冲发生器，所述存储器在一个周期内读取阶段存储器的状态与随机翻转开始前存储器的状态保持一致的概率为单次随机翻转概率之积，乘积过程为贝叶斯推理过程；
后处理单元，其连接贝叶斯计算单元，后处理单元包括，
比较器，其基于存储器的响应与内置参考值进行比较输出0、1比特流；
计数器，其连接比较器以统计比特流中0或1出现的概率，输出贝叶斯推理过程的计算结果。
2.根据权利要求1所述的贝叶斯分类器硬件实现电路，其特征在于，优选的，所述周期性脉冲信号为周期性电压脉冲信号或周期性电流脉冲信号。
3.根据权利要求2所述的贝叶斯分类器硬件实现电路，其特征在于，所述周期性电压脉冲信号或周期性电流脉冲信号的波形包括方波形、正弦波形、三角波形、梯形波形、阶梯波形、锯齿波形及其混合波形中任意一种。
4.根据权利要求3所述的贝叶斯分类器硬件实现电路，其特征在于，所述脉冲发生器通过调节所述周期性电压脉冲信号或周期性电流脉冲信号的脉冲宽度或脉冲幅值，独立控制单次随机翻转的概率实现对贝叶斯模型的调控。
5.根据权利要求1所述的贝叶斯分类器硬件实现电路，其特征在于，所述周期性脉信号中的概率设置脉冲表示先验概率和似然因子，概率设置脉冲的个数控制似然因子的个数。
6.根据权利要求1所述的贝叶斯分类器硬件实现电路，其特征在于，所述存储器包括磁性随机存储器、相变随机存储器或阻变随机存储器。
7.根据权利要求6所述的贝叶斯分类器硬件实现电路，其特征在于，所述磁性随机存储器为三明治结构，其包括自由层、隧穿层和钉扎层。
8.一种如权利要求1-7中任一项所述的贝叶斯分类器硬件实现电路的实现方法，其特征在于，其包括如下步骤：
步骤S1：脉冲发生器发出三阶段脉冲信号，通过调节脉冲幅值或脉冲宽度实现控制存储器单次翻转的概率；
步骤S2：存储器在所述三阶段脉冲信号的激发下发生若干次独立的随机翻转以进行贝叶斯推理过程并输出响应；
步骤S3：比较器通过比较存储器的输出响应与内置参考值输出0、1比特流，计数器统计比特流中0或1出现的概率，输出贝叶斯推理计算结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311602715.XA CN117592573A (zh) | 2023-11-28 | 2023-11-28 | 贝叶斯分类器硬件实现电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311602715.XA CN117592573A (zh) | 2023-11-28 | 2023-11-28 | 贝叶斯分类器硬件实现电路及方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117592573A true CN117592573A (zh) | 2024-02-23 |
Family
ID=89918020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311602715.XA Pending CN117592573A (zh) | 2023-11-28 | 2023-11-28 | 贝叶斯分类器硬件实现电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117592573A (zh) |
-
2023
- 2023-11-28 CN CN202311602715.XA patent/CN117592573A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Ebong et al. | CMOS and memristor-based neural network design for position detection | |
| Chen et al. | Ultra-low power Hf 0.5 Zr 0.5 O 2 based ferroelectric tunnel junction synapses for hardware neural network applications | |
| Daniels et al. | Energy-efficient stochastic computing with superparamagnetic tunnel junctions | |
| US10860292B2 (en) | Device and method for generating random numbers | |
| Vincent et al. | Analytical macrospin modeling of the stochastic switching time of spin-transfer torque devices | |
| Zand et al. | Low-energy deep belief networks using intrinsic sigmoidal spintronic-based probabilistic neurons | |
| Moon et al. | Improved conductance linearity and conductance ratio of 1T2R synapse device for neuromorphic systems | |
| Kang et al. | An on-chip-trainable Gaussian-kernel analog support vector machine | |
| Wang et al. | Hybrid VC-MTJ/CMOS non-volatile stochastic logic for efficient computing | |
| Maan et al. | Voltage controlled memristor threshold logic gates | |
| Leonard et al. | Stochastic domain wall-magnetic tunnel junction artificial neurons for noise-resilient spiking neural networks | |
| Zhang et al. | Multi-level cell spin transfer torque MRAM based on stochastic switching | |
| Cai et al. | Stateful implication logic based on perpendicular magnetic tunnel junctions | |
| Locatelli et al. | Use of magnetoresistive random-access memory as approximate memory for training neural networks | |
| KR20180045328A (ko) | 스핀 뉴런 소자 및 이의 동작방법 | |
| CN117592573A (zh) | 贝叶斯分类器硬件实现电路及方法 | |
| Gupta et al. | On-chip unsupervised learning using STDP in a spiking neural network | |
| Sahoo et al. | Nanoionic memristor equipped arithmetic logic unit using VTEAM model | |
| Stephan et al. | Nonvolatile spintronic memory cells for neural networks | |
| Vatajelu et al. | Reliability analysis of MTJ-based functional module for neuromorphic computing | |
| CN114489569A (zh) | 一种用于随机计算的随机数发生器 | |
| Majumdar | Harnessing ferroic ordering in thin film devices for analog memory and neuromorphic computing applications down to deep cryogenic temperatures | |
| Becle et al. | Fast behavioral VerilogA compact model for stochastic MTJ | |
| Lieske et al. | Multi-level memristive voltage divider: Programming scheme trade-offs | |
| Boppidi et al. | Uncorrelated stochastic bitstream generation and arithmetic computations using Cu: ZnO memristors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |