CN112640278A - 驱动电路 - Google Patents

Abstract

驱动电路包括：置位侧电平移位电路，其从置位侧输出节点输出电平移位完成置位信号；复位侧电平移位电路，其从复位侧输出节点输出电平移位完成复位信号；屏蔽信号生成电路，其在置位侧输出节点和复位侧输出节点中的任一个节点的电压变化时，在比电平移位完成置位信号的输出期间和电平移位完成复位信号的输出期间要短的期间内输出屏蔽信号；以及控制电路，其在输入有屏蔽信号的期间内，将在输入屏蔽信号之前的状态的驱动信号输出到功率器件，在输入屏蔽信号之后输入电平移位完成复位信号时，输出使功率器件关断的驱动信号，在输入屏蔽信号之后输入电平移位完成置位信号时，输出使功率器件接通的驱动信号。

Description

驱动电路

技术领域

本发明涉及驱动功率器件的驱动电路。

背景技术

如专利文献1、2所公开，半桥电路具有在电源的高电位端子和低电位端子之间串联连接的第一和第二功率开关元件，并且第一功率开关元件和第二功率开关元件之间的节点连接到电动机等负载。第一功率开关元件接通、关断，并且第二功率开关元件与第一功率开关元件互补地接通、关断，从而驱动负载。第二功率开关元件通过由低侧控制电路驱动来接通、关断，该低侧控制电路将电源的低电位端子的电位作为基准电位进行动作。第一功率开关元件通过由高侧控制电路驱动来接通、关断，该高侧控制电路将第一功率开关元件和第二功率开关元件之间的节点的电位作为基准电位来进行动作。

在高侧控制电路的前级连接有电平移位电路。电平移位电路例如将置位信号和复位信号的直流电平进行反转并移位，从置位侧的输出节点输出电平移位完成置位信号，并从复位侧的输出节点输出电平移位完成复位信号。高侧控制电路包括控制电路，该控制电路根据基于由电平移位电路输出的电平移位完成置位信号和电平移位完成复位信号的电平的信号，来使第一功率开关元件接通、关断。

现有技术文献

专利文献

专利文献1：日本专利特开2013－179501号公报

专利文献2：日本专利特开2011－139423号公报

发明内容

发明所要解决的技术问题

然而，由于三相电流等的外部噪声，电平移位电路的置位侧输出节点的电压和复位侧输出节点的电压中的某一方有时会比另一方延迟变动。在这种情况下，控制电路误动作，无法将第一功率开关元件正常地接通、关断。

本发明是鉴于上述现有的问题而完成的，其目的在于在产生噪声时使驱动电路正常动作。

解决技术问题的技术方案

用于达到上述目的的主要发明是一种驱动电路，其包括：置位侧电平移位电路，该置位侧电平移位电路通过对脉冲状的置位信号进行电平移位，从置位侧输出节点输出脉冲状的电平移位完成置位信号；复位侧电平移位电路，该复位侧电平移位电路通过对脉冲状的复位信号进行电平移位，从复位侧输出节点输出脉冲状的电平移位完成复位信号；屏蔽信号生成电路，该屏蔽信号生成电路在所述置位侧输出节点和所述复位侧输出节点中的任一个节点的电压变化时，在比输出所述电平移位完成置位信号的第一期间和输出所述电平移位完成复位信号的第二期间要短的期间内输出脉冲状的屏蔽信号；及控制电路，该控制电路在输入有所述屏蔽信号的期间，将在输入所述屏蔽信号之前的状态的驱动信号输出到功率器件，在输入所述屏蔽信号之后输入所述电平移位完成复位信号时，输出使所述功率器件关断的所述驱动信号，在输入所述屏蔽信号之后输入所述电平移位完成置位信号时，输出使所述功率器件接通的所述驱动信号。

发明效果

根据本发明的实施方式，在产生噪声时，可以防止驱动电路的误动作。

附图说明

图1是将第一实施方式的驱动电路的结构与输出电路、负载及电源一起示出的图。

图2是用于说明第一实施方式的屏蔽信号生成电路和控制电路的结构的图。

图3是表示高侧的输入信号、低侧的输入信号、置位信号、电平移位完成置位信号、复位信号、电平移位完成复位信号、置位侧的逆变器的输出信号、复位侧的逆变器的输出信号、置位侧的屏蔽信号、复位侧的屏蔽信号、保护电路的输出、锁存电路的输出信号以及驱动信号的波形的时序图。

图4是表示在产生外部噪声的情况下的各信号的波形的时序图。

图5是表示在产生外部噪声的情况下的各信号的波形的时序图。

图6是表示变形例中的高侧的输入信号、低侧的输入信号、置位信号、电平移位完成置位信号、复位信号、电平移位完成复位信号、置位侧的逆变器的输出信号、复位侧的逆变器的输出信号、置位侧的屏蔽信号、复位侧的屏蔽信号、保护电路的输出、锁存电路的输出信号以及驱动信号的波形的时序图。

图7是用于说明变形例的屏蔽信号生成电路和控制电路的结构的图。

图8是表示变形例中在产生外部噪声的情况下的各信号的波形的时序图。

图9是表示变形例中在产生外部噪声的情况下的各信号的波形的时序图。

图10是将第二实施方式的驱动电路的结构与输出电路、负载及电源一起示出的图。

图11是用于说明第二实施方式的微分脉冲生成电路、下拉电路、上拉电路及保护电路的结构的图。

图12是表示置位信号、电平移位完成置位信号、复位信号、电平移位完成复位信号、NAND门的输出信号、逆变器的输出信号、屏蔽信号、OR门的输出信号、保护电路的输出、锁存器的输出信号及驱动信号的波形的时序图。

图13是表示第二实施方式中在产生外部噪声的情况下的各信号的波形的时序图。

图14是表示第二实施方式中在产生外部噪声的情况下的各信号的波形的时序图。

具体实施方式

相关申请的相互参照

本申请主张基于2019年3月29日申请的日本专利申请、特愿2019-066332的优先权，并援引其内容。

根据本说明书及附图的记载，至少以下事项变得明确。

＝＝＝＝＝第一实施方式＝＝＝＝＝

以下，参照附图，说明本发明的实施方式。然而，由于对以下描述的实施方式附加技术上优选的各种限定以实施本发明，因此本发明的范围不限于以下的实施方式和图示的示例。

<<<1.驱动电路和输出电路的概要>>>

图1是示出驱动电路1、输出电路5和负载9的图。图2是用于说明微分脉冲生成电路23a、23b、保护电路24和锁存电路25的结构的图。图3是表示输入信号HIN、输入信号LIN、置位信号set、电平移位完成置位信号setdrn、复位信号res、电平移位完成复位信号resdrn、输出信号S、输出信号R、屏蔽信号SMASK、屏蔽信号RMASK、输出PO、输出信号RO及驱动信号HO之间的关系的时序图。图3所示的各信号的波形周期性地重复变化，以从时刻t1的状态经过时刻t6的状态转变到时刻t1的状态。

这里，置位信号set和复位信号res是脉冲生成电路12的输出信号。电平移位完成置位信号setdrn是置位侧的电平移位电路21a的输出信号。电平移位完成复位信号resdrn是复位侧的电平移位电路21b的输出信号。输出信号S是逆变器232a的输出信号。输出信号R是逆变器232b的输出信号。屏蔽信号SMASK是屏蔽信号生成电路23的输出信号，且是置位侧的微分脉冲生成电路23a的输出信号。屏蔽信号RMASK是屏蔽信号生成电路23的输出信号，且是复位侧的微分脉冲生成电路23b的输出信号。输出PO是保护电路24的输出。输出信号RO是锁存电路25的输出信号。

通过将高侧的输入信号HIN和低侧的输入信号LIN从微机(未图示)输入到驱动电路1，从而驱动电路1动作。输入信号HIN和输入信号LIN是在第一逻辑电平和第二逻辑电平之间重复切换的逻辑输入信号。这里，第一逻辑电平是指低电平，第二逻辑电平是指高电平。

输入信号HIN和输入信号LIN处于互补关系。也就是说，当输入信号HIN处于高电平时，输入信号LIN处于低电平，当输入信号HIN处于低电平时，输入信号LIN处于高电平。另外，输入信号HIN和输入信号LIN也包含均被控制为低电平的控制。

当驱动电路1基于高侧的输入信号HIN和低侧的输入信号LIN驱动输出电路5时，该输出电路5对负载9在施加高压直流电源8的电压的电压施加状态和施加接地电压的接地电压施加状态之间交替且重复地进行切换。

输出电路5构成为包括构成半桥的功率开关元件51、52。功率开关元件51、52是N沟道型功率MOSFET，但是也可以是IGTB或双极晶体管等功率器件。功率开关元件51、52串联连接在高压直流电源8的高电位输出端子和低电位输出端子之间。功率开关元件52和高压直流电源8的低电位输出端子之间的节点N1经由低侧的基准电位布线L1接地，并且该节点N1用作低侧的基准电位。功率开关元件51和功率开关元件52之间的节点N2连接到负载9的一端。负载9的另一端接地，并且负载9的另一端用作基准电位。节点N2经由高侧的基准电位布线L2连接到高侧直流电源6的低电位输出端子。高侧直流电源6的高电位输出端子连接到高电位布线L7，并且以节点N2的电位为基准的高侧直流电源6的输出电压被施加到高电位布线L7。

驱动电路1基于高侧的输入信号HIN生成逻辑驱动信号HO，并将该驱动信号HO输出到功率开关元件51的栅极。因此，当驱动信号HO处于高电平时，功率开关元件51接通，当驱动信号HO处于低电平时，功率开关元件51关断。此外，驱动电路1基于低侧的输入信号LIN，与功率开关元件51互补地接通、关断功率开关元件52。当功率开关元件51接通且功率开关元件52关断时，节点N2的电位变为高压直流电源8的输出电压，并且负载9变为电压施加状态。当功率开关元件51关断且功率开关元件52接通时，节点N2的电位变为基准电位，并且负载9变为接地电压施加状态。因此，节点N2的电位可以在从基准电位到高压直流电源8的输出电压为止之间变动。这里，负载9从电压施加状态经过死区时间切换到接地电压施加状态，在该死区时间中，两个功率开关元件51、52一起关断，由此来防止高压直流电源8的短路和贯通电流。同样地，负载9从接地电压施加状态经过死区时间切换到电压施加状态。

<<<2.驱动电路的结构>>>

驱动电路1构成为包含前级电路10、后级电路20和低侧控制电路40。

驱动电路1内置在一个芯片中。然而，前级电路10和后级电路20可以内置在公共的芯片中，并且低侧控制电路40可以内置在另一芯片中。或者，前级电路10和低侧控制电路40可以内置在公共的芯片中，并且后级电路20可以内置在另一芯片中。后级电路20和低侧控制电路40可以内置在公共的芯片中，并且前级电路10可以内置在另一芯片中。或者，前级电路10、后级电路20和低侧控制电路40可以内置在各自的芯片中。

前级电路10和低侧控制电路40是低电压系统的电路，后级电路20是高电压系统的电路。也就是说，前级电路10和低侧控制电路40在低电压下进行动作，后级电路20在高电压下进行动作。

前级电路10构成为包含输入电路11和脉冲生成电路12。后级电路20构成为包含电平移位电路21、屏蔽信号生成电路23、控制电路27和二极管28、29。屏蔽信号生成电路23构成为包含置位侧的微分脉冲生成电路23a和复位侧的微分脉冲生成电路23b。控制电路27构成为包含作为锁存控制电路的保护电路24、锁存电路25和作为驱动信号输出电路的高侧驱动器26。

<<<2-1.低侧控制电路>>>

从低侧的直流电源7向低侧控制电路40供电，并且从微机输入有输入信号LIN。低侧控制电路40基于输入信号LIN将驱动信号输出到功率开关元件52，以与功率开关元件51互补地接通、关断功率开关元件52。由低侧控制电路40输出的驱动信号相对于输入信号LIN延迟。根据后述的延迟电路231a、231b中的延迟时间(即，屏蔽信号SMASK和屏蔽信号RMASK处于高电平的期间)来设计低侧控制电路40中的延迟时间。

<<<2-2.输入电路>>>

输入电路11具有：比较器，通过将输入信号HIN与参照电压进行比较来确定输入信号HIN是处于高电平还是低电平；以及噪声滤波器，在去除该比较器的输出信号的噪声之后将其输出。当输入信号HIN处于高电平时，输入电路11的输出信号处于高电平，当输入信号HIN处于低电平时，输入电路11的输出信号处于低电平。由于噪声滤波器例如是低通滤波器，因此在输入电路11中产生信号延迟，并且输入电路11的输出信号相对于输入信号HIN延迟。

<<<2-3.脉冲生成电路>>>

当输入电路11的输出信号从低电平上升到高电平时，脉冲生成电路12输出以高电平的脉冲状变动的置位信号set(参见图3)。此外，当输入电路11的输出信号从高电平下降到低电平时，脉冲生成电路12输出以高电平的脉冲状变动的复位信号res(参见图3)。置位信号set处于高电平的定时与复位信号res处于高电平的定时不同。置位信号set和复位信号res被输入到后级电路20的电平移位电路21。

<<<2-4.电平移位电路和箝位二极管>>>

如图1所示，电平移位电路21构成为包含置位侧的电平移位电路21a和复位侧的电平移位电路21b。置位侧的电平移位电路21a在反转由脉冲生成电路12输出的置位信号set的同时，对置位信号set的直流电平进行移位，并将其作为电平移位完成置位信号setdrn(参见图3)输出到屏蔽信号生成电路23和控制电路27。复位侧的电平移位电路21b在反转由脉冲生成电路12输出的复位信号res的同时，对置位信号set的直流电平进行移位，并将其作为电平移位完成复位信号resdrn(参见图3)输出到屏蔽信号生成电路23和控制电路27。

置位侧的电平移位电路21a构成为包含置位侧的电平移位开关元件211a和电阻器212a。复位侧的电平移位电路21b构成为包含复位侧的电平移位开关元件211b和电阻器212b。

电平移位开关元件211a、211b是高耐压的N沟道型MOSFET，但也可以是IGTB或双极晶体管。

电阻器212a和电平移位开关元件211a串联连接在高电位布线L7和低侧的基准电位布线L1之间。也就是说，电平移位开关元件211a的漏极经由电阻器212a连接到高电位布线L7，电平移位开关元件211a的源极连接到基准电位布线L1，其源极的电压被设置为基准电位。

电阻器212b和电平移位开关元件211b串联连接在高电位布线L7和低侧的基准电位布线L1之间。也就是说，电平移位开关元件211b的漏极经由电阻器212b连接到高电位布线L7，电平移位开关元件211b的源极连接到基准电位布线L1，其源极的电压被设置为基准电位。

二极管28的阳极连接到基准电位布线L2，并且二极管28的阴极连接到电阻器212a和电平移位开关元件211a之间的节点N5。由于二极管28将节点N5的电位钳位到基准电位布线L2的电位，因此，节点N5的电压以基准电位布线L2的电位为基准。因此，使得过电压不输入到屏蔽信号生成电路23和控制电路27。

二极管29的阳极连接到基准电位布线L2，并且二极管29的阴极连接到电阻器212b和电平移位开关元件211b之间的节点N6。由于二极管29将节点N6的电位钳位到基准电位布线L2的电位，因此节点N6的电压以基准电位布线L2的电位为基准。因此，使得过电压不输入到屏蔽信号生成电路23和控制电路27。

电平移位开关元件211a的栅极连接到脉冲生成电路12的置位侧输出端子。从脉冲生成电路12输出的置位信号set被输入到电平移位开关元件211a的栅极。电平移位开关元件211a基于置位信号set接通、关断。当电平移位开关元件211a关断时，漏极电压(节点N5的电压)被高侧直流电源6上拉而成为高电平。当电平移位开关元件211a接通时，节点N5的电压通过接地下拉而成为低电平。节点N5的电压作为电平移位完成置位信号setdrn输入到屏蔽信号生成电路23和控制电路27。

电平移位开关元件211b的栅极连接到脉冲生成电路12的复位侧输出端子。从脉冲生成电路12输出的复位信号res被输入到电平移位开关元件211b的栅极。电平移位开关元件211b基于复位信号res接通、关断。当电平移位开关元件211b关断时，节点N6的电压被高侧直流电源6上拉而成为高电平。当电平移位开关元件211b接通时，节点N6的电压通过接地下拉而成为低电平。节点N6的电压作为电平移位完成复位信号resdrn输入到屏蔽信号生成电路23和控制电路27。

置位信号set处于高电平的定时与复位信号res处于高电平的定时不同。因此，电平移位完成置位信号setdrn为低电平的定时与电平移位完成复位信号resdrn为低电平的定时也不同。在图3中，电平移位完成置位信号setdrn下降的定时是时刻t1，电平移位完成置位信号setdrn上升的定时是时刻t3，电平移位完成复位信号resdrn下降的定时是时刻t4，电平移位完成复位信号resdrn上升的定时是时刻t6。

<<<2-5.屏蔽信号生成电路>>>

屏蔽信号生成电路23生成根据节点N5的电压的变化、例如电平移位完成置位信号setdrn的下降变化以脉冲状变动的置位侧屏蔽信号SMASK，并将其输出到控制电路27的保护电路24。

屏蔽信号生成电路23生成根据节点N6的电压的变化、例如电平移位完成复位信号resdrn的下降变化以脉冲状变动的复位侧屏蔽信号RMASK，并将其输出到控制电路27的保护电路24。

下面说明屏蔽信号生成电路23的微分脉冲生成电路23a和复位侧的微分脉冲生成电路23b。另外，为了方便起见，这里，作为节点N5的电压变化的一例，说明当电平移位完成置位信号setdrn的下降发生了变化时的微分脉冲生成电路23a。此外，作为节点N6的电压变化的一例，说明当电平移位完成置位信号setdrn的下降发生了变化时的微分脉冲生成电路23b。

<<<2-5-1.置位侧的微分脉冲生成电路>>>

置位侧的微分脉冲生成电路23a生成根据电平移位完成置位信号setdrn的下降变化以脉冲状变动的屏蔽信号SMASK(参见图3)，并将屏蔽信号SMASK输出到控制电路27的保护电路24。这里，微分脉冲生成电路23a将屏蔽信号SMASK设置为高电平的期间短于脉冲生成电路12将置位信号set设置为高电平的期间(电平移位完成置位信号setdrn为低电平的期间)。

置位侧的微分脉冲生成电路23a构成为包含置位侧的延迟电路231a、逆变器232a和NOR门233a。

电平移位完成置位信号setdrn被输入到延迟电路231a和NOR门233a。延迟电路231a使电平移位完成置位信号setdrn延迟并将其输出到逆变器232a。逆变器232a将延迟电路231a的输出信号反转，并将其输出到NOR门233a。NOR门233a计算逆变器232a的输出信号S和电平移位完成置位信号setdrn的逻辑或非，并将表示该逻辑或非的屏蔽信号SMASK输出到保护电路24。这里，逆变器232a的输出信号S是将电平移位完成置位信号setdrn延迟并反转后的信号。因此，在从电平移位完成置位信号setdrn下降的时刻t1到逆变器232a的输出信号S上升的时刻t2为止的期间Ts内，屏蔽信号SMASK处于高电平。

延迟电路231a中的延迟时间、即屏蔽信号SMASK处于高电平的期间Ts短于脉冲生成电路12将置位信号set设置为高电平的期间(电平移位完成置位信号setdrn处于低电平的期间)。

<<<2-5-2.复位侧的微分脉冲生成电路>>>

复位侧的微分脉冲生成电路23b生成根据电平移位完成复位信号resdrn的下降变化以脉冲状变动的复位侧的屏蔽信号RMASK(参见图3)，并将屏蔽信号RMASK输出到保护电路24。这里，微分脉冲生成电路23b将屏蔽信号RMASK设置为高电平的期间短于脉冲生成电路12将复位信号res设置为高电平的期间(电平移位完成复位信号resdrn为低电平的期间)。

复位侧的微分脉冲生成电路23b构成为包含复位侧的延迟电路231b、逆变器232b和NOR门233b。

电平移位完成复位信号resdrn被输入到延迟电路231b和NOR门233b。延迟电路231b使电平移位完成复位信号resdrn延迟并将其输出到逆变器232b。逆变器232b将延迟电路231b的输出信号反转，并将其输出到NOR门233b。NOR门233b计算逆变器232b的输出信号R和电平移位完成复位信号resdrn的逻辑或非，并将表示该逻辑或非的屏蔽信号RMASK输出到控制电路27的保护电路24。这里，逆变器232b的输出信号R是将电平移位完成复位信号resdrn延迟并反转后的信号。因此，在从电平移位完成复位信号resdrn下降的时刻t4到逆变器232b的输出信号R上升的时刻t5为止的期间Tr内，屏蔽信号RMASK处于高电平。

延迟电路231b中的延迟时间、即屏蔽信号RMASK处于高电平的期间Tr短于脉冲生成电路12将复位信号res设置为高电平的期间(电平移位完成复位信号resdrn处于低电平的期间)。

另外，可以在延迟电路231a、231b设置延迟时间调整部，并且处理延迟时间调整部，从而根据驱动电路1的用途、目的、使用环境等来调整延迟电路231a、231b的延迟时间。

<<<2-6.控制电路>>>

控制电路27基于电平移位完成置位信号setdrn、电平移位完成复位信号resdrn、屏蔽信号SMASK和屏蔽信号RMASK生成驱动信号HO，并将该驱动信号HO输出到功率开关元件51的栅极。

具体地，当在从时刻t1到时刻t2为止的期间内将高电平屏蔽信号SMASK输入到控制电路27时，控制电路27在该期间内将驱动信号HO的电平保持在时刻t1之前的电平、即低电平。此外，当在从时刻t1到时刻t2为止的期间内将高电平的屏蔽信号SMASK输入到控制电路27之后，在时刻t2将低电平的电平移位完成置位信号setdrn输入到控制电路27时，控制电路27将驱动信号HO设置为高电平，以接通功率开关元件51。此外，当在从时刻t3到时刻t4为止的期间内将高电平的移位完成置位信号setdrn和高电平的移位完成复位信号resdrn以及低电平的屏蔽信号SMASK和低电平的屏蔽信号RMASK输入到控制电路27时，控制电路27在该期间内将驱动信号HO的电平保持在时刻t3之前的电平、即高电平。当在从时刻t4到时刻t5为止的期间内将高电平的屏蔽信号RMASK输入到控制电路27时，控制电路27在该期间内将驱动信号HO的电平保持在时刻t4之前的电平、即高电平。此外，当在从时刻t4到时刻t5为止的期间内将高电平的屏蔽信号RMASK输入到控制电路27之后，在时刻t5将低电平的电平移位完成复位信号resdrn输入到控制电路27时，控制电路27将驱动信号HO设置为低电平以关断功率开关元件51。当在从时刻t6到时刻t1为止的期间内将高电平的移位完成置位信号setdrn和高电平的移位完成复位信号resdrn以及低电平的屏蔽信号SMASK和屏蔽信号RMASK输入到控制电路27时，控制电路27在该期间内将驱动信号HO的电平保持在时刻t6之前的电平、即低电平。

控制电路27构成为包含保护电路24、锁存电路25和高侧驱动器26。

<<<2-6-1.保护电路>>>

以基准电位布线L2的电位为基准的高侧直流电源6的电压被提供到保护电路24。保护电路24根据电平移位完成置位信号setdrn、电平移位完成复位信号resdrn、屏蔽信号SMASK和屏蔽信号RMASK来确定向锁存电路25的输出PO的状态。具体地，保护电路24在输入高电平屏蔽信号SMASK或高电平屏蔽信号RMASK的期间使输出PO处于高阻抗状态。这种状态的期间是图3所示的从时刻t1到时刻t2为止的期间和从时刻t4到时刻t5为止的期间。

此外，在输入高电平的屏蔽信号SMASK或高电平的屏蔽信号RMASK之后，保护电路24输出与电平移位完成置位信号setdrn和电平移位完成复位信号resdrn相对应的信号。具体地，当电平移位完成置位信号setdrn为低电平并且电平移位完成复位信号resdrn为高电平时，保护电路24输出高电平的信号。这种状态的期间是从时刻t2到时刻t3为止的期间。此外，当电平移位完成置位信号setdrn处于高电平并且电平移位完成复位信号resdrn处于低电平时，保护电路24输出低电平的信号。这种状态的期间是从时刻t5到时刻t6为止的期间。此外，当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于高电平时，保护电路24使输出PO处于高阻抗状态。这种状态的期间是从时刻t3到时刻t4为止的期间和从时刻t6到时刻t1为止的期间。另外，由于图3所示的电平移位完成置位信号setdrn和电平移位完成复位信号resdrn的波形是正常时的波形，因此图3中未示出，但是如果由于噪声等的影响，电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都为低电平，则保护电路24使输出PO处于高阻抗状态。

保护电路24构成为包含逆变器241、242和开关元件243～248。

开关元件243～245是P沟道型MOSFET，开关元件246～248是N沟道型MOSFET。开关元件243～248从高电位布线L7排列到基准电位布线L2，并且串联连接在高电位布线L7和基准电位布线L2之间。在图2的示例中，开关元件243的源极与高电位布线L7连接，开关元件243的漏极与开关元件244的源极连接，开关元件244的漏极与开关元件245的源极连接，开关元件245的漏极与开关元件246的漏极连接，开关元件246的源极与开关元件247的漏极连接，开关元件247的源极与开关元件248的漏极连接，开关元件248的源极与基准电位布线L2连接。另外，作为P沟道型MOSFET的开关元件243～245的排列顺序不限于图2所示的示例，并且可以在不改变开关元件243～245的栅极的连接目标的情况下改变开关元件243～245的排列顺序。对于作为N沟道型MOSFET的开关元件246～248的排列顺序也是同样的。

开关元件245和开关元件246之间的节点N8是保护电路24的输出节点。该节点N8连接到锁存电路25的输入端子。

开关元件243的栅极连接到NOR门233a的输出端子，并且屏蔽信号SMASK被输入到开关元件243的栅极。因此，当屏蔽信号SMASK处于低电平时，开关元件243接通，当屏蔽信号SMASK处于高电平时，开关元件243关断。

开关元件244和开关元件246的栅极连接到节点N5，并且电平移位完成置位信号setdrn被输入到开关元件244和开关元件246的栅极。因此，当电平移位完成置位信号setdrn处于低电平时，开关元件244接通，并且开关元件246关断。当电平移位完成置位信号setdrn处于高电平时，开关元件244关断，并且开关元件246接通。

开关元件245和开关元件247的栅极经由逆变器241连接到节点N6，并且电平移位完成复位信号resdrn的反转信号被输入到开关元件245和开关元件247的栅极。因此，当电平移位完成复位信号resdrn处于低电平时，开关元件245关断，并且开关元件247接通。当电平移位完成复位信号resdrn处于高电平时，开关元件245接通，并且开关元件247关断。

开关元件248的栅极经由逆变器242连接到NOR门233b的输出端子，并且屏蔽信号RMASK的反转信号被输入到开关元件248的栅极。因此，当屏蔽信号RMASK处于低电平时，开关元件248接通，当屏蔽信号RMASK处于高电平时，开关元件248关断。

节点N8的电气状态、即保护电路24的输出PO的状态由开关元件243～248的接通、关断的组合决定。当所有开关元件243～245都接通时，节点N8的电压被高侧直流电源6上拉，保护电路24的输出PO处于高电平。当所有开关元件246～248都接通时，节点N8的电压降低到基准电位布线L2的电压，保护电路24的输出PO处于低电平。当开关元件243～245中的至少一个关断并且开关元件246～248中的至少一个关断时，节点N8处于浮动状态，输出PO处于高阻抗状态。

参照表1和图3更具体地进行说明。表1示出了电平移位完成置位信号setdrn、电平移位完成复位信号resdrn、屏蔽信号SMASK、屏蔽信号RMASK、开关元件243～248以及保护电路24的输出PO的状态之间的关系性。

[表1]

在从时刻t1到时刻t2为止的期间内，电平移位完成置位信号setdrn处于低电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于高电平，并且屏蔽信号RMASK处于低电平。在该期间内，开关元件243～245中的开关元件243关断，并且开关元件246～248中的开关元件246、247关断，因此，保护电路24的输出PO处于高阻抗状态。

在从时刻t2到时刻t3为止的期间内，电平移位完成置位信号setdrn处于低电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于低电平。因此，所有开关元件243～245都接通，因此，保护电路24的输出PO处于高电平。

在从时刻t3到时刻t4为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于低电平。在该期间内，开关元件243～245中的开关元件244关断，并且开关元件246～248中的开关元件247关断，因此，保护电路24的输出PO处于高阻抗状态。

在从时刻t4到时刻t5为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于低电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于高电平。因此，开关元件243～245中的开关元件244、245关断，并且开关元件246～248中的开关元件248关断，因此，保护电路24的输出PO处于高阻抗状态。

在从时刻t5到时刻t6为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于低电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于低电平。在该期间内，所有开关元件246～248都接通，因此保护电路24的输出PO处于低电平。

在从时刻t6到时刻t1为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于低电平。在该期间内，开关元件243～245中的开关元件244关断，并且开关元件246～248中的开关元件247关断，因此，保护电路24的输出PO处于高阻抗状态。

另外，延迟电路231a、231b中的延迟时间、即屏蔽信号SMASK、RMASK处于高电平的期间Ts、Tr比伴随电平移位完成置位信号setdrn或电平移位完成复位信号resdrn的电平切换而产生的保护电路24的响应时间(即，输出PO切换的时间)要长。因此，即使在时刻t1电平移位完成置位信号setdrn的电平切换，也可防止保护电路24的输出PO瞬时变为高电平。对于在时刻t4电平移位完成复位信号resdrn的电平切换的情况也是同样的。

<<<2-6-1.锁存电路>>>

锁存电路25构成为包含逆变器251、252和电阻器253。

以基准电位布线L2的电位为基准的高侧直流电源6的输出电压被提供给逆变器251、252。逆变器251的输入端子是锁存电路25的输入端子。逆变器251的输入端子连接到节点N8。逆变器251的输出端子连接到逆变器252的输入端子。电阻器253连接在逆变器252的输出端子和逆变器251的输入端子之间。

当保护电路24的输出PO处于高电平或低电平时，锁存电路25存储并输出其值。此外，当保护电路24的输出PO变为高阻抗状态时，锁存电路25保持/输出在保护电路24的输出PO刚变为高阻抗状态之前存储的值。

在从时刻t2到时刻t3为止的期间内，保护电路24的输出PO处于高电平，所以锁存电路25的输出信号RO处于高电平。在从时刻t3到时刻t5为止的期间内，保护电路24的输出PO处于高阻抗状态，所以锁存电路25的输出信号RO保持在高电平。在从时刻t5到时刻t6为止的期间内，保护电路24的输出PO处于低电平，因而锁存电路25的输出信号RO处于低电平。在从时刻t6到时刻t2为止的期间内，保护电路24的输出PO处于高阻抗状态，因而锁存电路25的输出信号RO保持在低电平。

<<<2-6-2.高侧驱动器>>>

以基准电位布线L2的电位为基准的高侧直流电源6的输出电压被提供给高侧驱动器26。此外，锁存电路25的输出信号RO被输入到高侧驱动器26。高侧驱动器26生成与锁存电路25的输出信号RO相对应的驱动信号HO，并将该驱动信号HO输出到功率开关元件51的栅极。也就是说，当锁存电路25的输出信号RO处于低电平时，高侧驱动器26将驱动信号HO设置为低电平，当锁存电路25的驱动信号HO处于高电平时，高侧驱动器26将驱动信号HO设置为高电平。

另外，虽然产生与延迟电路231a、231b中的延迟时间相对应的时间的延迟，但适当地设计了输入电路11中的延迟时间和延迟电路231a、231b中的延迟时间之和。

<<<3.产生外来噪声时>>>

由于三相电流等的外部噪声，节点N5的电压和节点N6的电压中的某一方比另一方延迟地变动，节点N5的电压和节点N6的电压可能会错误地降低。即使在这种情况下，锁存电路25也不会误动作，并且高侧驱动器26的驱动信号HO维持在产生外部噪声之前的状态。下面，进行详细说明。

图4示出在从时刻t6到时刻t1为止的期间内产生外部噪声的情况下的时序图。在产生外部噪声之前，电平移位完成置位信号setdrn(节点N5的电压)和电平移位完成复位信号resdrn(节点N6的电压)处于高电平，屏蔽信号SMASK和屏蔽信号RMASK处于低电平，并且驱动信号HO处于低电平。然后，节点N5的电压在时刻t11由于外部噪声而下降，节点N6的电压在时刻t12延迟下降。此后，节点N5的电压和节点N6的电压在时刻t15一起上升。另外，延迟电路231a、232b的延迟时间设定为比从由于外部噪声导致节点N5的电压下降时(时刻t11)到节点N6的电压下降时(时刻t12)的期间要长。此外，延迟电路231a、231b的延迟时间比伴随着由于外部噪声导致节点N5或节点N6的电压下降而产生的保护电路24的响应时间(即，输出PO切换的时间)要长。

相对于节点N5的电压的下降发生延迟，逆变器232a的输出信号S在时刻t13上升。因此，在从时刻t11到时刻t13为止的期间内，屏蔽信号SMASK处于高电平。相对于节点N6的电压的下降发生延迟，逆变器232b的输出信号R在时刻t14上升。因此，在从时刻t12到时刻t14为止的期间内，屏蔽信号RMASK处于高电平。

在从时刻t11到时刻t12为止的期间内，节点N5的电压处于低电平，节点N6的电压处于高电平，屏蔽信号SMASK处于高电平，并且屏蔽信号RMASK处于低电平。在该期间内，开关元件243、246、247关断，使得保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO也继续处于低电平。

在从时刻t12到时刻t15为止的期间内，节点N5的电压和节点N6的电压都处于低电平，并且屏蔽信号RMASK和屏蔽信号SMASK处于低电平。在该期间内，开关元件245、246关断，使得保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO也继续处于低电平。

在时刻t15之后，节点N5的电压和节点N6的电压都处于高电平。因此，由于开关元件244、247关断，所以输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO也继续处于低电平。

另外，在图3所示的从时刻t6到时刻t1为止的期间，即使当节点N5的电压由于外部噪声而下降、并且节点N6的电压延迟下降时，锁存电路25的输出信号RO也保持在低电平，并且驱动信号HO继续处于低电平。

图5示出在从时刻t3到时刻t4为止的期间内产生外部噪声的情况下的时序图。在产生外部噪声之前，电平移位完成置位信号setdrn(节点N5的电压)和电平移位完成复位信号resdrn(节点N6的电压)均处于高电平，屏蔽信号SMASK和屏蔽信号RMASK处于低电平，并且驱动信号HO处于高电平。然后，节点N6的电压在时刻t21由于外部噪声而下降，节点N5的电压在时刻t22延迟下降。此后，节点N5的电压和节点N6的电压在时刻t25一起上升。另外，延迟电路231a、231b的延迟时间设定为比从由于外部噪声导致节点N6的电压下降时(时刻t21)到节点N5的电压下降时(时刻t22)的期间要长。

相对于节点N6的电压的下降发生延迟，逆变器232b的输出信号R在时刻t23上升。因此，在从时刻t21到时刻t23为止的期间内，屏蔽信号RMASK处于高电平。相对于节点N5的电压的下降发生延迟，逆变器232a的输出信号S在时刻t24上升。因此，在从时刻t22到时刻t24为止的期间内，屏蔽信号SMASK处于高电平。

在从时刻t21到时刻t22为止的期间内，节点N5的电压处于高电平，节点N6的电压处于低电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于高电平。在该期间内，开关元件244、245、248关断，因而保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO也继续处于高电平。

在从时刻t22到时刻t25为止的期间内，节点N6的电压和节点N5的电压都处于低电平。在该期间内，开关元件245、246关断，因而保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO也继续处于高电平。

在时刻t25之后，节点N5的电压和节点N6的电压都处于高电平，并且屏蔽信号RMASK和屏蔽信号SMASK处于低电平。因此，由于开关元件244、247关断，所以输出PO处于高阻抗状态。锁存电路25的输出信号RO保持在高电平，并且驱动信号HO也继续处于高电平。

另外，在图3所示的从时刻t3到时刻t4为止的期间内，即使当节点N6的电压由于外部噪声而下降、并且节点N5的电压延迟下降时，锁存电路25的输出信号RO也保持在高电平，并且驱动信号HO继续处于高电平。

<<<4.总结>>>

即使当节点N5的电压和节点N6的电压中的一方由于外部噪声而相对于另一方延迟，并且节点N5的电压和节点N6的电压错误地降低时，锁存电路25也不会误动作，并且驱动信号HO维持在产生外部噪声之前的状态。

<<<5.变形例>>>

上述实施方式用于容易理解本发明，而并不用于限定并解释本发明。此外，在不脱离本发明的思想的前提下，可以对本发明进行变更、改良，并且本发明的同等发明当然也包含在本发明内。本发明当然包括其同等发明。例如可以进行以下(1)～(2)所示的变形。也可以将以下的(1)、(2)的变形组合应用。

(1)第1变形例

在上述实施方式中，由微分脉冲生成电路23a输出的屏蔽信号SMASK由于电平移位完成置位信号setdrn的下降变化而变为高电平。另外，由微分脉冲生成电路23b输出的屏蔽信号RMASK由于电平移位完成复位信号resdrn的下降变化而变为高电平。

与此相对，如图6所示，由微分脉冲生成电路23a输出的屏蔽信号SMASK可以不仅由于电平移位完成置位信号setdrn的下降变化而变为高电平，而且由于电平移位完成置位信号setdrn的上升变化而变为高电平。另外，由微分脉冲生成电路23b输出的屏蔽信号RMASK可以不仅由于电平移位完成复位信号resdrn的下降变化而变为高电平，而且由于电平移位完成复位信号resdrn的上升变化而变为高电平。另外，图6所示的各信号的波形周期性地重复变化，以从时刻t1的状态经过时刻t6a的状态转变到时刻t1的状态。

微分脉冲生成电路23a和微分脉冲生成电路23b具体地如图7所示那样构成，以分别输出图6所示的波形的屏蔽信号SMASK和屏蔽信号RMASK。

如图7所示，微分脉冲生成电路23a构成为除了延迟电路231a、逆变器232a和NOR门233a之外，还包括AND门234a和OR门235a。

电平移位完成置位信号setdrn被输入到延迟电路231a、NOR门233a和AND门234a。延迟电路231a使电平移位完成置位信号setdrn延迟并将其输出到逆变器232a。逆变器232a将延迟电路231a的输出信号反转，并将其输出到NOR门233a和AND门234a。NOR门233a计算逆变器232a的输出信号S和电平移位完成置位信号setdrn的逻辑或非，并将表示该逻辑非或的信号输出到OR门235a。AND门234a计算逆变器232a的输出信号S和电平移位完成置位信号setdrn的逻辑与，并将表示该逻辑与的信号输出到OR门235a。OR门235a计算NOR门233a的输出信号和AND门234a的输出信号的逻辑或，并将表示该逻辑或的屏蔽信号SMASK输出到开关元件243的栅极。

微分脉冲生成电路23b除了延迟电路231b、逆变器232b和NOR门233b之外，还包括AND门234b和OR门235b。

电平移位完成复位信号resdrn被输入到延迟电路231b、NOR门233b和AND门234b。延迟电路231b使电平移位完成复位信号resdrn延迟并将其输出到逆变器232b。逆变器232b将延迟电路231b的输出信号反转，并将其输出到NOR门233b和AND门234b。NOR门233b计算逆变器232b的输出信号R和电平移位完成复位信号resdrn的逻辑或非，并将表示该逻辑非或的信号输出到OR门235b。AND门234b计算逆变器232b的输出信号R和电平移位完成复位信号resdrn的逻辑与，并将表示该逻辑与的信号输出到OR门235b。OR门235b计算NOR门233b的输出信号和AND门234b的输出信号的逻辑或，并将表示该逻辑或的屏蔽信号RMASK输出到开关元件248的栅极。

如图6所示，当电平移位完成置位信号setdrn在时刻t3上升时，屏蔽信号SMASK上升。然后，在经过与延迟电路231a的延迟时间相对应的期间之后，屏蔽信号SMASK在时刻t3a下降。在从时刻t3到时刻t3a为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于高电平，并且屏蔽信号RMASK处于低电平。因此，开关元件243～245中的开关元件244关断，并且开关元件246～248中的开关元件247关断。然后，输出PO处于高阻抗状态，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO处于高电平。

此外，当电平移位完成复位信号resdrn在时刻t6上升时，屏蔽信号RMASK上升。在经过与延迟电路231b的延迟时间相对应的期间之后，屏蔽信号RMASK在时刻t6a下降。在从时刻t6到时刻t6a为止的期间内，电平移位完成置位信号setdrn处于高电平，电平移位完成复位信号resdrn处于高电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于高电平。开关元件243～245中的开关元件244关断，并且开关元件246～248中的开关元件247关断。然后，输出PO处于高阻抗状态，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO处于低电平。

当节点N5的电压和节点N6的电压由于外部噪声而变为高电平时，即使之后节点N5的电压和节点N6的电压中的一方延迟于另一方下降，锁存电路25也不会误动作。下面，进行详细说明。

图8示出在从时刻t6a到时刻t1为止的期间内产生外部噪声的情况下的时序图。节点N5的电压在时刻t11由于外部噪声而下降，节点N6的电压在时刻t12延迟下降。此后，节点N5的电压在时刻t15上升，并且节点N6的电压在时刻t16延迟上升。

如参考图4所说明的，在从时刻t11到时刻t15为止的期间内，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO处于低电平。

相对于时刻t15的节点N5的电压的上升发生延迟，逆变器232a的输出信号S在时刻t17下降。因此，在从时刻t15到时刻t17为止的期间内，屏蔽信号SMASK处于高电平。相对于时刻t16的节点N6的电压的上升发生延迟，逆变器232b的输出信号R在时刻t18下降。因此，在从时刻t16到时刻t18为止的期间内，屏蔽信号RMASK处于高电平。

在从时刻t15到时刻t16为止的期间内，节点N5的电压处于高电平，节点N6的电压处于低电平，屏蔽信号SMASK处于高电平，并且屏蔽信号RMASK处于低电平。在该期间内，开关元件243～245关断并且开关元件246～248接通，所以保护电路24的输出PO处于低电平。因此，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO也继续处于低电平。

在从时刻t16到时刻t18为止的期间内，节点N6的电压和节点N5的电压都处于高电平。在该期间内，开关元件244、247关断，因此保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在低电平，并且驱动信号HO继续处于低电平。

图9示出在从时刻t3a到时刻t4为止的期间内产生外部噪声的情况下的时序图。电平移位完成复位信号resdrn在时刻t21由于外部噪声而下降，节点N5的电压在时刻t22延迟下降。此后，节点N6的电压在时刻t25上升，并且节点N5的电压在时刻t26延迟上升。

如参考图5所述，在从时刻t21到时刻t25为止的期间内，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO处于高电平。

相对于时刻t25的节点N6的电压的上升发生延迟，逆变器232b的输出信号R在时刻t27下降。因此，在从时刻t25到时刻t27为止的期间内，屏蔽信号RMASK处于高电平。相对于时刻t26的节点N5的电压的上升发生延迟，逆变器232a的输出信号S在时刻t28下降。因此，在从时刻t26到时刻t28为止的期间内，屏蔽信号SMASK处于高电平。

在从时刻t25到时刻t26为止的期间内，节点N5的电压处于低电平，节点N6的电压处于高电平，屏蔽信号SMASK处于低电平，并且屏蔽信号RMASK处于高电平。在该期间内，开关元件243～245接通并且开关元件246～248关断，所以保护电路24的输出PO处于高电平。因此，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO继续处于高电平。

在从时刻t26到时刻t28为止的期间内，节点N6的电压和节点N5的电压都处于高电平。在该期间内，开关元件244、247关断，因而保护电路24的输出PO处于高阻抗状态。因此，锁存电路25的输出信号RO保持在高电平，并且驱动信号HO继续处于高电平。

(2)第2变形例

锁存电路25可以是触发器电路。在这种情况下，节点N5通过逆变器和保护电路24连接到触发器的S端子，节点N6通过逆变器和保护电路24连接到触发器的R端子，并且触发器的Q端子连接到高侧驱动器26。在这种情况下，尽管保护电路24的结构不同于图1和图2所示的结构，但是该保护电路24具有以下功能。

在输入高电平的屏蔽信号SMASK或高电平的屏蔽信号RMASK的期间，保护电路24不使电平移位完成置位信号setdrn的反转信号和电平移位完成复位信号resdrn的反转信号通过。因此，电平移位完成置位信号setdrn的反转信号不从保护电路24输出到触发器的S端子，并且电平移位完成复位信号resdrn的反转信号不输出到触发器的R端子。

此外，在输入高电平的屏蔽信号SMASK或高电平的屏蔽信号RMASK之后，当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn的反转信号都处于高电平或低电平时，保护电路24不使电平移位完成置位信号setdrn和电平移位完成复位信号resdrn通过。因此，电平移位完成置位信号setdrn的反转信号不从保护电路24输出到触发器的S端子，并且电平移位完成复位信号resdrn的反转信号不输出到触发器的R端子。

此外，在输入高电平的屏蔽信号SMASK或高电平的屏蔽信号RMASK之后，当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn中的一方处于高电平并且另一方处于低电平时，保护电路24使电平移位完成置位信号setdrn的反转信号和电平移位完成复位信号resdrn的反转信号通过。因此，电平移位完成置位信号setdrn的反转信号从保护电路24输出到触发器的S端子，并且电平移位完成复位信号resdrn的反转信号输出到触发器的R端子。

即使在设置有以上那样的保护电路24和触发器时，也可以防止触发器由于外部噪声而误动作。也就是说，即使当节点N5的电压和节点N6的电压中的一方由于外部噪声而相对于另一方延迟，并且节点N5的电压和节点N6的电压错误地降低时，触发器也不会误动作，并且驱动信号HO保持在产生外部噪声之前的状态。

＝＝＝＝＝第二实施方式＝＝＝＝＝

以下，参照附图，说明本发明的第二实施方式。

<<<1.驱动电路的概要>>>

图10是示出驱动电路1A、输出电路5和负载9的图。图11是用于说明微分脉冲生成电路31、下拉电路32、上拉电路37及保护电路24A的结构的图。图12是表示置位信号set、电平移位完成置位信号setdrn、复位信号res、电平移位完成复位信号resdrn、输出信号DON、输出信号nDON、屏蔽信号NCHON、输出信号nPCHON、输出PO、输出信号RO及驱动信号HO之间的关系的时序图。图12所示的各信号的波形周期性地重复变化，以从时刻t40的状态经过时刻t49的状态转变到时刻t40的状态。这里，第一实施方式的输出电路5、直流电源7、高侧直流电源6、高压直流电源8、负载9和低侧控制电路40与第一实施方式的各电路相同地设置。此外，对第二实施方式的驱动电路1A和第一实施方式的驱动电路1之间彼此共同的结构要素赋予相同标号。具有相同标号的结构要素设置为相同，并且具有相同的功能。因此，以下主要说明第二实施方式的驱动电路1A的结构要素与第一实施方式的驱动电路1的不同之处。

第二实施方式的驱动电路1A构成为包含前级电路10、电平移位电路21、作为屏蔽信号生成电路的微分脉冲生成电路31、控制电路27A、二极管28、29和低侧控制电路40。控制电路27A包含锁存控制电路36、锁存电路25和高侧驱动器26。锁存控制电路36构成为包含下拉电路32、上拉电路37和保护电路24A。这里，前级电路10、电平移位电路21、锁存电路25、高侧驱动器26和二极管28、29是与第一实施方式的驱动电路1共同的结构要素，并且它们设置为与第一实施方式相同。

<<<2.微分脉冲生成电路>>>

微分脉冲生成电路31生成根据节点N5的电压或节点N6的电压的变化、例如电平移位完成置位信号setdrn或电平移位完成复位信号resdrn的下降变化而以脉冲状变动的屏蔽信号NCHON，并将该屏蔽信号NCHON输出到下拉电路32和上拉电路37。这里，微分脉冲生成电路31使屏蔽信号NCHON为高电平的期间短于脉冲生成电路12使置位信号set或复位信号res为高电平的期间(电平移位完成置位信号setdrn或电平移位完成复位信号resdrn为低电平的期间)。

微分脉冲生成电路31构成为包含NAND门311、延迟电路312、逆变器313和AND门314。

电平移位完成置位信号setdrn和电平移位完成复位信号resdrn被输入到NAND门311。NAND门311计算电平移位完成置位信号setdrn和电平移位完成复位信号resdrn的逻辑与，并将表示该逻辑与的输出信号DON输出到延迟电路312和AND门314。延迟电路312使NAND门311的输出信号延迟并输出到逆变器313。逆变器313将延迟电路312的输出信号反转，并将其输出到AND门314。AND门314计算NAND门311的输出信号DON和逆变器313的输出信号nDON的逻辑与，并将表示该逻辑与的屏蔽信号NCHON输出到下拉电路32和OR门33。

这里，逆变器313的输出信号nDON是将NAND门311的输出信号DON延迟和反转后的信号。因此，在从图12所示的输出信号DON上升的时刻t41、t46到输出信号nDON下降的时刻t42、t47为止的期间内，屏蔽信号NCHON处于高电平。

<<<3.控制电路>>>

控制电路27A基于电平移位完成置位信号setdrn、电平移位完成复位信号resdrn和屏蔽信号NCHON生成驱动信号HO，并将该驱动信号HO输出到功率开关元件51的栅极。

具体地，当在从时刻t41到时刻t42为止的期间内将高电平的屏蔽信号NCHON输入到控制电路27A时，在从时刻t41到时刻t43为止的期间内控制电路27A将驱动信号HO的电平设置为时刻t41之前的电平、即低电平。此外，当在从时刻t41到时刻t42为止的期间内将高电平的屏蔽信号NCHON输入到控制电路27A之后，在时刻t43将低电平的电平移位完成置位信号setdrn输入到控制电路27A时，控制电路27A将驱动信号HO设置为高电平以接通功率开关元件51。此外，当在从时刻t44到时刻t46为止的期间内将高电平的电平移位完成置位信号setdrn、电平移位完成复位信号resdrn和低电平的屏蔽信号NCHON输入到控制电路27A时，控制电路27A在该期间内将驱动信号HO的电平设置为时刻t46之前的电平、即高电平。此外，当在从时刻t46到时刻t47为止的期间内将高电平的屏蔽信号NCHON输入到控制电路27A之后，在时刻t48将低电平的电平移位完成复位信号resdrn输入到控制电路27A时，控制电路27A将驱动信号HO设置为低电平以接通功率开关元件51。当在从时刻t49到时刻t41为止的期间内将高电平的电平移位完成置位信号setdrn、电平移位完成复位信号resdrn和低电平的屏蔽信号NCHON输入到控制电路27A时，控制电路27在该期间内将驱动信号HO的电平设置为时刻t49之前的电平，即低电平。

如上述那样，控制电路27A构成为包含锁存控制电路36、锁存电路25和高侧驱动器26。

<<<3-1.锁存控制电路>>>

锁存控制电路36根据电平移位完成置位信号setdrn、电平移位完成复位信号resdrn和屏蔽信号NCHON来决定向锁存电路25的输出。具体地，锁存控制电路36在输入高电平的屏蔽信号NCHON的期间，使输出PO处于高阻抗状态。这种状态的期间是图12所示的从时刻t41到时刻t42为止的期间和从时刻t46到时刻t47为止的期间。

此外，在输入高电平的屏蔽信号NCHON之后，锁存控制电路36输出与电平移位完成置位信号setdrn和电平移位完成复位信号resdrn相对应的信号。具体地，在输入高电平的屏蔽信号NCHON之后，如果电平移位完成置位信号setdrn为低电平、并且电平移位完成复位信号resdrn为高电平，则锁存控制电路36输出高电平的信号。这种状态的期间是从时刻t43到时刻t44为止的期间。此外，在输入高电平的屏蔽信号NCHON之后，如果电平移位完成置位信号setdrn处于高电平、并且电平移位完成复位信号resdrn处于低电平，则锁存控制电路36输出低电平的信号。这种状态的期间是从时刻t48到时刻t49为止的期间。此外，在输入高电平的屏蔽信号NCHON之后，如果电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于低电平，则锁存控制电路36使输出PO处于高阻抗状态。这种状态的期间是从时刻t42到时刻t43为止的期间和从时刻t47到时刻t48为止的期间。此外，在输入高电平的屏蔽信号NCHON之后，如果电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于高电平，则锁存控制电路36使输出PO处于高阻抗状态。这种状态的期间是从时刻t44到时刻t46为止的期间和从时刻t49到时刻t41为止的期间。

如上述那样，锁存控制电路36构成为包含下拉电路32、上拉电路37和保护电路24A。

<<<3-1-1.下拉电路>>>

当微分脉冲生成电路31的输出信号、即屏蔽信号NCHON处于高电平时(例如，当节点N5或节点N6的电压降低时)，下拉电路32将节点N5、N6的电压下拉到高侧的基准电位布线L2的电压。因此，下拉电路32将节点N5和节点N6的电压电平设置为低电平。

下拉电路32构成为包含置位侧的开关元件321a和复位侧的开关元件321b。

开关元件321a、321b是N沟道型MOSFET。开关元件321a的漏极连接到节点N5，并且开关元件321a的源极连接到基准电位布线L2。开关元件321b的漏极连接到节点N6，并且开关元件321b的源极连接到基准电位布线L2。开关元件321a、321b的栅极连接到微分脉冲生成电路31的AND门314的输出端子，并且屏蔽信号NCHON被输入到开关元件321a、321b的栅极。因此，开关元件321a、321b基于屏蔽信号NCHON接通、关断。

当屏蔽信号NCHON处于高电平时，开关元件321a、321b都接通。因此，节点N5、N6的电压下拉到基准电位布线L2的电压。另一方面，当屏蔽信号NCHON处于低电平时，开关元件321a、321b都关断，因此，节点N5、N6与基准电位布线L2之间变为高阻抗。

<<<3-1-2.上拉电路>>>

在高电平的屏蔽信号NCHON被输入到上拉电路37之后的短期间内，上拉电路37通过连接节点N5、N6和高电位布线L7，从而将高电位布线L7的电压施加到节点N5、N6。这种状态的期间是从时刻t42到时刻t43为止的期间和从时刻t47到时刻t48为止的期间。

上拉电路37构成为包含OR门33和开关电路34，开关电路34构成为包含置位侧的开关元件341a和复位侧的开关元件341b。

OR门33的各输入端子分别连接到AND门314的输出端子、节点N5和节点N6。OR门33计算屏蔽信号NCHON、电平移位完成置位信号setdrn和电平移位完成复位信号resdrn的逻辑或，并输出表示该逻辑或的输出信号nPCHON。

这里，当满足以下(a)～(c)的所有条件时，OR门33的输出信号nPCHON变为低电平，当不满足以下(a)～(c)中的任何一个条件时，OR门33的输出信号nPCHON变为高电平。

(a)屏蔽信号NCHON为低电平。即，在电平移位完成置位信号setdrn和电平移位完成复位信号resdrn中都没有发生上升变化，并且微分脉冲生成电路31没有产生脉冲。

(b)电平移位完成置位信号setdrn为低电平。

(c)电平移位完成复位信号resdrn为低电平。

开关元件341a、341b是P沟道型MOSFET。开关元件341a的源极连接到高电位布线L7，开关元件341a的漏极连接到节点N5。开关元件341b的源极连接到高电位布线L7，开关元件341b的漏极连接到节点N6。开关元件341a、341b的栅极连接到OR门33的输出端子，并且OR门33的输出信号nPCHON被输入到开关元件341a、341b的栅极。因此，开关元件341a、341b基于OR门33的输出信号nPCHON接通、关断。

当OR门33的输出信号nPCHON处于低电平时，开关元件341a、341b都接通。因此，节点N5、N6和高电位布线L7连接，并且高电位布线L7的电压被施加到节点N5、N6。另一方面，当OR门33的输出信号nPCHON处于高电平时，开关元件341a和341b都关断，因此，节点N5、N6与高电位布线L7之间变为高阻抗。

<<<3-1-3.保护电路>>>

以基准电位布线L2的电位为基准的高侧直流电源6的电压被提供给保护电路24A。保护电路24A基于电平移位完成置位信号setdrn和电平移位完成复位信号resdrn来决定向锁存电路25的输出PO的状态。如图12所示，当电平移位完成置位信号setdrn为低电平并且电平移位完成复位信号resdrn为高电平时，保护电路24A将高电平的信号输出到锁存电路25。这种状态的期间是从时刻t43到时刻t44为止的期间。

当电平移位完成置位信号setdrn处于高电平并且电平移位完成复位信号resdrn处于低电平时，保护电路24A将低电平信号输出到锁存电路25。这种状态的期间是从时刻t48到时刻t49为止的期间。

当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于低电平或高电平时，保护电路24A使输出PO处于高阻抗状态。这种状态的期间是从时刻t44到时刻t48为止的期间和从时刻t49到时刻t43为止的期间。

保护电路24A构成为包含逆变器241A和开关元件244A～247A。

开关元件244A、245A是P沟道型MOSFET，开关元件246A、247A是N沟道型MOSFET。开关元件244A～247A从高电位布线L7排列到基准电位布线L2，并且串联连接在高电位布线L7和基准电位布线L2之间。作为一例，开关元件244A的源极连接到高电位布线L7，开关元件244A的漏极连接到开关元件245A的源极，开关元件245A的漏极连接到开关元件246A的漏极，开关元件246A的源极连接到开关元件247A的漏极，开关元件247A的源极连接到基准电位布线L2。

开关元件244A和开关元件246A的栅极连接到节点N5，并且电平移位完成置位信号setdrn被输入到开关元件244A和开关元件246A的栅极。因此，当电平移位完成置位信号setdrn处于低电平时，开关元件244A接通，并且开关元件246A关断。当电平移位完成置位信号setdrn处于高电平时，开关元件244A关断，并且开关元件246A接通。

开关元件245A和开关元件247A的栅极经由逆变器241A连接到节点N6，并且电平移位完成复位信号resdrn的反转信号被输入到开关元件245A和开关元件247A的栅极。因此，当电平移位完成复位信号resdrn处于低电平时，开关元件245A关断，并且开关元件247A接通。当电平移位完成复位信号resdrn处于高电平时，开关元件245A接通，并且开关元件247A关断。

节点N8的电气状态、即保护电路24A的输出PO的状态由开关元件244A～247A的接通、关断的组合决定。当开关元件244A、245A都接通，并且开关元件246A、247A都关断时，节点N8的电压被高侧直流电源6上拉，输出PO处于高电平。当开关元件246A、247A都接通，并且开关元件244A、245A都关断时，节点N8的电压下拉到基准电位布线L2的电压，输出PO处于低电平。当开关元件244A、245A中的至少一个关断并且开关元件246A、247A中的至少一个关断时，节点N8处于浮动状态，输出PO处于高阻抗状态。具体如表2所示。表2示出了电平移位完成置位信号setdrn、电平移位完成复位信号resdrn、开关元件244A～247A以及保护电路24A的输出PO的状态之间的关系性。

[表2]

<<<4.驱动电路的动作>>>

在时刻t40之前，电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于高电平，保护电路24A的输出PO处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO处于低电平。此外，NAND门311的输出信号DON处于低电平，逆变器313的输出信号nDON处于高电平，OR门33的输出信号nPCHON处于高电平。

在时刻t40，电平移位开关元件211a被置位信号set接通，电平移位完成置位信号setdrn开始下降。然后，NAND门311的输出信号DON开始上升。然后，在时刻t41，NAND门311的输出信号DON超过AND门314的阈值，作为AND门314的输出信号的屏蔽信号NCHON变为高电平。这里，由于保护电路24A的开关元件244A、246A的充放电时间比从时刻t40到时刻t41为止的期间要长，所以即使电平移位完成置位信号setdrn在时刻t40开始下降，开关元件244A、246A的接通、关断也不会切换。

利用高电平的屏蔽信号NCHON，使下拉电路32的开关元件321a、321b接通。因此，节点N5、N6的电压被基准电位布线L2的电压下拉，并且电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都变为低电平。然后，开关元件245A、246A关断。因此，在时刻t41之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于低电平。

此后，逆变器313的输出信号nDON延迟于NAND门311的输出信号DON下降，逆变器313的输出信号nDON在时刻t42变为AND门314的阈值以下，并且作为AND门314的输出信号的屏蔽信号NCHON变为低电平。因此，下拉电路32的开关元件321a、321b关断，节点N5、N6与基准电位布线L2之间开路，但电平移位完成置位信号setdrn和电平移位完成复位信号resdrn仍然处于低电平。因此，在时刻t42之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于低电平。

在时刻t42，由于屏蔽信号NCHON、电平移位完成置位信号setdrn和电平移位完成复位信号resdrn全部为低电平，所以OR门33的输出信号nPCHON变为低电平。因此，上拉电路37的开关元件341a、341b接通。由此，节点N6的电压被高电位布线L7的电压上拉，在时刻t43，电平移位完成复位信号resdrn成为高电平。另一方面，节点N5的电压不被上拉，电平移位完成置位信号setdrn保持在低电平。这是因为电平移位开关元件211a接通。

因此，在时刻t43，保护电路24A的输出PO变为高电平，锁存电路25的输出信号RO和驱动信号HO变为高电平。

此外，在时刻t43，由于电平移位完成复位信号resdrn变为高电平，所以OR门33的输出信号nPCHON变为高电平。然后，上拉电路37的开关元件341a、341b关断，并且节点N5、N6与高电位布线L7之间开路。

此后，置位信号set下降，电平移位完成置位信号setdrn上升。然后，在时刻t44，电平移位完成置位信号setdrn变为高电平，并且电平移位开关元件211a关断。在从时刻t44到时刻t45为止的期间内，电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于高电平。因此，保护电路24A的输出PO处于高阻抗状态，锁存电路25的输出信号RO保持在高电平，驱动信号HO继续处于高电平。

在时刻t45，电平移位开关元件211b被复位信号res接通，电平移位完成复位信号resdrn开始下降。然后，NAND门311的输出信号DON开始上升。然后，在时刻t46，NAND门311的输出信号DON超过AND门314的阈值，作为AND门314的输出信号的屏蔽信号NCHON变为高电平。这里，由于保护电路24A的开关元件245A、247A的充放电时间比从时刻t45到时刻t46为止的期间要长，所以即使电平移位完成复位信号resdrn在时刻t45开始下降，开关元件245A、247A的接通、关断也不会切换。

利用高电平的屏蔽信号NCHON，使下拉电路32的开关元件321a、321b接通。因此，节点N5、N6的电压被基准电位布线L2的电压下拉，并且电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都变为低电平。然后，开关元件245A、246A关断。因此，在时刻t45之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于高电平。

此后，逆变器313的输出信号nDON延迟于NAND门311的输出信号DON下降，逆变器313的输出信号nDON在时刻t47变为AND门314的阈值以下，并且作为AND门314的输出信号的屏蔽信号NCHON变为低电平。因此，下拉电路32的开关元件321a、321b关断，节点N5、N6与基准电位布线L2之间开路，但电平移位完成置位信号setdrn和电平移位完成复位信号resdrn仍然处于低电平。因此，在时刻t47之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于高电平。

在时刻t47，由于屏蔽信号NCHON、电平移位完成置位信号setdrn和电平移位完成复位信号resdrn全部为低电平，所以OR门33的输出信号nPCHON变为低电平。因此，上拉电路37的开关元件341a、341b接通。由此，节点N5的电压被高电位布线L7的电压上拉，在时刻t48，电平移位完成置位信号setdrn成为高电平。另一方面，节点N6的电压不被上拉，电平移位完成复位信号resdrn保持在低电平。这是因为电平移位开关元件211b接通。

因此，在时刻t48，保护电路24A的输出PO变为高电平，锁存电路25的输出信号RO和驱动信号HO变为高电平。

此外，在时刻t48，由于电平移位完成置位信号setdrn变为高电平，所以OR门33的输出信号nPCHON变为高电平。然后，上拉电路37的开关元件341a、341b关断，并且节点N5、N6与高电位布线L7之间开路。

此后，复位信号res下降，电平移位完成复位信号resdrn上升。然后，在时刻t49，电平移位完成复位信号resdrn变为高电平，并且电平移位开关元件211b关断。在从时刻t49到时刻t40为止的期间内，电平移位完成置位信号setdrn和电平移位完成复位信号resdrn都处于高电平。因此，保护电路24A的输出PO处于高阻抗，锁存电路25的输出信号RO保持在低电平，驱动信号HO继续处于低电平。

<<<5.产生外来噪声时>>>

由于三相电流等的外部噪声，节点N5的电压和节点N6的电压中的某一方相对于另一方延迟，节点N5的电压和节点N6的电压可能会错误地降低。即使在这种情况下，锁存电路25也不会误动作，驱动信号HO维持在产生外部噪声之前的状态。下面，进行详细说明。

图13示出在从时刻t49到时刻t40为止的期间内产生外部噪声的情况下的时序图。在产生外部噪声之前，电平移位完成置位信号setdrn(节点N5的电压)和电平移位完成复位信号resdrn(节点N6的电压)处于高电平。此外，由于作为微分脉冲生成电路31的输出信号的屏蔽信号NCHON处于低电平，所以开关元件321a、321b关断，并且节点N5、N6与基准电位布线L2之间开路。此外，由于OR门33的输出信号nPCHON处于高电平，所以开关元件341a、341b关断，节点N5、N6与高电位布线L7之间开路。

然后，节点N5的电压在时刻t50由于外部噪声而开始下降，节点N6的电压在时刻t51延迟地开始下降。然后，NAND门311的输出信号DON开始上升。然后，在时刻t52，NAND门311的输出信号DON超过AND门314的阈值，作为AND门314的输出信号的屏蔽信号NCHON变为高电平。因此，下拉电路32的开关元件321a、321b接通。因此，节点N5、N6的电压被基准电位布线L2的电压下拉，节点N5的电压和节点N6的电压都变为低电平，开关元件245A、246A关断。因此，在时刻t52之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于低电平。

此后，逆变器313的输出信号nDON延迟于NAND门311的输出信号DON下降，逆变器313的输出信号nDON在时刻t53变为AND门314的阈值以下，并且作为AND门314的输出信号的屏蔽信号NCHON变为低电平。因此，下拉电路32的开关元件321a、321b关断，节点N5、N6与基准电位布线L2之间开路，但节点N5的电压和节点N6的电压仍然处于低电平。因此，在时刻t53之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于低电平。

在时刻t53，屏蔽信号NCHON、节点N5的电压和节点N6的电压都处于低电平，所以OR门33的输出信号nPCHON变为低电平。因此，上拉电路37的开关元件341a、341b接通。由此，节点N5、N6的电压被高电位布线L7的电压上拉，在时刻t54，节点N5的电压和节点N6的电压成为高电平。因此，在时刻t54之后，保护电路24A的输出PO继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于低电平。

图14示出在从时刻t44到时刻t45为止的期间内产生外部噪声的情况下的时序图。在产生外部噪声之前，节点N5的电压和节点N6的电压处于高电平。此外，由于作为微分脉冲生成电路31的输出信号的屏蔽信号NCHON处于低电平，所以开关元件321a、321b关断，并且节点N5、N6与基准电位布线L2之间开路。此外，由于OR门33的输出信号nPCHON处于高电平，所以开关元件341a、341b关断，节点N5、N6与高电位布线L7之间开路。

然后，节点N6的电压在时刻t60由于外部噪声而开始下降，节点N5的电压在时刻t61延迟地开始下降。然后，NAND门311的输出信号DON开始上升。然后，在时刻t62，NAND门311的输出信号DON超过AND门314的阈值，作为AND门314的输出信号的屏蔽信号NCHON变为高电平。因此，下拉电路32的开关元件321a、321b接通。因此，节点N5、N6的电压被基准电位布线L2的电压下拉，节点N5的电压和节点N6的电压都变为低电平，开关元件245A、246A关断。因此，在时刻t62之后，保护电路24A的输出PO也继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于高电平。

此后，逆变器313的输出信号nDON延迟于NAND门311的输出信号DON下降，逆变器313的输出信号nDON在时刻t63变为AND门314的阈值以下，屏蔽信号NCHON变为低电平。因此，下拉电路32的开关元件321a、321b关断，节点N5、N6与基准电位布线L2之间开路，但节点N5的电压和节点N6的电压仍然处于低电平。因此，在时刻t63之后，保护电路24A的输出PO也继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于高电平。

在时刻t63，屏蔽信号NCHON、节点N5的电压和节点N6的电压都处于低电平，所以OR门33的输出信号nPCHON变为低电平。因此，上拉电路37的开关元件341a、341b接通。由此，节点N5、N6的电压被高电位布线L7的电压上拉，在时刻t64，节点N5的电压和节点N6的电压成为高电平。因此，在时刻t64之后，保护电路24A的输出PO也继续处于高阻抗状态，锁存电路25的输出信号RO和驱动信号HO继续处于高电平。

<<<6.总结>>>

即使当节点N5的电压和节点N6的电压中的一方由于外部噪声而相对于另一方延迟，并且节点N5的电压和节点N6的电压错误地变为低电平时，锁存电路25也不会误动作，并且驱动信号HO维持在产生外部噪声之前的状态。

在正常动作时和产生外部噪声时的任意情况下，在通过下拉电路32使节点N5的电压和节点N6的电压都变为低电平之后，通过上拉电路37使节点N5的电压和节点N6的电压中的一方或双方快速上升。因此，可使驱动电路1A高速地动作。

<<<7.变形例>>>

另外，上述实施方式用于容易理解本发明，而并不用于限定并解释本发明。此外，在不脱离本发明的思想的前提下，可以对本发明进行变更、改良，并且本发明的同等发明当然也包含在本发明内。例如可以进行以下(1)、(2)所示的变形。也可以将以下的(1)、(2)的变形组合应用。

(1)第1变形例

可以将第二实施方式中的保护电路24A变更为第一实施方式中的保护电路24。在这种情况下，在第二实施方式的驱动电路1A中也设置第一实施方式的微分脉冲生成电路23a和微分脉冲生成电路23b。

(2)第2变形例

锁存电路25可以是触发器电路。在这种情况下，节点N5通过逆变器和保护电路24A连接到触发器的S端子，节点N6通过逆变器和保护电路24A连接到触发器的R端子，并且触发器的Q端子连接到高侧驱动器26。在这种情况下，尽管保护电路24A的结构不同于图10和图11所示的结构，但是该保护电路24A具有如下的功能。

当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn的反转信号都处于高电平或低电平时，保护电路24A不使电平移位完成置位信号setdrn和电平移位完成复位信号resdrn通过。因此，电平移位完成置位信号setdrn的反转信号不从保护电路24A输出到触发器的S端子，并且电平移位完成复位信号resdrn的反转信号不输出到触发器的S端子。

此外，在输入高电平的屏蔽信号SMASK或高电平的屏蔽信号RMASK之后，当电平移位完成置位信号setdrn和电平移位完成复位信号resdrn中的一方处于高电平并且另一方处于低电平时，保护电路24使电平移位完成置位信号setdrn的反转信号和电平移位完成复位信号resdrn的反转信号通过。因此，电平移位完成置位信号setdrn的反转信号从保护电路24输出到触发器的S端子，并且电平移位完成复位信号resdrn的反转信号输出到触发器的R端子。

即使在设置有以上那样的保护电路24A和触发器时，也可以防止触发器由于外部噪声而误动作。也就是说，即使当节点N5、N6的电位由于外部噪声而变动，且电平移位完成置位信号setdrn和电平移位完成复位信号resdrn中的一方相对于另一方延迟，电平移位完成置位信号setdrn和电平移位完成复位信号resdrn错误地变为低电平时，触发器也不会误动作，并且驱动信号HO保持在产生外部噪声之前的状态。

标号说明

1，1A…驱动电路

21a…置位侧的电平移位电路

21b…复位侧的电平移位电路

211a…置位侧的电平移位开关元件

211b…复位侧的电平移位开关元件

212a…置位侧的电阻器

212b…复位侧的电阻器

23…屏蔽信号生成电路

23a…置位侧的微分脉冲生成电路

23b…复位侧的微分脉冲生成电路

24…保护电路(锁存控制电路)

24A…保护电路

25…锁存电路

27…控制电路

31…微分脉冲生成电路(屏蔽信号生成电路)

32…下拉电路

33…OR门

36…锁存控制电路

37…上拉电路

231a…置位侧的延迟电路

231b…复位侧的延迟电路

232a…置位侧的逆变器

232b…复位侧的逆变器

233a…置位侧的NOR电路

233b…复位侧的NOR电路

241…逆变器(第一逆变器)

241A…逆变器(第一逆变器)

242…逆变器(第二逆变器)

243…开关元件(第一P沟道型开关元件)

244…开关元件(第二P沟道型开关元件)

245…开关元件(第三P沟道型开关元件)

246…开关元件(第一N沟道型开关元件)

247…开关元件(第二N沟道型开关元件)

248…开关元件(第三N沟道型开关元件)

244A…开关元件(第一P沟道型开关元件)

245A…开关元件(第二P沟道型开关元件)

246A…开关元件(第一P沟道型开关元件)

247A…开关元件(第二P沟道型开关元件)

312…延迟电路

313…逆变器(第二逆变器)

314…AND门

321a…置位侧的开关元件

321b…复位侧的开关元件

341a…置位侧的开关元件(第二置位侧开关元件)

341b…复位侧的开关元件(第二复位侧开关元件)

L1…基准电位布线

L2…基准电位布线(第二基准电位布线)

L7…高电位布线

N5…节点(置位侧输出节点)

N6…节点(复位侧输出节点)。

Claims (17)

1.一种驱动电路，其特征在于，包括：

置位侧电平移位电路，该置位侧电平移位电路通过对脉冲状的置位信号进行电平移位，从置位侧输出节点输出脉冲状的电平移位完成置位信号；

复位侧电平移位电路，该复位侧电平移位电路通过对脉冲状的复位信号进行电平移位，从复位侧输出节点输出脉冲状的电平移位完成复位信号；

屏蔽信号生成电路，该屏蔽信号生成电路在所述置位侧输出节点和所述复位侧输出节点中的任一个节点的电压变化时，在比输出所述电平移位完成置位信号的第一期间和输出所述电平移位完成复位信号的第二期间要短的期间内输出脉冲状的屏蔽信号；以及

控制电路，该控制电路在输入有所述屏蔽信号的期间，将在输入所述屏蔽信号之前的状态的驱动信号输出到功率器件，在输入所述屏蔽信号之后输入所述电平移位完成复位信号时，输出使所述功率器件关断的所述驱动信号，在输入所述屏蔽信号之后输入所述电平移位完成置位信号时，输出使所述功率器件接通的所述驱动信号。

2.如权利要求1所述的驱动电路，其特征在于，

所述控制电路具有：

锁存控制电路，该锁存控制电路在输入有所述屏蔽信号的期间，将输出设置为高阻抗状态，或者输出在输入所述屏蔽信号之前的信号，在输入所述屏蔽信号之后输出基于所述复位侧输出节点的电压和所述置位侧输出节点的电压的信号；

锁存电路，该锁存电路锁存并输出从所述锁存控制电路输入的信号；以及

驱动信号输出电路，该驱动信号输出电路基于所述锁存电路的输出，输出所述驱动信号。

3.如权利要求2所述的驱动电路，其特征在于，

所述屏蔽信号生成电路在比在将所述屏蔽信号输入到所述锁存控制电路之后将输出设置为高阻抗状态的期间、或直到所述锁存控制电路输出在输入所述屏蔽信号之前的信号为止的期间要长的期间内输出所述屏蔽信号。

4.如权利要求2或3所述的驱动电路，其特征在于，

所述锁存控制电路在所述置位侧输出节点的电压和所述复位侧输出节点的电压的逻辑电平变为相同的逻辑电平时，将输出设置为高阻抗状态，或者输出在输入所述屏蔽信号之前的信号。

5.如权利要求3或4所述的驱动电路，其特征在于，

所述屏蔽信号生成电路具有：

置位侧微分脉冲生成电路，该置位侧微分脉冲生成电路根据所述置位侧输出节点的电压向用于使所述功率器件接通的逻辑电平变化，来生成所述屏蔽信号；以及

复位侧微分脉冲生成电路，该复位侧微分脉冲生成电路根据所述复位侧输出节点的电压向用于使所述功率器件关断的逻辑电平变化，来生成所述屏蔽信号。

6.如权利要求5所述的驱动电路，其特征在于，

所述锁存控制电路具有：

在电位高于基准电位布线的高电位布线与所述锁存控制电路的输出节点之间串联连接的第一P沟道型开关元件、第二P沟道型开关元件和第三P沟道型开关元件；

在所述锁存控制电路的输出节点和所述基准电位布线之间串联连接的第一N沟道型开关元件、第二N沟道型开关元件和第三N沟道型开关元件；

第一逆变器，该第一逆变器将来自所述复位侧输出节点的信号反转并输出到所述第三P沟道型开关元件和所述第二N沟道型开关元件的栅极；以及

第二逆变器，该第二逆变器将由所述复位侧微分脉冲生成电路输出的所述屏蔽信号反转并输出到所述第三N沟道型开关元件的栅极，

来自所述复位侧输出节点的信号输入到所述第二P沟道型开关元件和所述第一N沟道型开关元件，

由所述置位侧微分脉冲生成电路输出的所述屏蔽信号输入到所述第一P沟道型开关元件。

7.如权利要求5或6所述的驱动电路，其特征在于，

所述置位侧微分脉冲生成电路具有：

置位侧延迟电路，该置位侧延迟电路使来自所述置位侧输出节点的信号延迟并输出；

置位侧逆变器，该置位侧逆变器将所述置位侧延迟电路的输出信号反转并输出；以及

置位侧NOR门，该置位侧NOR门将所述置位侧逆变器的输出信号和来自所述置位侧输出节点的信号的逻辑或非的运算结果作为所述屏蔽信号输出到所述锁存控制电路。

8.如权利要求5至7中任一项所述的驱动电路，其特征在于，

所述复位侧微分脉冲生成电路具有：

复位侧延迟电路，该复位侧延迟电路使来自所述复位侧输出节点的信号延迟并输出；

复位侧逆变器，该复位侧逆变器将所述复位侧延迟电路的输出信号反转并输出；以及

复位侧NOR门，该复位侧NOR门将所述复位侧逆变器的输出信号和来自所述复位侧输出节点的信号的逻辑或非的运算结果作为所述屏蔽信号输出到所述锁存控制电路。

9.如权利要求3所述的驱动电路，其特征在于，

所述屏蔽信号生成电路根据所述置位侧输出节点的电压向用于使所述功率器件接通的逻辑电平变化或所述复位侧输出节点的电压向用于使所述功率器件接通的逻辑电平变化，来生成所述屏蔽信号，

所述锁存控制电路具有：

下拉电路，该下拉电路通过在输入所述屏蔽信号的期间将所述置位侧输出节点和所述复位侧输出节点的电压一起下拉，来将所述置位侧输出节点的电压和所述复位侧输出节点的电压设置为同一逻辑电平；以及

保护电路，该保护电路将基于所述置位侧输出节点的电压和所述复位侧输出节点的电压的信号输出到所述锁存电路。

10.如权利要求9所述的驱动电路，其特征在于，

所述下拉电路在所述保护电路输出基于所述置位侧输出节点的电压和所述复位侧输出节点的电压的信号之前，将所述置位侧输出节点的电压和所述复位侧输出节点的电压设置为同一逻辑电平。

11.如权利要求9或10所述的驱动电路，其特征在于，

所述屏蔽信号生成电路具有：

NAND门，该NAND门输出所述置位侧输出节点的电压和所述复位侧输出节点的电压的逻辑与非的运算结果；

延迟电路，该延迟电路使所述NAND门的输出信号延迟并输出；

第二逆变器，该第二逆变器将所述延迟电路的输出信号反转并输出；以及

AND门，该AND门将所述NAND门的输出信号和所述第二逆变器的输出信号的逻辑与的运算结果作为所述屏蔽信号进行输出。

12.如权利要求9至11中任一项所述的驱动电路，其特征在于，

所述下拉电路具有：

连接在基准电位布线和所述置位侧输出节点之间的置位侧开关元件；以及

连接在所述复位侧输出节点和所述基准电位布线之间的复位侧开关元件，

所述屏蔽信号输入到所述置位侧开关元件和所述复位侧开关元件。

13.如权利要求9至11中任一项所述的驱动电路，其特征在于，

所述锁存控制电路具有：

上拉电路，该上拉电路在输入所述屏蔽信号之后，在规定期间内将电压施加到所述置位侧输出节点和所述复位侧输出节点。

14.如权利要求12或13所述的驱动电路，其特征在于，

所述上拉电路具有：

OR门，该OR门输出所述屏蔽信号、来自所述置位侧输出节点的信号和来自所述复位侧输出节点的信号的逻辑或的运算结果；

连接在高电位布线和所述置位侧输出节点之间的第二置位侧开关元件；以及

连接在所述复位侧输出节点和所述高电位布线之间的第二复位侧开关元件，

所述OR门的输出信号输入到所述第二置位侧开关元件和所述第二复位侧开关元件。

15.如权利要求14所述的驱动电路，其特征在于，

所述置位侧电平移位电路具有：

基于所述置位信号进行接通、关断的置位侧电平移位开关元件；以及

置位侧电阻器，该置位侧电阻器在电位低于所述高电位布线的第二基准电位布线和所述高电位布线之间经由所述置位侧输出节点串联连接到所述置位侧电平移位开关元件，

所述复位侧电平移位电路具有：

基于所述复位信号进行接通、关断的复位侧电平移位开关元件；以及

复位侧电阻器，该复位侧电阻器在所述第二基准电位布线和所述高电位布线之间经由所述置位侧输出节点串联连接到所述复位侧电平移位开关元件。

16.如权利要求9、10、11或13所述的驱动电路，其特征在于，

所述保护电路具有：

在高电位布线和所述保护电路的输出节点之间串联连接的第一P沟道型开关元件和第二P沟道型开关元件；

在电位低于所述高电位布线的基准电位布线和所述保护电路的输出节点之间串联连接的第一N沟道型开关元件和第二N沟道型开关元件；以及

第一逆变器，该第一逆变器将来自所述复位侧输出节点的信号反转并输出到所述第二P沟道型开关元件和第二N沟道型开关元件的栅极，

来自所述置位侧输出节点的信号输入到所述第一P沟道型开关元件和所述第一N沟道型开关元件。

17.如权利要求1至16中任一项所述的驱动电路，其特征在于，包括：

输入电路，该输入电路输入有指示所述功率器件的接通、关断的输入信号，使所述输入信号延迟与所述屏蔽信号的期间相对应的时间并输出；以及

脉冲生成电路，该脉冲生成电路基于来自所述输入电路的输出，生成所述置位信号和所述复位信号。

Images