CN112635857A - 一种电池组件、电池保护芯片和电子产品 - Google Patents

Abstract

本发明公开了一种电池组件、电池保护芯片和电子产品，其中，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括控压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的负极端电连接第一NMOS管，与外部电源负极端电连接的第二NMOS管，控压电路产生稳定的控制电压，使得两个NMOS管导通状态不受电池压降的影响，以及有效避免电池内外因电池负极端中断连接而产生内外没有共地带来的电势差。

Description

一种电池组件、电池保护芯片和电子产品

技术领域

本发明涉及电池保护技术领域，尤其涉及一种电池组件、电池保护芯片和电子产品。

背景技术

可充电电池在消费类电子产品中广泛应用，并且已经呈现出内置为电子产品重要组成部分的趋势，因此对可充电电池的质量和使用保护往往也决定了电子产品的品质。

对于电池充放电保护电路而言，在对可充电电池的充放电过程中，需要对充电或放电的电流进行检测，如果电流过大则需要自动切断充电或放电，而控制充电和放电的开关通常是由MOS管来实现的，对MOS管的通断控制需要利用电池的电压进行控制来实现，但是在充电初期或放电后期，电池的电压通常比满额电压要小，比如额定电压为4.2V的锂电池，在充电初期或放电后期，电池的电压会降到2.5V左右，在这种低压的情况下，用于控制MOS管导通的电压差也会明显变小，这样会导致MOS管的导通阻抗明显提升，此时外置MOS管的导通阻抗可能会比电池电压为4V时大一倍，对于大电流应用情况下MOS管的导通阻抗带来的损耗会大一倍，加速减小电池的有效使用时间，同时还会带来热量释放，电子产品的内部温度随之升高。

发明内容

本发明主要解决的技术问题是提供一种电池组件、电池保护芯片和电子产品，解决对电池的充放电保护中，如何在电池低电压情况下仍能实现对开关管的导通电压保持稳定，不会因开关管的导通阻抗升高而带来热能耗增加。

为解决上述技术问题，本发明采用的一个技术方案是提供一种电池组件，包括电池和电池保护芯片，所述电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括控压电路、放电控制电路和充电控制电路，所述电源引脚与所述控压电路的电源输入端电连接，所述控压电路的输出端分别电连接放电控制电路和充电控制电路的输入端，所述放电控制电路的输出端电连接放电控制引脚，所述充电控制电路的输出端电连接充电控制引脚；所述电池保护芯片的电源引脚与电池的正极端电连接，所述电池的负极端还电连接第一NMOS管的源极，所述第一NMOS管的漏极与第二NMOS管的漏极电连接，第二NMOS管的源极则作为电池放电和充电共用的负极连接端，电池的正极端则作为电池放电和充电共用的正极连接端；所述电池保护芯片的放电控制引脚电连接所述第一NMOS管的栅极，所述充电控制引脚电连接所述第二NMOS管的栅极；所述电池的负极端与所述电池保护芯片的接地引脚电连接，第二NMOS管的源极与所述电池保护芯片的电流检测引脚电连接。

优选的，所述控压电路向所述放电控制电路输入控制电压，所述电池保护芯片用于监控电池放电正常工作时，所述放电控制电路通过放电控制引脚输出所述控制电压，监控电池放电异常工作时，所述放电控制电路通过放电控制引脚输出第二电压；所述控压电路向所述充电控制电路输入控制电压，所述电池保护芯片用于监控电池正常充电工作时，所述充电控制电路通过充电控制引脚输出所述控制电压，监控电池充电异常工作时，所述充电控制电路通过充电控制引脚输出第三电压。

优选的，所述控制电压的电压值减去所述电池的负极端的电压值的差值，大于或等于所述第一NMOS管的栅极与源极之间的最小导通电压，小于所述第一NMOS管的栅极与源极之间的最大击穿电压；所述控制电压的电压值减去所述第二NMOS管的源极的电压值的差值，大于或等于所述第二NMOS管的栅极与源极之间的最小导通电压，小于所述第二NMOS管的栅极与源极之间的最大击穿电压。

优选的，所述控制电压的电压值是固定值，或者所述控制电压的电压值是一个区间值，或者所述控制电压是所述电池的电压值的二倍。

优选的，所述第二电压为所述电池的负极端的电压，所述第三电压为所述第二NMOS管的源极的电压。

优选的，所述控压电路包括倍压电路，倍压电路的输入端作为所述控压电路的电源输入端电连接所述电池保护芯片的电源引脚，倍压电路的输出端的输出的控制电压是对输入的电池的正极端的电压的二倍。

优选的，所述控压电路包括倍压电路，控制PMOS管和运算放大器，在控制PMOS管的源极作为所述控压电路的电源输入端电连接电源引脚，控制PMOS管的漏极电连接倍压电路的输入端，倍压电路的输出端输出控制电压，控制PMOS管的栅极电连接运算放大器的输出端，在控制PMOS管的漏极还串联连接两个输入分压电阻后接地，这两个输入分压电阻的电连接处电连接运算放大器的第一输入端，运算放大器的第二输入端电连接参考电压，在控制PMOS管的漏极还连接一个充放电电容，该充放电电容的另一端接地。

优选的，所述控压电路包括倍压电路，第一倍压比较器、第二倍压比较器、第一倍压与非门、第二倍压与非门以及第一倍压非门，在所述倍压电路的输出端连接有串联的两个反馈分压电阻后接地，对应为第一反馈分压电阻和第二反馈分压电阻，这两个反馈分压电阻的连接处分别电连接第一倍压比较器的负极端和第二倍压比较器正极端，第一倍压比较器的正极端接高参考电压,第二倍压比较器负极端接低参考电压,高参考电压的电压值大于低参考电压的电压值，第一倍压比较器的输出端电连接第一倍压与非门的第一输入端，第二倍压比较器的输出端电连接第二倍压与非门的第二输入端，第二倍压与非门的输出端电连接第一倍压与非门的第二输入端，第一倍压与非门的输出端电连接第二倍压与非门的第一输入端，第一倍压与非门的输出端还电连接第一倍压非门，第一倍压非门的输出端接入到倍压电路的使能控制端，电源引脚与倍压电路的输入端电连接，经过该倍压电路后，倍压电路的输出端输出的控制电压被稳定控制在所需的工作范围内。

优选的，所述倍压电路包括振荡器，所述振荡器有两路输出，第一支路包括与振荡器输出端依次串联电连接的第一时钟与非门、第二时钟非门和第三时钟非门后输出第一时钟；第二支路包括与振荡器输出端电连接的第一时钟非门，再依次串联电连接第二时钟与非门、第四时钟非门和第五时钟非门后输出第二时钟；其中，第一时钟与非门的输出端电连接第二时钟与非门的另一个输入端，第二时钟与非门的输出端电连接第一时钟与非门的另一个输入端；在第一支路中，还包括第三时钟非门之后电连接有第一倍压充放电电容，并且该电容的负极端电连接第三时钟非门的输出端，正极端电连接第一倍压开关和第三倍压开关；在第二支路中，还包括第五时钟非门之后电连接有第二倍压充放电电容，并且该电容的负极端电连接第五时钟非门的输出端，正极端电连接第二倍压开关和第四倍压开关；第一倍压开关的另一端和第二倍压开关的另一端之间也电连接，并且二者的连接处则作为所述倍压电路的输入端接入输入电压，第三倍压开关的另一端和第四倍压开关的另一端之间也电连接，并且二者的连接处电连接第三倍压充放电电容，该连接处作为所述倍压电路的输出端对应输出控制电压；第一倍压开关和第四倍压开关随第一时钟的相位变化而同步接通或关断，同时第二倍压开关和第三倍压开关随第二时钟的相位变化而同步关断或接通。

优选的，所述倍压电路包括第一倍压开关、第二倍压开关、第三倍压开关和第四倍压开关，第一倍压开关的一端作为电压输入端，对应接入输入电压，第一倍压开关的另一端电连接第三倍压开关的一端，第三倍压开关的另一端接地；第二倍压开关的一端电连接电压输入端，对应接入输入电压，第二倍压开关的另一端电连接第四倍压开关的一端，第四倍压开关的另一端电连接第二倍压充放电电容，在第一倍压开关与第三倍压开关电连接处，与第二倍压开关与第四倍压开关电连接处之间还电连接有第一倍压充放电电容；第一倍压开关和第四倍压开关随第一时钟的相位变化而同步接通或关断，同时第二倍压开关和第三倍压开关随第二时钟的相位变化而同步关断或接通。

优选的，所述放电控制电路包括第一放电非门，第一放电P型MOS管，第二放电P型MOS管，第三放电P型MOS管，第一放电N型MOS管，第二放电N型MOS管，第三放电N型MOS管；所述第一放电非门的输入端与所述第二放电N型MOS管的栅极电连接，所述第一放电非门的输出端与所述第一放电N型MOS管的栅极电连接；所述第一放电P型MOS管的漏极与所述第一放电N型MOS管的漏极电连接作为第一漏极连接点，所述第一漏极连接点与所述第二放电P型MOS管的栅极电连接；所述第二放电P型MOS管的漏极与所述第二放电N型MOS管的漏极电连接作为第二漏极连接点，所述第二漏极连接点与所述第一放电P型MOS管的栅极电连接；所述第三放电P型MOS管的栅极与所述第三放电N型MOS管的栅极电连接作为第一栅极连接点，所述第一栅极连接点与所述第二漏极连接点电连接；所述第三放电P型MOS管的漏极与所述第三放电N型MOS管的漏极电连接作为第三漏极连接点，为所述放电控制电路的输出端；第一放电P型MOS管的源极、第二放电P型MOS管的源极、第三放电P型MOS管的源极与所述控压电路的输出端电连接，作为所述放电控制电路的控制电压接入；第一放电N型MOS管的源极与第二放电N型MOS管的源极，第三放电N型MOS管的源极均与所述电池保护芯片的接地引脚电连接，作为所述放电控制电路的第二电压接入。

优选的，充电控制电路包括第一充电非门，第一充电P型MOS管，第二充电P型MOS管，第三充电P型MOS管，第四充电P型MOS管，第五充电P型MOS管，第六充电P型MOS管，第一充电N型MOS管，第二充电N型MOS管，第三充电N型MOS管，第四充电N型MOS管，第五充电N型MOS管，第六充电N型MOS管；所述第一充电非门的输入端与第二充电P型MOS管的栅极电连接，所述第一充电非门的输出端与所述第一充电P型MOS管的栅极电连接；所述第一充电P型MOS管的漏极与所述第一充电N型MOS管的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电N型MOS管的栅极电连接；所述第二充电P型MOS管的漏极与所述第二充电N型MOS管的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电N型MOS管的栅极电连接；所述第三充电P型MOS管的栅极与所述第三充电N型MOS管的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电N型MOS管栅极电连接，所述第三充电P型MOS管的漏极与所述第三充电N型MOS管的漏极电连接作为第三充电漏极连接点，与所述第四充电N型MOS管的栅极电连接；第一充电P型MOS管的源极与第二充电P型MOS管的源极、第三充电P型MOS管的源极电连接，与所述电池保护芯片的电源引脚电连接；所述第四充电P型MOS管的漏极与所述第四充电N型MOS管的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电P型MOS管的栅极电连接；所述第五充电P型MOS管的漏极与所述第五充电N型MOS管的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电P型MOS管的栅极电连接；所述第六充电P型MOS管的栅极与所述第六充电N型MOS管的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电P型MOS管的漏极与所述第六充电N型MOS管的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端；第四充电P型MOS管的源极与第五充电P型MOS管的源极、第六充电P型MOS管的源极电连接，与所述控压电路的输出端电连接，作为所述放充电控制电路的控制电压接入；第一充电N型MOS管的源极与第二充电N型MOS管的源极，第三充电N型MOS管的源极，第四充电N型MOS管的源极、第五充电N型MOS管的源极与第六充电N型MOS管的源极电连接，均与电流检测引脚电连接，作为所述充电控制电路的第三电压接入。

优选的，还包括电流检测电路，所述电流检测电路包括与第二NMOS管的源极电连接的第二限流电阻，第二限流电阻的另一端接入到电流检测引脚。

本发明还提供一种电池保护芯片，所述电池保护芯片为前述电池组件中所包含的电池保护芯片。

本发明还提供一种电子产品，包括前述任一项电池组件。

本发明的有益效果是：本发明公开了一种电池组件、电池保护芯片和电子产品，其中，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括控压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的负极端电连接第一NMOS管和第二NMOS管，控压电路产生稳定的控制电压，使得两个NMOS管导通状态不受电池压降的影响，以及有效避免电池内外因电池负极端中断连接而产生内外没有共地带来的电势差。

附图说明

图1是根据本发明电池组件一实施例的组成框图；

图2是根据本发明电池组件另一实施例中的控压电路图；

图3是根据本发明电池组件另一实施例中的控压电路图；

图4是根据本发明电池组件另一实施例中的放电控制电路图；

图5是根据本发明电池组件另一实施例中的充电控制电路图；

图6是根据本发明电池组件另一实施例中的倍压电路图；

图7是根据本发明电池组件另一实施例中的时钟波形示意图；

图8是根据本发明电池组件另一实施例中的倍压电路图。

具体实施方式

为了便于理解本发明，下面结合附图和具体实施例，对本发明进行更详细的说明。附图中给出了本发明的较佳的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本说明书所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。

需要说明的是，除非另有定义，本说明书所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是用于限制本发明。本说明书所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。

图1显示了本发明电池组件一实施例的电路组成框图。该电池组件包括电池1和电池保护芯片2，所述电池保护芯片1包括电源引脚201、接地引脚202、电流检测引脚203、放电控制引脚204和充电控制引脚205，电池保护芯片1内部还包括控压电路21、放电控制电路22和充电控制电路23，所述电源引脚201与所述控压电路21的电源输入端电连接，所述控压电路21的输出端分别电连接放电控制电路22和充电控制电路23的输入端，所述放电控制电路22的输出端电连接放电控制引脚204，所述充电控制电路23的输出端电连接充电控制引脚205；

所述电池保护芯片2的电源引脚201与电池1的正极端101电连接，所述电池1的负极端102还电连接第一NMOS管FET1的源极，所述第一NMOS管FET1的漏极与第二NMOS管FET2的漏极电连接，第二NMOS管FET2的源极则作为电池放电和充电共用的负极连接端P-，电池的正极端101则作为电池放电和充电共用的正极连接端P+；所述电池保护芯片1的放电控制引脚204电连接所述第一NMOS管FET1的栅极，所述充电控制引脚205电连接所述第二NMOS管FET2的栅极；

所述电池的负极端102与所述电池保护芯片2的接地引脚202电连接，第二NMOS管FET2的源极与所述电池保护芯片2的电流检测引脚203电连接。

优选的，所述电池保护芯片2的电源引脚201与电池1的正极端101之间还串接有第一限流电阻R1，电池1的正极端也用VDD表示。进一步的，电源引脚201还连接一个稳压滤波电容C1，该稳压滤波电容C1的另一端接电池1的负极端102，我们也称之为是电池的接地端GND。

优选的，所述电池保护芯片2的接地引脚202与放电控制电路22电连接，作为放电控制电路22的第二电压，也是第一参考地GND，电流检测引脚203与充电控制电路23电连接，作为充电控制电路23的第三电压，也是第二参考地VM。可以看出，第二NMOS管FET2的源极作为电池放电和充电共用的负极连接端P-，是直接与外部放电设备或充电器的接地端电连接，以它们的接地端作为参考地。

优选的，在第二NMOS管FET2的源极还电连接一个第二限流电阻R2，R2的另一端接入到电流检测引脚203，作为充电控制电路23的第三电压。原则上，当这两个NMOS管在充电和放电过程中导通时，第一参考地和第二参考地是连接在一起，实现了共地连接。如果当充电电流过大而断开第二NMOS管FET2时或放电电流过大而断开第一NMOS管FET1时，则第一参考地和第二参考地是相互断开的，因此，充电控制电路以第二参考地为参考地，即便是第一NMOS管FET1和第二NMOS管FET2任一个断开，可以保证对第二NMOS管FET2的栅极与源极的电压始终是以第二参考地为参考地，而不是以第一参考地为参考地。同样也保证对第一NMOS管FET1的栅极与源极的电压始终是以第一参考地为参考地，而不是以第二参考地为参考地，这样可以避免因为第一参考地和第二参考地不共地而导致的内部电池与外部用电设备或充电器之间存在接地压差，有利于用电安全。

优选的，所述控压电路21向所述放电控制电路22输入控制电压，所述电池保护芯片2用于监控电池1正常放电工作时，所述放电控制电路22通过放电控制引脚204输出所述控制电压。优选的，所述控制电压的电压值减去所述电池的负极端的电压值的差值，大于或等于所述第一NMOS管FET1的栅极与源极之间的最小导通电压，小于所述第一NMOS管FET1的栅极与源极之间的最大击穿电压，由此可以保证第一NMOS管FET1的源极和漏极之间充分导通，而不至于出现导通阻抗过大而造成的能耗问题。优选的，第一NMOS管FET1和第二NMOS管FET2具有相同的特性，在电池1放电正常工作时，控制电压使得这两个MOS管的源极和漏极之间均是处于充分导通状态。进一步的，监控电池1放电异常工作时，如电流过大，所述放电控制电路22通过放电控制引脚204输出第二电压，施加第二电压的作用就是要使得所述第二电压的电压值减去所述电池的负极端的电压值的差值，明显小于所述第一NMOS管FET1的栅极与源极之间的最小导通电压，因此第一NMOS管FET1处于关断截止状态。优选的，所述第二电压为所述电池的负极端的电压，也就是第一参考地对应的电压。

优选的，所述控压电路21向所述充电控制电路23输入控制电压，所述电池保护芯片2用于监控电池1正常充电工作时，所述充电控制电路23通过充电控制引脚205输出所述控制电压。优选的，所述控制电压的电压值减去所述第二NMOS管FET2的源极的电压值的差值，大于或等于所述第二NMOS管FET2的栅极与源极之间的最小导通电压，小于所述第二NMOS管FET2的栅极与源极之间的最大击穿电压。由此可以保证第二NMOS管FET2的源极和漏极之间充分导通，而不至于出现导通阻抗过大而造成的能耗问题。优选的，第一NMOS管FET1和第二NMOS管FET2具有相同的特性，在电池1充电正常工作时，控制电压使得这两个MOS管的源极和漏极之间均是处于充分导通状态。进一步的，监控电池1充电异常工作时，所述充电控制电路22通过充电控制引脚205输出第三电压。施加第三电压的作用就是要使得所述第三电压的电压值减去所述第二NMOS管的源极的电压值的差值，明显小于所述第二NMOS管FET2的栅极与源极之间的最小导通电压，因此第二NMOS管FET1处于关断截止状态。优选的，所述第三电压为所述第二NMOS管的源极的电压，也就是第二参考地对应的电压。

优选的，在满足所述控制电压的电压值减去所述电池的负极端的电压值的差值，大于或等于所述第一NMOS管FET1的栅极与源极之间的最小导通电压的前提下，以及满足所述控制电压的电压值减去所述第二NMOS管FET2的源极的电压值的差值，大于或等于所述第二NMOS管FET2的栅极与源极之间的最小导通电压的前提下，所述控制电压的电压值是固定值，或者所述控制电压的电压值是一个区间值，或者所述控制电压是所述电池的电压值的二倍或整数倍。

在本发明中控压电路的一个优选实施例，其中包括倍压电路，倍压电路的输入端对应是所述控压电路的电源输入端电连接电池保护芯片的电源引脚，进而电连接电池的正极端，倍压电路的输出端输出的控制电压是对输入的电池的正极端的电压的二倍。因此，对应也即是所述控制电压是所述电池的电压值的整数倍，由此即便是电池的电压由4.2V降到2.5V，那么2.5V电压的二倍是5V，依然可以保证第一NMOS管FET1和第二NMOS管FET2能够充分导通。

进一步的，在本发明中控压电路的另一个优选实施例，在图2中，包括倍压电路KB1、控制PMOS管KB2和运算放大器KB3，在控制PMOS管KB2的源极电连接电池保护芯片的电源引脚，控制PMOS管KB2的漏极电连接倍压电路KB1的输入端，经过该倍压电路后，倍压电路KB1的输出端VP的输出的控制电压Vout是该倍压电路KB1的输入端的输入电压Vin的二倍,即Vout＝2Vin。控制PMOS管KB2的栅极电连接运算放大器KB3的输出端。进一步的，在控制PMOS管KB2的漏极还串联连接两个输入分压电阻K_R1和K_R2后接地，这两个输入分压电阻的电连接处电连接运算放大器KB3的第一输入端，运算放大器KB3的第二输入端电连接参考电压Vref，在控制PMOS管KB2的漏极还连接一个充放电电容K_C1，该充放电电容K_C1的另一端接地。

优选的，倍压电路KB1的输出端VP产生输出的控制电压Vout，也就是说该控压电路输出的控制电压Vout，必须要等于或大于第一NMOS管FET1栅极与源极之间和第二NMOS管FET2的栅极与源极之间的最小导通电压Vmin，例如5V为该导通电压的下限值，否则就会导致第一NMOS管FET1或第二NMOS管FET2导通阻抗明显上升。这里认为这两个NMOS管具有相同的特性，二者的栅极与源极之间的最小导通电压相等。或者，当二者导通特性不同时，以二者中较大值的那个最小导通电压作为二者共同的最小导通电压；同时，倍压电路的输出端VP产生输出的控制电压Vout也不能大于或必须小于第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最大击穿电压Vmax，如8V，这里认为这两个NMOS管具有相同的特性，二者的栅极与源极之间的最大击穿电压相等。或者，当二者击穿特性不同时，以二者中较小值的那个最大击穿电压作为二者共同的最大击穿电压。因此，由于倍压电路KB1的输入端的输入电压Vin是控制电压Vout的二分之一，因此该输入电压Vin也需要设置工作在合理的区间。

优选的，倍压电路KB1的输入端的输入电压Vin是由PMOS管KB2和运算放大器KB3，以及两个输入分压电阻K_R1和K_R2和充放电电容K_C1共同作用实现的。优选的，两个输入分压电阻中第一输入分压电阻K_R1的阻值为r1，第二输入分压电阻K_R2的阻值为r2，因此该输入电压Vin经过该两个输入分压电阻后，输入到运算放大器KB3的第一输入端的电压是输入电压Vin*r2/(r1+r2)。进一步优选的，由于Vin＝Vout/2，将运算放大器KB3的第二输入端的参考电压Vref的下限值设置为Vmin*r2/2(r1+r2)，上限值设置为Vmax*r2/2(r1+r2)，也就是说要使得参考电压Vref设置在一个合理的区间范围，即：Vmin*r2/2(r1+r2)<Vref<Vmax*r2/2(r1+r2)。

进一步优选的，两个输入分压电阻K_R1和K_R2的阻值相同，因此该输入电压Vin经过该两个输入分压电阻K_R1和K_R2均等分压后，输入到运算放大器KB3的第一输入端的电压是该输入电压Vin的二分之一。进一步优选的，将运算放大器KB3的第二输入端的参考电压Vref设置为大于第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最小导通电压Vmin的四分之一，同时还小于第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最大击穿电压Vmax的四分之一，即Vmin/4<Vref<Vmax/4。例如，当第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最小导通电压Vmin为5V时，则参考电压Vref要大于5/4＝1.25V，当第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最大击穿电压Vmax为8V时，则参考电压Vref要小于8/4＝2V，因此参考电压Vref的设置区间为(1.25,2)。

图2中的电路工作原理是，当倍压电路KB1的输入端的输入电压Vin经过两个输入分压电阻K_R1和K_R2分压后，输入到运算放大器KB3的第一输入端的电压小于参考电压Vref时，该运算放大器KB3的输出端输出一个低电压，例如等于电池接地端的电压，则控制PMOS管KB2导通，此时电池正极端的电压VDD与倍压电路KB1的输入端接通，电池电压VDD向充放电电容K_C1充电，当充放电电容K_C1充电时该输入电压会升高，当升高到该输入电压Vin经过两个输入分压电阻K_R1和K_R2分压后，输入到运算放大器KB3的第一输入端的电压大于参考电压Vref时，该运算放大器KB3的输出端输出一个高电压，例如等于电池正极端的电压VDD，则控制PMOS管KB2截止，此时电池电压VDD与倍压电路KB1的输入端断开，电池电压VDD停止向充放电电容K_C1充电，而同时充放电电容K_C1向倍压电路供电,随着该电容放电，输入电压Vin降低，当该输入电压Vin经过两个输入分压电阻K_R1和K_R2分压后，输入到运算放大器KB3的第一输入端的电压小于参考电压Vref时，则开始重新使得控制PMOS管KB2导通以及电池电压VDD向充放电电容K_C1充电，如此循环重复进行，使得输入电压Vin经过两个输入分压电阻K_R1和K_R2分压后的电压值始终围绕参考电压Vref进行动态变化，但是这种动态变化的幅度始终是较小幅度的变化，不受当前电池电压VDD的值的影响，电池电压VDD的当前值只是会对充放电电容K_C1的充放电的快慢产生影响。由此可见，通过图2所示电路所述控制电压的电压值被控制工作在一个固定值。

如图3所示，在本发明中控压电路的另一个优选实施例中，其中包括倍压电路GB1，第一倍压比较器GB2、第二倍压比较器GB3、第一倍压与非门GB4、第二倍压与非门GB5以及第一倍压非门GB6，在所述倍压电路GB1的输出端VP连接有串联的两个反馈分压电阻G_R1和G_R2后接地，对应为第一反馈分压电阻G_R1和第二反馈分压电阻G_R2，这两个反馈分压电阻的连接处分别电连接第一倍压比较器GB2的负极端和第二倍压比较器GB3正极端，第一倍压比较器GB2的正极端接高参考电压Vref_H,第二倍压比较器GB3负极端接低参考电压Vref_L,高参考电压Vref_H的电压值大于低参考电压Vref_L的电压值，第一倍压比较器GB2的输出端电连接第一倍压与非门GB4的第一输入端，第二倍压比较器GB3的输出端电连接第二倍压与非门GB5的第二输入端，第二倍压与非门GB5的输出端电连接第一倍压与非门GB4的第二输入端，第一倍压与非门GB4的输出端电连接第二倍压与非门GB5的第一输入端，第一倍压与非门GB4的输出端还电连接第一倍压非门GB6，第一倍压非门GB6的输出端接入到倍压电路GB1的使能控制端，电池保护芯片的电源引脚与倍压电路GB1的输入端电连接，由此接入了电池的正极端的电压，经过该倍压电路后，倍压电路的输出端VP的电压被稳定控制在所需的工作范围内。

优选的，第一反馈分压电阻G_R1的电阻值为Rg1和第二反馈分压电阻G_R2的电阻值为Rg2，倍压电路GB1的输出端VP的输出电压为Vout，则这两个反馈分压电阻的连接处的反馈电压为Vfb＝Vout*Rg2/(Rg1+Rg2)。对应的，当该电路正常工作时，满足Vref_L<Vfb<Vref_H，因此就有Vref_L*(Rg1+Rg2)/Rg2<Vout<Vref_H*(Rg1+Rg2)/Rg2。因此，通过合理的选择设置Vref_H和Vref_L就可以使得倍压电路GB1的输出端VP的输出的控制电压Vout被控制在所需的电压范围内，即工作在低参考电压与高参考电压之间。

优选的，基于前述倍压电路GB1输出的控制电压Vout，要大于第一NMOS管FET1栅极与源极之间和第二NMOS管FET2的栅极与源极之间的最小导通电压Vmin，同时，控制电压Vout也要小于第一NMOS管FET1或第二NMOS管FET2的栅极与源极之间的最大击穿电压Vmax。因此，对应有Vref_L>Vmin*Rg2/(Rg1+Rg2)，以及Vref_H<Vmax*Rg2/(Rg1+Rg2)。

基于图3所示的电路，其中第一倍压与非门GB4和第二倍压与非门GB5之间的电路连接利用的是RS触发器的工作原理。当开始工作时，倍压电路GB1的输出电压Vout较小，对应的反馈电压Vfb小于Vref_L，第一倍压比较器GB2的输出端为高电平，对应数字电路的逻辑值为1，第二倍压比较器GB3的输出端为低电平，对应数字电路的逻辑值为0，根据RS触发器的工作原理，第一倍压与非门GB4的输出端为低电平，对应数字电路的逻辑值为0，经过第一倍压非门GB6后输出为高电平，对应数字电路的逻辑值为1，此时通过该使能端控制倍压电路GB1工作。

进一步的，当输出电压Vout开始升高，对应的反馈电压Vfb大于Vref_L且小于Vref_H时，第一倍压比较器GB2和第二倍压比较器GB3的输出端均为高电平，对应数字电路的逻辑值均为1，第一倍压与非门GB4的输出端的状态将保持与之前相同，即为低电平，经过第一倍压非门GB6后输出为高电平，倍压电路GB1继续工作。

当输出电压Vout升高至对应的反馈电压Vfb大于Vref_H时，第一倍压比较器GB2的输出端为低电平，第二倍压比较器GB3的输出端为高电平，第一倍压与非门GB4的输出端输出高电平，经过第一倍压非门GB6后输出为低电平，倍压电路GB1停止工作。此时，输出电压Vout开始降低。

当输出电压Vout降低到对应的反馈电压Vfb大于Vref_L且小于Vref_H时，第一倍压比较器GB2和第二倍压比较器GB3的输出端均为高电平，对应数字电路的逻辑值均为1，第一倍压与非门GB4的输出端的状态将保持与之前相同，即为高电平，经过第一倍压非门GB6后输出为低电平，倍压电路GB1依然停止工作。此时，输出电压Vout继续降低。

当输出电压Vout降低到对应的反馈电压Vfb小于Vref_L时，第一倍压比较器GB2的输出端为高电平，对应数字电路的逻辑值为1，第二倍压比较器GB3的输出端为低电平，对应数字电路的逻辑值为0，根据RS触发器的工作原理，第一倍压与非门GB4的输出端为低电平，对应数字电路的逻辑值为0，经过第一倍压非门GB6后输出为高电平，对应数字电路的逻辑值为1，此时通过该使能端控制倍压电路GB1工作。此时，输出电压Vout开始升高。

由此可见，通过图3所示的控压电路可以使得输出电压Vout控制在一个稳定的工作区间，通过合理设置高参考电压Vref_H与低参考电压Vref_L的电压值，使得该工作区间的范围能够进行精准的控制。这样就不会导致对第一NMOS管FET1和第二NMOS管FET2的栅极与源极之间电压差，随着电池电压的变化而变化。而电池电压降低时，只会对倍压电路输出电压的变化的快慢产生影响，就是当电池电压较大时，倍压电路输出电压变化较快，当电池电压较小时，倍压电路输出电压变化较慢，但是都能够保持稳定的电压输出。

如图4所示，所述放电控制电路包括第一放电非门DF1，第一放电P型MOS管DP1，第二放电P型MOS管DP2，第三放电P型MOS管DP3，第一放电N型MOS管DN1，第二放电N型MOS管DN2，第三放电N型MOS管DN3；所述第一放电非门DF1的输入端与所述第二放电N型MOS管DN2的栅极电连接，所述第一放电非门DF1的输出端与所述第一N型MOS管DN1的栅极电连接；所述第一P型MOS管的漏极与所述第一N型MOS管的漏极电连接作为第一漏极连接点，所述第一漏极连接点与所述第二P型MOS管的栅极电连接；所述第二P型MOS管的漏极与所述第二N型MOS管的漏极电连接作为第二漏极连接点，所述第二漏极连接点与所述第一P型MOS管的栅极电连接；

所述第三P型MOS管的栅极与所述第三N型MOS管的栅极电连接作为第一栅极连接点，所述第一栅极连接点与所述第二漏极连接点电连接；所述第三P型MOS管的漏极与所述第三N型MOS管的漏极电连接作为第三漏极连接点，为所述放电控制电路的输出端；

第一P型MOS管的源极、第二P型MOS管的源极、第三P型MOS管的源极与所述控压电路的输出端VP电连接，作为所述放电控制电路的驱动电源；第一N型MOS管的源极与第二N型MOS管的源极，第三N型MOS管的源极均与所述电池保护芯片的接地引脚电连接，作为所述放电控制电路的第二电压。

通过该放电控制电路可以从所述控压电路的输出端VP产生输出的控制电压对第一NMOS管FET1栅极进行控制，对应的电压值分别是Vout或者是第二电压，即电池负极端电压GND，由此实现对第一NMOS管FET1的导通或截止控制。

当放电控制信号DO_crtl为高电平时，第二N型MOS管DN2导通，经过非门，第一N型MOS管DN1截止。第二N型MOS管DN2的漏极为低电平，第一P型MOS管DP1导通，第二P型MOS管DP2截止，第三P型MOS管DP3导通，第三N型MOS管DN3截止，由此放电控制电路的输出端DO输出来自所述控压电路的输出端VP的控制电压；当放电控制信号DO_crtl为低电平时，第二N型MOS管DN2截止，经过非门，第一N型MOS管DN1导通。第二P型MOS管DP2导通，第一P型MOS管DP1截止，第二N型MOS管DN2的漏极为高电平，第三P型MOS管DP3截止，第三N型MOS管DN3导通，由此放电控制电路的输出端DO输出来自接地引脚的电池的负极端电压GND。

如图5所示，在本发明中充电控制电路的一个优选实施例，所述充电控制电路包括第一充电非门C_F1，第一充电P型MOS管C_P1，第二充电P型MOS管C_P2，第三充电P型MOS管C_P3，第四充电P型MOS管C_P4，第五充电P型MOS管C_P5，第六充电P型MOS管C_P6，第一充电N型MOS管C_N1，第二充电N型MOS管C_N2，第三充电N型MOS管C_N3，第四充电N型MOS管C_N4，第五充电N型MOS管C_N5，第六充电N型MOS管C_N6；所述第一充电非门C_F1的输入端与第二充电P型MOS管C_P2的栅极电连接，所述第一充电非门C_F1的输出端与所述第一充电P型MOS管C_P1的栅极电连接；

所述第一充电P型MOS管C_P1的漏极与所述第一充电N型MOS管C_N1的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电N型MOS管C_N2的栅极电连接；所述第二充电P型MOS管C_P2的漏极与所述第二充电N型MOS管C_N2的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电N型MOS管C_N1的栅极电连接；所述第三充电P型MOS管C_P3的栅极与所述第三充电N型MOS管C_N3的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电N型MOS管栅极电连接，所述第三充电P型MOS管C_P3的漏极与所述第三充电N型MOS管C_N3的漏极电连接作为第三充电漏极连接点，与所述第四充电N型MOS管C_N4的栅极电连接；第一充电P型MOS管C_P1的源极与第二充电P型MOS管C_P2的源极、第三充电P型MOS管C_P3的源极电连接，与电池保护芯片的电源引脚电连接，接入所述电池的正极端VDD；

所述第四充电P型MOS管C_P4的漏极与所述第四充电N型MOS管C_N4的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电P型MOS管C_P5的栅极电连接；所述第五充电P型MOS管C_P5的漏极与所述第五充电N型MOS管C_N5的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电P型MOS管C_P4的栅极电连接；所述第六充电P型MOS管C_P6的栅极与所述第六充电N型MOS管C_N6的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电P型MOS管C_P6的漏极与所述第六充电N型MOS管C_N6的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端CO；

第四充电P型MOS管C_P4的源极与第五充电P型MOS管C_P5的源极、第六充电P型MOS管C_P6的源极电连接，与所述控压电路的输出端电连接，作为所述放充电控制电路的驱动电源；第一充电N型MOS管C_N1的源极与第二充电N型MOS管C_N2的源极，第三充电N型MOS管C_N3的源极，第四充电N型MOS管C_N4的源极与第五充电N型MOS管C_N5的源极，第六充电N型MOS管C_N6的源极电连接，均与电流检测引脚电连接，作为所述充电控制电路的第三电压。

基于图5中的电路，当充电控制电路的充电控制信号Co_crtl输入高电平，作用于第二充电P型MOS管C_P2的栅极，且经过第一充电非门C_F1后输出低电平，如0V电压，作用于第一充电P型MOS管C_P1的栅极，则第一充电P型MOS管C_P1导通，第二充电P型MOS管C_P2截止，进一步的，作用于第二充电N型MOS管C_N2的栅极电压为电池的正极电压VDD，因此第二充电N型MOS管C_N2导通，第一充电N型MOS管C_N1截止，则所述第二充电漏极连接点处电压为外部电源地电压VM，对应为第三电压，第三充电P型MOS管C_P3导通，第三充电N型MOS管C_N3和第五充电N型MOS管C_N5截止，则所述第三充电漏极连接点处电压为电池的正极电压VDD，进一步的，第四充电N型MOS管C_N4导通，则第四充电P型MOS管C_P4的漏极和第四充电N型MOS管C_N4的漏极连接的第四充电漏极连接点处的电压为外部电源地VM，如0V电压，则第五充电P型MOS管C_P5导通，作用于第四充电P型MOS管C_P4的栅极电压与第六充电P型MOS管C_P6的栅极和第六充电N型MOS管C_N6的栅极电压为倍压电路的输出的控制电压VP，因此第四充电P型MOS管C_P4和第六充电P型MOS管C_P6截止，第六充电N型MOS管C_N6导通，该放电控制电路的输出端电压DO等于外部电源地电压VM；基于同样的原理，当充电控制信号Co_crtl输入低电平，如0V电压，作用于第二充电P型MOS管C_P2的栅极，且经过第一充电非门C_F1后输出高电平，作用于第一充电P型MOS管C_P1的栅极，则第一充电P型MOS管C_P1截止，第二充电P型MOS管C_P2导通，进一步的，作用于第一充电N型MOS管C_N1的栅极电压为电池的正极电压VDD，因此第一充电N型MOS管C_N1导通，第二充电N型MOS管C_N2截止，则所述第二充电漏极连接点处电压为电池的正极电压VDD，进一步的，第三充电P型MOS管C_P3截止，第三充电N型MOS管C_N3和第五充电N型MOS管C_N5导通，则所述第三充电漏极连接点处电压为外部电源地VM，如0V电压，进一步的，第四充电N型MOS管C_N4截止，所述第五充电N型MOS管C_N5导通，则第四充电P型MOS管C_P4的栅极电压与第六充电P型MOS管C_P6的栅极和第六充电N型MOS管C_N4的栅极连接的第六充电栅极连接点处的电压为外部电源地VM，进而第四充电P型MOS管C_P4和第六充电P型MOS管C_P6导通，第六充电N型MOS管C_N6截止，该放电控制电路的输出端电压DO等于倍压电路的输出的控制电压VP。作用于第五充电N型MOS管C_N5的栅极，且经过第一充电非门C_F1后输出低电平，如0V电压，作用于第四充电N型MOS管C_N4的栅极，则第四充电N型MOS管C_N4截止，第五充电N型MOS管C_N5导通，因此第五充电P型MOS管C_P5的漏极和第五充电N型MOS管C_N5的漏极连接的第二漏极连接点处的电压为低电平，如0V电压，作用于第四充电P型MOS管C_P4与第六充电P型MOS管C_P6的栅极和第六充电N型MOS管C_N6的栅极，则第四充电P型MOS管C_P4和第五充电P型MOS管C_P5截止，因此第六充电P型MOS管C_P6导通，第六充电N型MOS管C_N6截止，该充电控制电路的输出端电压DO等于倍压电路的输出的控制电压VP。

基于同样的原理，当充电控制电路的充电控制信号Co_crtl输入低电平，则第四充电N型MOS管C_N4导通，第五充电N型MOS管C_N5截止，因此第四充电P型MOS管C_P4的漏极和第四充电N型MOS管C_N4的漏极连接的第一充电漏极连接点处的电压为低电平，如0V电压，则第五充电P型MOS管C_P5导通，作用于第四充电P型MOS管C_P4的栅极电压与第六充电P型MOS管C_P6的栅极和第六充电N型MOS管C_N6的栅极电压为倍压电路的输出的控制电压VP，因此第四充电P型MOS管C_P4和第六充电P型MOS管C_P6截止，第六充电N型MOS管C_N6导通，该充电控制电路的输出端电压CO等于外部电源地VM，对应为第三电压。

如图6所示，包括倍压电路的另一个优选实施例，其中包括振荡器，该振荡器有两路输出，图6中上面一个支路为第一支路的时钟输出，下面一个支路对振荡器输出的时钟信号通过第一时钟非门TF1取反后作为第二支路的时钟输出。因此，第一支路的时钟与第二支路的时钟的相位正好相反。在第一支路中，振荡器输出的时钟信号经过第一时钟与非门TY1后，再经过第二时钟非门TF2和第三时钟非门TF3后得到的是第一时钟Vclk1，在第二支路中，振荡器输出的时钟信号通过非门取反后，经过第二时钟与非门TY2后，再经过第四时钟非门TF4和第五时钟非门TF5得到的是第二时钟Vclk2。其中，第一时钟与非门TY1的输出端电连接第二时钟与非门TY2的一个输入端，同时第二时钟与非门TY2的输出端电连接第一时钟与非门TY1的一个输入端。由此，第一时钟Vclk1和第二时钟Vclk2是同频但是相位(或波形)正好相反的时钟信号，对应的波形如图7所示。

进一步的，在图6中，在第一支路中，两个非门之后电连接有第一倍压充放电电容C1，并且该电容是具有电极极性区分的电容，其负极端与对应的是与第三时钟非门的输出端电连接，正极端电连接第一倍压开关S1和第三倍压开关S3；在第二支路中，两个非门之后电连接有第二倍压充放电电容C2，并且该电容也是具有电极极性区分的电容，其负极端与对应的第五时钟非门的输出端电连接，正极端电连接第二倍压开关S2和第四倍压开关S4；第一倍压开关S1的另一端和第二倍压开关S2的另一端之间也电连接，并且二者的连接处则作为该倍压电路的输入端，对应的输入电压即为VDD；进一步的，第三倍压开关S3的另一端和第四倍压开关S4的另一端之间也电连接，并且二者的连接处电连接第三倍压充放电电容C3，该连接处作为该倍压电路的输出端VP，对应输出电压Vout。

优选的，第一倍压开关S1和第四倍压开关S4随第一时钟Vclk1的相位变化而同步接通或关断，当第一时钟Vclk1的相位或波形为高电平时，对应电压为输入电压VDD，第一倍压开关S1和第四倍压开关S4均关断，当第一时钟Vclk1的相位或波形为低电平时，对应电压为输入电压为0，第一倍压开关S1和第四倍压开关S4均导通。第一倍压开关S1和第四倍压开关S4的实现形式可以是NMOS管或PMOS管作为开关，因此可以通过该第一时钟Vclk1直接控制对应的NMOS管或PMOS管导通或截止，依此来实现的开关的作用。

优选的，第二倍压开关S2和第三倍压开关S3随第二时钟Vclk2的相位变化而同步接通或关断，即是当第二时钟Vclk2的相位或波形为高电平时，对应电压为输入电压VDD，第二倍压开关S2和第三倍压开关S3均关断，当第二时钟Vclk2的相位或波形为低电平时，对应电压为输入电压为0，第二倍压开关S2和第三倍压开关S3均导通。第二倍压开关S2和第三倍压开关S3的实现形式可以是NMOS管或PMOS管作为开关，因此可以通过该第二时钟Vclk2直接控制对应的NMOS管或PMOS管导通或截止，依此来实现的开关的作用。

进一步的，由于第一时钟Vclk1和第二时钟Vclk2的相位正好相反。当第一时钟Vclk1为低电平时，第二时钟Vclk2为高电平，此状态下，第一倍压开关S1和第四倍压开关S4均导通，第二倍压开关S2和第三倍压开关S3均关断。此时第一倍压充放电电容C1的正极端由输入电压VDD充电，其负极端对应为低电平，实现C1充电储能；此时，第二倍压充放电电容C2的正极端对应输出电压，C2的负极端为高电平，由于第二倍压充放电电容C2两端的电压差不能突变，电压差的值等于VDD，当C2的负极端由0变为VDD时，C2的正极端则由VDD变为2VDD，此状态下，C2电容正极端上的能量传递给了第三倍压充放电电容C3，对应有C3上的电压Vout＝2VDD。同时C1在储能充电，对应为C1的负极端为低电平，C1的负极端为输入电压VDD。

当第一时钟Vclk1为高电平时，第二时钟Vclk2为低电平，此状态下，第一倍压开关S1和第四倍压开关S4均关断，第二倍压开关S2和第三倍压开关S3均导通。此时第二倍压充放电电容C2的正极端由输入电压VDD充电，其负极端对应为低电平，实现C2充电储能；此时，第一倍压充放电电容C1的正极端对应输出电压，C1的负极端为高电平，由于第一倍压充放电电容C1两端的电压差Vin不能突变，当C1的负极端由0变为VDD时，C1的正极端由VDD变为2VDD，此状态下，C1电容正极端上的能量传递给了第三倍压充放电电容C3，对应有C3上的电压Vout＝2VDD。同时C2在储能充电，对应为C2的负极端为低电平，C2的负极端为电压VDD。

因此不管振荡器输出高低电平，该倍压电路的输出端VP产生的输出电压Vout都能保证是2VDD电压，提高VP的带载能力。优选的，输出端VP的平均电流Iout＝VDD*C1*Fosc，Fosc为振荡器频率，其中C1＝C2。

进一步的，如图8所示，这是倍压电路的另一个优选实施例，其中包括第一倍压开关S1、第二倍压开关S2、第三倍压开关S3和第四倍压开关S4，第一倍压开关S1的一端作为所述倍压电路的输入端，对应有输入电压VDD，第一倍压开关S1的另一端电连接第三倍压开关S3的一端，第三倍压开关S3的另一端接地；第二倍压开关S2的一端电连接所述倍压电路的输入端，对应有输入电压VDD，第二倍压开关S2的另一端电连接第四倍压开关S4的一端，第四倍压开关S4的另一端电连接第二倍压充放电电容C2，该电连接处作为该倍压电路的输出端Vp，第二倍压充放电电容C2的另一端接地，在第一倍压开关S1与第三倍压开关S3电连接处，与第二倍压开关S2与第四倍压开关S4电连接处之间还电连接有第一倍压充放电电容。

优选的，第一倍压开关S1、第二倍压开关S2、第三倍压开关S3和第四倍压开关S4也受到如图7所示的时钟控制，当第一时钟Vclk1为高电平时，第二时钟Vclk2为低电平，此状态下，第一倍压开关S1和第四倍压开关S4均关断，第二倍压开关S2和第三倍压开关S3均导通，则输入电压VDD通过第二倍压开关S2向第一倍压充放电电容C1充电，第一倍压充放电电容C1的负极端相对于正极端的电压差为VDD；

当第一时钟Vclk1为低电平时，第二时钟Vclk2为高电平，此状态下，第一倍压开关S1和第四倍压开关S4均导通，第二倍压开关S2和第三倍压开关S3均关断，由于第一倍压充放电电容C1两端的电压差不能突变，因此当第一倍压充放电电容C1的正极端接VDD时，对应在第一倍压充放电电容C1的负极端的电压为2VDD，即Vout＝2VDD。而当进一步的，当第一时钟Vclk1为高电平时，第二时钟Vclk2为低电平，此状态下，第一倍压开关S1和第四倍压开关S4均关断，第二倍压开关S2和第三倍压开关S3均导通时，第二倍压充放电电容C2上的电压Vout保持在2VDD，如果对外供电的话，Vout的电压由2VDD开始下降，但是到下一个周期时，又可以得到Vout＝2VDD。

基于同一构思，本发明还提供了一种电池保护芯片，所述电池保护芯片为前述电池组件中所包含的电池保护芯片。

基于同一构思，本发明还提供了一种电子产品，包括前述的电池组件。

由此可见，本发明公开了一种电池组件、电池保护芯片和电子产品，其中，电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括控压电路、放电控制电路和充电控制电路，电池保护芯片的放电控制引脚和充电控制引脚分别用于控制与电池的负极端电连接第一NMOS管和第二NMOS管，控压电路产生稳定的控制电压，使得两个NMOS管导通状态不受电池压降的影响，以及有效避免电池内外因电池负极端中断连接而产生内外没有共地带来的电势差。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (15)

1.一种电池组件，包括电池和电池保护芯片，其特征在于，所述电池保护芯片包括电源引脚、接地引脚、电流检测引脚、放电控制引脚和充电控制引脚，芯片内部还包括控压电路、放电控制电路和充电控制电路，所述电源引脚与所述控压电路的电源输入端电连接，所述控压电路的输出端分别电连接放电控制电路和充电控制电路的输入端，所述放电控制电路的输出端电连接放电控制引脚，所述充电控制电路的输出端电连接充电控制引脚；

所述电池保护芯片的电源引脚与电池的正极端电连接，所述电池的负极端还电连接第一NMOS管的源极，所述第一NMOS管的漏极与第二NMOS管的漏极电连接，第二NMOS管的源极则作为电池放电和充电共用的负极连接端，电池的正极端则作为电池放电和充电共用的正极连接端；所述电池保护芯片的放电控制引脚电连接所述第一NMOS管的栅极，所述充电控制引脚电连接所述第二NMOS管的栅极；

所述电池的负极端与所述电池保护芯片的接地引脚电连接，第二NMOS管的源极与所述电池保护芯片的电流检测引脚电连接。

2.根据权利要求1所述的电池组件，其特征在于，所述控压电路向所述放电控制电路输入控制电压，所述电池保护芯片用于监控电池放电正常工作时，所述放电控制电路通过放电控制引脚输出所述控制电压，监控电池放电异常工作时，所述放电控制电路通过放电控制引脚输出第二电压；所述控压电路向所述充电控制电路输入控制电压，所述电池保护芯片用于监控电池正常充电工作时，所述充电控制电路通过充电控制引脚输出所述控制电压，监控电池充电异常工作时，所述充电控制电路通过充电控制引脚输出第三电压。

3.根据权利要求1所述的电池组件，其特征在于，所述控制电压的电压值减去所述电池的负极端的电压值的差值，大于或等于所述第一NMOS管的栅极与源极之间的最小导通电压，小于所述第一NMOS管的栅极与源极之间的最大击穿电压；所述控制电压的电压值减去所述第二NMOS管的源极的电压值的差值，大于或等于所述第二NMOS管的栅极与源极之间的最小导通电压，小于所述第二NMOS管的栅极与源极之间的最大击穿电压。

4.根据权利要求3所述的电池组件，其特征在于，所述控制电压的电压值是固定值，或者所述控制电压的电压值是一个区间值，或者所述控制电压是所述电池的电压值的二倍。

5.根据权利要求2所述的电池组件，其特征在于，所述第二电压为所述电池的负极端的电压，所述第三电压为所述第二NMOS管的源极的电压。

6.根据权利要求1所述的电池组件，其特征在于，所述控压电路包括倍压电路，所述倍压电路的输入端对应是所述控压电路的电源输入端，电连接所述电池保护芯片的电源引脚，倍压电路的输出端输出的控制电压是对输入的电池的正极端的电压的二倍。

7.根据权利要求1所述的电池组件，其特征在于，所述控压电路包括倍压电路，控制PMOS管和运算放大器，控制PMOS管的源极对应是所述控压电路的电源输入端，电连接所述电池保护芯片的电源引脚，控制PMOS管的漏极电连接倍压电路的输入端，倍压电路的输出端输出控制电压，控制PMOS管的栅极电连接运算放大器的输出端，在控制PMOS管的漏极还串联连接两个输入分压电阻后接地，这两个输入分压电阻的电连接处电连接运算放大器的第一输入端，运算放大器的第二输入端电连接参考电压，在控制PMOS管的漏极还连接一个充放电电容，该充放电电容的另一端接地。

8.根据权利要求1所述的电池组件，其特征在于，所述控压电路包括倍压电路，第一倍压比较器、第二倍压比较器、第一倍压与非门、第二倍压与非门以及第一倍压非门，在所述倍压电路的输出端连接有串联的两个反馈分压电阻后接地，对应为第一反馈分压电阻和第二反馈分压电阻，这两个反馈分压电阻的连接处分别电连接第一倍压比较器的负极端和第二倍压比较器的正极端，第一倍压比较器的正极端接高参考电压,第二倍压比较器负极端接低参考电压,高参考电压的电压值大于低参考电压的电压值，第一倍压比较器的输出端电连接第一倍压与非门的第一输入端，第二倍压比较器的输出端电连接第二倍压与非门的第二输入端，第二倍压与非门的输出端电连接第一倍压与非门的第二输入端，第一倍压与非门的输出端电连接第二倍压与非门的第一输入端，第一倍压与非门的输出端还电连接第一倍压非门，第一倍压非门的输出端接入到倍压电路的使能控制端，电源引脚与倍压电路的输入端电连接，经过该倍压电路后，倍压电路的输出端输出的控制电压被稳定控制在所需的工作范围内。

9.根据权利要求6-8任一项所述的电池组件，其特征在于，所述倍压电路包括振荡器，所述振荡器有两路输出，第一支路包括与振荡器输出端依次串联电连接的第一时钟与非门、第二时钟非门和第三时钟非门后输出第一时钟；第二支路包括与振荡器输出端电连接的第一时钟非门，再依次串联电连接第二时钟与非门、第四时钟非门和第五时钟非门后输出第二时钟；其中，第一时钟与非门的输出端电连接第二时钟与非门的另一个输入端，第二时钟与非门的输出端电连接第一时钟与非门的另一个输入端；

在第一支路中，还包括在第三时钟非门之后电连接有第一倍压充放电电容，并且该电容的负极端电连接第三时钟非门的输出端，正极端电连接第一倍压开关和第三倍压开关；在第二支路中，还包括第五时钟非门之后电连接有第二倍压充放电电容，并且该电容的负极端电连接第五时钟非门的输出端，正极端电连接第二倍压开关和第四倍压开关；第一倍压开关的另一端和第二倍压开关的另一端之间也电连接，并且二者的连接处则作为所述倍压电路的输入端，第三倍压开关的另一端和第四倍压开关的另一端之间也电连接，并且二者的连接处电连接第三倍压充放电电容，该连接处作为所述倍压电路的输出端对应输出控制电压；

第一倍压开关和第四倍压开关随第一时钟的相位变化而同步接通或关断，同时第二倍压开关和第三倍压开关随第二时钟的相位变化而同步关断或接通。

10.根据权利要求6-8任一项所述的电池组件，其特征在于，所述倍压电路包括第一倍压开关、第二倍压开关、第三倍压开关和第四倍压开关，第一倍压开关的一端作为所述倍压电路的输入端，第一倍压开关的另一端电连接第三倍压开关的一端，第三倍压开关的另一端接地；第二倍压开关的一端电连接所述倍压电路的输入端，第二倍压开关的另一端电连接第四倍压开关的一端，第四倍压开关的另一端电连接第二倍压充放电电容，第四倍压开关与第二倍压充放电电容的电连接处作为所述倍压电路的输出端，所述第二倍压充放电电容的另一端接地，在第一倍压开关与第三倍压开关电连接处，与第二倍压开关与第四倍压开关电连接处之间还电连接有第一倍压充放电电容；

第一倍压开关和第四倍压开关随第一时钟的相位变化而同步接通或关断，同时第二倍压开关和第三倍压开关随第二时钟的相位变化而同步关断或接通。

11.根据权利要求1至8任一项所述的电池组件，其特征在于，所述放电控制电路包括第一放电非门，第一放电P型MOS管，第二放电P型MOS管，第三放电P型MOS管，第一放电N型MOS管，第二放电N型MOS管，第三放电N型MOS管；所述第一放电非门的输入端与所述第二放电N型MOS管的栅极电连接，所述第一放电非门的输出端与所述第一放电N型MOS管的栅极电连接；所述第一放电P型MOS管的漏极与所述第一放电N型MOS管的漏极电连接作为第一漏极连接点，所述第一漏极连接点与所述第二放电P型MOS管的栅极电连接；所述第二放电P型MOS管的漏极与所述第二放电N型MOS管的漏极电连接作为第二漏极连接点，所述第二漏极连接点与所述第一放电P型MOS管的栅极电连接；

所述第三放电P型MOS管的栅极与所述第三放电N型MOS管的栅极电连接作为第一栅极连接点，所述第一栅极连接点与所述第二漏极连接点电连接；所述第三放电P型MOS管的漏极与所述第三放电N型MOS管的漏极电连接作为第三漏极连接点，为所述放电控制电路的输出端；

第一放电P型MOS管的源极、第二放电P型MOS管的源极、第三放电P型MOS管的源极与所述控压电路的输出端电连接，作为所述放电控制电路的控制电压接入；第一放电N型MOS管的源极与第二放电N型MOS管的源极，第三放电N型MOS管的源极均与所述电池保护芯片的接地引脚电连接，作为所述放电控制电路的第二电压接入。

12.根据权利要求1至8任一项所述的电池组件，其特征在于，充电控制电路包括第一充电非门，第一充电P型MOS管，第二充电P型MOS管，第三充电P型MOS管，第四充电P型MOS管，第五充电P型MOS管，第六充电P型MOS管，第一充电N型MOS管，第二充电N型MOS管，第三充电N型MOS管，第四充电N型MOS管，第五充电N型MOS管，第六充电N型MOS管；所述第一充电非门的输入端与第二充电P型MOS管的栅极电连接，所述第一充电非门的输出端与所述第一充电P型MOS管的栅极电连接；

所述第一充电P型MOS管的漏极与所述第一充电N型MOS管的漏极电连接作为第一充电漏极连接点，所述第一充电漏极连接点与所述第二充电N型MOS管的栅极电连接；所述第二充电P型MOS管的漏极与所述第二充电N型MOS管的漏极电连接作为第二充电漏极连接点，所述第二充电漏极连接点与所述第一充电N型MOS管的栅极电连接；所述第三充电P型MOS管的栅极与所述第三充电N型MOS管的栅极电连接作为第一充电栅极连接点，所述第一充电栅极连接点与所述第二充电漏极连接点,还与第五充电N型MOS管栅极电连接，所述第三充电P型MOS管的漏极与所述第三充电N型MOS管的漏极电连接作为第三充电漏极连接点，与所述第四充电N型MOS管的栅极电连接；第一充电P型MOS管的源极与第二充电P型MOS管的源极、第三充电P型MOS管的源极电连接，与所述电池保护芯片的电源引脚电连接；

所述第四充电P型MOS管的漏极与所述第四充电N型MOS管的漏极电连接作为第四充电漏极连接点，所述第四充电漏极连接点与所述第五充电P型MOS管的栅极电连接；所述第五充电P型MOS管的漏极与所述第五充电N型MOS管的漏极电连接作为第五充电漏极连接点，所述第五充电漏极连接点与所述第四充电P型MOS管的栅极电连接；所述第六充电P型MOS管的栅极与所述第六充电N型MOS管的栅极电连接作为第二充电栅极连接点，所述第二充电栅极连接点与所述第五充电漏极连接点电连接；所述第六充电P型MOS管的漏极与所述第六充电N型MOS管的漏极电连接作为第六充电漏极连接点，为所述充电控制电路的输出端；

第四充电P型MOS管的源极与第五充电P型MOS管的源极、第六充电P型MOS管的源极电连接，与所述控压电路的输出端电连接，作为所述放充电控制电路的控制电压接入；第一充电N型MOS管的源极与第二充电N型MOS管的源极，第三充电N型MOS管的源极，第四充电N型MOS管的源极、第五充电N型MOS管的源极与第六充电N型MOS管的源极电连接，均与电流检测引脚电连接，作为所述充电控制电路的第三电压接入。

13.根据权利要求1至8任一项所述的电池组件，其特征在于，还包括电流检测电路，所述电流检测电路包括与第二NMOS管的源极电连接的第二限流电阻，第二限流电阻的另一端接入到电流检测引脚。

14.一种电池保护芯片，其特征在于，所述电池保护芯片为权利要求1-13中任一项电池组件中所包含的电池保护芯片。

15.一种电子产品，其特征在于，包括权利要求1-13中任一项电池组件。

Images