CN112635518A - 在mosfet接触孔上沉积rram底电极的工艺方法 - Google Patents
在mosfet接触孔上沉积rram底电极的工艺方法 Download PDFInfo
- Publication number
- CN112635518A CN112635518A CN202011508314.4A CN202011508314A CN112635518A CN 112635518 A CN112635518 A CN 112635518A CN 202011508314 A CN202011508314 A CN 202011508314A CN 112635518 A CN112635518 A CN 112635518A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- contact hole
- dielectric layer
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 230000008569 process Effects 0.000 title claims abstract description 35
- 238000000151 deposition Methods 0.000 title claims abstract description 30
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 33
- 239000010937 tungsten Substances 0.000 claims abstract description 33
- 238000000227 grinding Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 15
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000011248 coating agent Substances 0.000 claims abstract description 4
- 238000000576 coating method Methods 0.000 claims abstract description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000006872 improvement Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000012512 characterization method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种在MOSFET接触孔上沉积RRAM底电极的工艺方法，包含：第一步，在制作RRAM的相应的第一介质层及接触孔钨栓填充之后，对第一介质层及接触孔钨栓进行平坦化研磨；第二步，在整个器件表面再沉积第二介质层，覆盖第一介质层及接触孔钨栓；第三步，涂覆光刻胶，以光刻胶定义打开RRAM底电极形成区域的窗口；第四步，利用刻蚀工艺去除窗口内的第二介质层，露出接触孔钨栓；第五步，去除光刻胶；第六步，在整个器件表面沉积底电极导电介质层；第七步，进行CMP工艺，对沉积的底电极导电介质层进行研磨。本方法形成的底电极层能够与接触孔钨栓保持良好的接触，且底电极层的厚度由第二介质层的厚度来进行控制，具有较好的厚度均一性，能显著提升的性能。
Description
技术领域
本发明涉及半导体制造领域，特别是指一种在MOSFET铜介质上沉积RRAM底电极的工艺方法。
背景技术
阻变式存储器（RRAM，Resistive Random Access Memory)）是以非导性材料的电阻在外加电场作用下，在高阻态和低阻态之间实现可逆转换为基础的非易失性存储器。
RRAM是一种根据施加在金属氧化物(Metal Oxide)上的电压的不同，使材料的电阻在高阻态和低阻态间发生相应变化，从而开启或阻断电流流动通道，并利用这种性质储存各种信息的内存。简单来说RRAM是一种新型电脑存储器，它基于一种新的半导体材料，依赖于温度和电压来存储数据。
RRAM通过允许或者拒绝电子流过，相应地代表数字“0”或者“1”。RRAM可以完成传统的硅材料无法完成的工作，例如：分层时位于新型三维（high-rise）芯片的晶体管的顶部。它是智能手机和其他移动电子设备的理想材料，因为节能对于这些产品来说很重要。
RRAM之所以能获得市场的青睐，很大一部分原因在于它具有速度快、可靠性高、非挥发、多值存储和高密度的特性，这些存储特性能满足现在新兴应用领域的需求。在Flash和DRAM速度差距大，导致“存储墙”和“功耗墙”等问题产生，而且信息存储于计算分离，成为大数据处理实时性瓶颈的情况下，RRAM无疑是厂商们的最好选择。
RRAM在具有巨大优势的同时也存在的一些问题，它面临着机理不清、涨落大、可靠性不足、工艺集成问题和模拟阻变特性优化等问题。在RRAM可靠性与表征的研究中同样存在着挑战：如在RRAM器件中，需要考虑瞬态测量、循环次数测试、微观原位表征;另外在RRAM阵列中存在着自动测试方法和读取速度的困扰。
目前RRAM底电极用接触孔内钨回刻工艺来做, 该工艺是在接触孔内钨回刻之后通过PVD的方法淀积一层金属氮化物（一般来说是氮化钛）作为底电极,一方面回刻之后的钨通常表面不规则且均匀性很难控制,会影响底电极与钨的接触,接触电阻会相对较大；另一方面,接触孔内钨的回刻形成的槽的深度较难控制,且回刻较难达到底层金属填充所需沟槽的深度及均一性。RRAM的底电极既要考虑到底电极导电材料与钨栓的接触性能, 又要考虑其在接触孔内钨回刻之后沟槽中的厚度及均匀性,从而增加了RRAM接触孔内钨回刻的难度，RRAM性能会受到影响。
发明内容
本发明所要解决的技术问题在于提供一种在MOSFET接触孔上沉积RRAM底电极的工艺方法，解决底电极厚度均一性问题。
为解决上述问题，本发明所述的一种在MOSFET接触孔上沉积RRAM底电极的工艺方法，包含：
第一步，在制作RRAM的相应的第一介质层及接触孔钨栓填充之后，对第一介质层及接触孔钨栓进行研磨，使整个表面平坦化；
第二步，在整个器件晶圆表面再沉积一层第二介质层，覆盖在第一介质层及接触孔钨栓上；
第三步，涂覆光刻胶，以光刻胶定义打开RRAM底电极形成区域的窗口；
第四步，利用刻蚀工艺去除窗口内的第二介质层，露出接触孔钨栓；
第五步，去除光刻胶；
第六步，在整个器件表面沉积底电极导电介质层；
第七步，进行CMP工艺，对沉积的底电极导电介质层进行研磨。
进一步地改进是，所述第一步中，所述接触孔贯穿第一介质层，所述第一介质层为氧化硅层；所述研磨采用CMP工艺。
进一步地改进是，所述第二步中，沉积的氧化硅层的厚度需至少满足底电极金属层与介质层内金属层接触所需要的最低厚度。
进一步地改进是，所述第三步中，光刻胶打开底电极形成区域的窗口，窗口内露出第二介质层，第二介质层下方为接触孔钨栓。
进一步地改进是，所述第二步中，第二介质层采用CVD法进行沉积。
进一步地改进是，所述第四步中，利用氢氟酸溶液进行湿法刻蚀去除窗口内的第二介质层，使窗口内的第二介质层下方的接触孔钨栓露出。
进一步地改进是，所述第二介质层为氧化硅层。
进一步地改进是，所述第六步中，底电极导电介质层采用PVD法沉积形成，沉积的厚度需将窗口内第二介质层所形成凹陷填满，并在氧化硅层表面整体覆盖一层。
进一步地改进是，所述第六步中，沉积的底电极导电介质层为氮化钛。
进一步地改进是，以第二介质层作为研磨终止层，对沉积的底电极导电介质层进行CMP工艺，研磨掉氧化硅层上的底电极导电介质层，研磨终止于第二介质层表面。
本发明所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，能形成具有一定厚度保证RRAM的连接的底电极层，同时还保证了底电极层的厚度均匀性，进而对RRAM的性能提升提供了有力支持。
附图说明
图1～4 是现有技术中通过对相应的RRAM底电极层即铜层进行CMP工艺以得到凹陷区的步骤示意图。
图5～11 是本发明中形成RRAM底电极的工艺步骤示意图。
图12 是本发明工艺步骤流程图。
具体实施方式
本发明所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，结合一具体实施例说明如下，其步骤包含：
第一步，如图1及图5所示，在制作RRAM的相应的第一介质层及接触孔钨栓填充之后，对第一介质层及接触孔钨栓采用CMP工艺进行研磨，使整个表面平坦化。接触孔贯穿第一介质层，第一介质层一般为氧化硅层。
第二步，如图6所示，在整个器件晶圆表面采用CVD法再沉积一层第二介质层，比如氧化硅层，覆盖在第一介质层及接触孔钨栓上；沉积的氧化硅层的厚度需至少满足底电极金属层与介质层内金属层接触所需要的最低厚度，也就是如传统工艺中在接触孔上方形成的底层金属的厚度。
第三步，涂覆光刻胶，以光刻胶定义打开RRAM底电极形成区域的窗口，如图7所示，光刻胶打开底电极形成区域的窗口，也就是接触孔钨栓的位置，窗口内接触孔钨栓上方的第二介质层。
第四步，利用氢氟酸溶液进行湿法刻蚀去除窗口内的第二介质层（氧化硅层），露出接触孔钨栓。如图8所示。
第五步，如图9所示，去除光刻胶。
第六步，在整个器件表面沉积底电极导电介质层；底电极导电介质层一般为氮化钛，采用PVD法沉积形成，沉积的厚度需将窗口内第二介质层所形成凹陷填满，并在氧化硅层表面整体覆盖一层。如图10所示。
第七步，进行CMP工艺，对沉积的底电极导电介质层进行研磨，将第二介质层上的氮化钛层研磨去除。
研磨时以第二介质层作为研磨终止层，研磨终止于第二介质层表面。接触孔钨栓上方的底电极制作完成。如图11所示。
通过上述方法形成的底电极层能够与接触孔钨栓保持良好的接触，且底电极层的厚度由第二介质层的厚度来进行控制，保持了较好的厚度均一性，能显著提升RRAM器件的性能。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：包含：
第一步，在制作RRAM的相应的第一介质层及接触孔钨栓填充之后，对第一介质层及接触孔钨栓进行研磨，使整个表面平坦化；
第二步，在整个器件表面再沉积一层第二介质层，覆盖在第一介质层及接触孔钨栓上；
第三步，涂覆光刻胶，以光刻胶定义打开RRAM底电极形成区域的窗口；
第四步，利用刻蚀工艺去除窗口内的第二介质层，露出接触孔钨栓；
第五步，去除光刻胶；
第六步，在整个器件表面沉积底电极导电介质层；
第七步，进行CMP工艺，对沉积的底电极导电介质层进行研磨。
2.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第一步中，所述接触孔贯穿第一介质层，所述第一介质层为氧化硅层；所述研磨采用CMP工艺。
3.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第二步中，沉积的氧化硅层的厚度需至少满足底电极金属层与介质层内金属层接触所需要的最低厚度。
4.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第三步中，光刻胶打开底电极形成区域的窗口，窗口内露出第二介质层，第二介质层下方为接触孔钨栓。
5.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第二步中，第二介质层采用CVD法进行沉积。
6.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第四步中，利用氢氟酸溶液进行湿法刻蚀去除窗口内的第二介质层，使窗口内的第二介质层下方的接触孔钨栓露出。
7.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第二介质层为氧化硅层。
8.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第六步中，底电极导电介质层采用PVD法沉积形成，沉积的厚度需将窗口内第二介质层所形成凹陷填满，并在氧化硅层表面整体覆盖一层。
9.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：所述第六步中，沉积的底电极导电介质层为氮化钛。
10.如权利要求1所述的在MOSFET接触孔上沉积RRAM底电极的工艺方法，其特征在于：以第二介质层作为研磨终止层，对沉积的底电极导电介质层进行CMP工艺，研磨掉氧化硅层上的底电极导电介质层，研磨终止于第二介质层表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011508314.4A CN112635518A (zh) | 2020-12-18 | 2020-12-18 | 在mosfet接触孔上沉积rram底电极的工艺方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011508314.4A CN112635518A (zh) | 2020-12-18 | 2020-12-18 | 在mosfet接触孔上沉积rram底电极的工艺方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112635518A true CN112635518A (zh) | 2021-04-09 |
Family
ID=75317404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011508314.4A Pending CN112635518A (zh) | 2020-12-18 | 2020-12-18 | 在mosfet接触孔上沉积rram底电极的工艺方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635518A (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659205A (zh) * | 2013-11-21 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | Rram的制造方法 |
| US20180366644A1 (en) * | 2017-06-15 | 2018-12-20 | Macronix International Co., Ltd. | Resistive random access memory device and method for manufacturing the same |
-
2020
- 2020-12-18 CN CN202011508314.4A patent/CN112635518A/zh active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104659205A (zh) * | 2013-11-21 | 2015-05-27 | 上海华虹宏力半导体制造有限公司 | Rram的制造方法 |
| US20180366644A1 (en) * | 2017-06-15 | 2018-12-20 | Macronix International Co., Ltd. | Resistive random access memory device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104037187B (zh) | 具有双间隔件的一晶体管和一阻变随机存取存储器的结构 | |
| EP2650937B1 (en) | RERAM device structure | |
| US7381982B2 (en) | Method for fabricating chalcogenide-applied memory | |
| US7332370B2 (en) | Method of manufacturing a phase change RAM device utilizing reduced phase change current | |
| US8941089B2 (en) | Resistive switching devices and methods of formation thereof | |
| CN109216541B (zh) | Mram与其的制作方法 | |
| CN100578753C (zh) | 存储器元件及其制造方法 | |
| CN109755142A (zh) | 键合结构及其形成方法 | |
| WO2022242673A1 (zh) | 一种半导体集成电路器件及其制造方法 | |
| US7687794B2 (en) | Method and structure for uniform contact area between heater and phase change material in PCRAM device | |
| CN105428528A (zh) | 三维相变存储器存储单元的制备方法 | |
| JP4552745B2 (ja) | 記憶素子及びその製造方法 | |
| US20070215987A1 (en) | Method for forming a memory device and memory device | |
| CN112635667A (zh) | 一种相变存储器单元及其制备方法 | |
| US9076519B2 (en) | Reram device structure | |
| CN113130388A (zh) | 形成存储器装置的方法，以及相关联装置及系统 | |
| CN112635518A (zh) | 在mosfet接触孔上沉积rram底电极的工艺方法 | |
| CN112635517A (zh) | 在mosfet铜介质上沉积rram底电极的工艺方法 | |
| US9153781B2 (en) | Method for manufacturing resistive random access storage unit | |
| CN109411601B (zh) | 阻变存储器及其制作方法 | |
| CN102376884B (zh) | 相变存储器相变层的制作方法 | |
| CN104425709A (zh) | 相变存储器的形成方法 | |
| CN112864310B (zh) | 半导体结构及其形成方法 | |
| CN113097380B (zh) | Mram与其的制作方法 | |
| CN102800805B (zh) | 相变存储单元及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210409 |
|
| RJ01 | Rejection of invention patent application after publication |