CN112635336A - 高效率底部填充方法 - Google Patents

高效率底部填充方法 Download PDF

Info

Publication number
CN112635336A
CN112635336A CN202011528624.2A CN202011528624A CN112635336A CN 112635336 A CN112635336 A CN 112635336A CN 202011528624 A CN202011528624 A CN 202011528624A CN 112635336 A CN112635336 A CN 112635336A
Authority
CN
China
Prior art keywords
underfill
filling
electrode
needle point
high efficiency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011528624.2A
Other languages
English (en)
Inventor
郑怀
刘洁
苏振鹏
刘胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN202011528624.2A priority Critical patent/CN112635336A/zh
Publication of CN112635336A publication Critical patent/CN112635336A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection

Abstract

本发明公开了一种高效率底部填充方法，S1、填充前，对于导电基板，则在四周远离芯片的位置制作绝缘区域，对于绝缘基板，则在四周靠近芯片的位置制作导电区域；S2、填充时，点胶机布胶，开启电晕放电装置产生离子风，离子风持续驱动底部填充胶铺展，在铺展过程中，对于导电基板，绝缘区域防止底部填充胶流出填充区域，对于绝缘基板，离子风定向驱动底部填充胶向导电区域运动，铺展后，底部填充胶在毛细力作用下充满填充区域；S3、填充后，关闭电晕放电装置，固化底部填充胶。本方法填充效率高、填充精度高、流程简单、成本低。

Description

高效率底部填充方法
技术领域
本发明属于电子封装技术领域，具体涉及一种高效率底部填充方法。
背景技术
底部填充作为倒装芯片封装的重要成型工艺，直接影响倒装芯片封装的可靠性。目前工业化最早、应用最广泛的底部填充方法为毛细驱动底部填充(Capillary PressureDriven Underfill)——用注射器或专用滴胶机将底部填充流体分布于芯片的一边(或多边)，流体在表面张力的作用下缓慢流向并充满芯片与基板之间的间隙，之后将芯片与基板一同放入烘箱中进行固化，使底部填充材料与基板、芯片和焊球粘结在一起。
毛细驱动型底部填充方法中毛细作用具有复杂性和低可控性，导致填充时间较长、出现卷气或空洞等，降低封装产品的可靠性。为了解决这些问题，已经开发了一些新的底部填充方法，如：压力驱动型底部填充方法——底部填充流体在压力的作用下注入并充满芯片和基板之间的间隙；无流动型底部填充方法——将回流和固化合并为一个工艺步骤，先在基板上放上填充流体，然后放置芯片并使下填充流体在压力作用下流动，最后回流焊料并固化下填充材料；晶圆级底部填充方法——先将底部填充材料通过印刷或涂覆的方式转移到晶圆上，然后将晶片切成单个芯片，最后通过表面贴装技术(Surface MountTechnology，SMT)将芯片组装在基板上；模塑底部填充方法——将模塑和底部填充过程合并为一个步骤，不仅填补了芯片与基板之间的间隙，而且覆盖了整个芯片，极大地提高了生产效率。
但是上述底部填充方法也存在问题：压力驱动型底部填充方法——虽然能快速填充，但是在底部填充流体中常伴随空气泡，降低了封装的可靠性，而且需要设置专门的模具，工艺复杂，成本较高；无流动型底部填充方法——虽然工艺简单，但是要求填充流体不含对回流焊接造成影响的颗粒，例如SiO2颗粒，且控制芯片上的焊球精准地放在基板的焊盘上也具有一定难度；晶圆级底部填充和模塑底部填充同样存在这些问题，都会导致倒装芯片可靠性下降。
由此可知，目前的底部填充生产工艺已经难以满足倒装芯片封装的要求，为适应大尺寸、高密度倒装芯片封装发展的需要，需要探索倒装芯片底部填充成型的新工艺。
发明内容
本发明的目的是提供提出了一种高效率底部填充方法，填充效率高、填充精度高、流程简单、成本低。
本发明所采用的技术方案是：
一种高效率底部填充方法，包括步骤：S1、填充前，对于导电基板，则在四周远离芯片的位置制作绝缘区域，对于绝缘基板，则在四周靠近芯片的位置制作导电区域；S2、填充时，点胶机布胶，开启电晕放电装置产生离子风，离子风持续驱动底部填充胶铺展，在铺展过程中，对于导电基板，绝缘区域防止底部填充胶流出填充区域，对于绝缘基板，离子风定向驱动底部填充胶向导电区域运动，铺展后，底部填充胶在毛细力作用下充满填充区域；S3、填充后，关闭电晕放电装置，固化底部填充胶。
进一步地，绝缘区域和导电区域的厚度小于填充间隙、宽度根据底部填充胶的溢出宽度进行调整。
进一步地，绝缘区域和导电区域的制作方法包括电镀、涂覆、贴膜和光刻。
进一步地，电晕放电装置采用针尖-平板电极形式，包括针尖电极、平板电极和高压电源，导电/绝缘基板放置在平板电极上，高压电源的正极和负极分别与针尖电极和平板电极连接，电晕放电装置的极间电压介于空气开始电离的电压与空气击穿电压之间。
进一步地，电晕放电装置通过控制针尖电极的针尖曲率、针尖电极与平板电极的距离和极间电压调整所产生的离子风的强度，在填充前选定针尖电极的针尖曲率和极间电压，在填充时控制针尖电极与平板电极的距离。
进一步地，填充时，针尖电极位于底部填充入口的上方，根据点胶位置进行移动。
进一步地，电晕放电装置采用平板-平板电极形式、针尖-环电极形式、针尖-栅电极形式或针尖-管电极形式。
进一步地，点胶机的控制参数包括喷嘴直径、点胶位置、出胶速率和移动速度。
进一步地，点胶机布胶时，对基板进行预热处理。
进一步地，固化底部填充胶的方法包括加热固化和风干固化。
本发明的有益效果是：
该方法在毛细力驱动底部填充的基础上，利用底部填充胶的介电特性，在离子风的作用下持续驱动底部填充胶铺展，提高了底部填充胶的运动速率，进而提高了填充效率，并且通过绝缘区域防止底部填充胶流出填充区域、通过导电区域实现底部填充胶的定向驱动，能高效控制底部填充胶的溢出宽度和形状，进一步提高了填充效率，而且实现了高精度填充；该方法流程简单，成本低，能实现不同粘度的底部填充胶、不同焊点节距的底部填充。
附图说明
图1是本发明实施例中进行底部填充时的示意图。
图2是本发明实施例中导电基板上制作绝缘区域的示意图。
图3是本发明实施例中绝缘基板上制作导电区域的示意图。
图中：1-针尖电极、2-点胶机、3-底部填充胶、4-芯片、5-焊球、6-绝缘区域、7-导电基板、8-加热台、9-导电区域。
具体实施方式
下面结合附图和实施例对本发明作进一步的说明。
一种高效率底部填充方法，包括步骤：
S1、目前常用的基板材料有硅、金属、陶瓷以及复合材料等，基本类型可简单划分有导电基板7和绝缘基板，填充前，对于导电基板7(见图1和图2)，则在四周远离芯片4的位置制作绝缘区域6，对于绝缘基板(见图3)，则在四周靠近芯片4的位置制作导电区域9，绝缘区域6和导电区域9可以采用电镀、涂覆、贴膜、光刻等方法制作，优选涂覆，制作的绝缘区域6和导电区域9的厚度小于填充间隙、宽度根据底部填充胶3的溢出宽度进行调整。
S2、填充时，点胶机2布胶，开启电晕放电装置产生离子风，离子风持续驱动底部填充胶3铺展，在铺展过程中，对于导电基板7，绝缘区域6防止底部填充胶3流出填充区域，对于绝缘基板，离子风定向驱动底部填充胶3向导电区域9运动，铺展后，底部填充胶3在毛细力作用下充满填充区域；底部填充胶3属于介电流体，是一种由热固性树脂、无机填充剂、固化剂、催化剂和其他添加剂(例如分散剂，增韧剂等)组成的液体密封剂，其组成成分对本方法填充效果均无影响。
如图1所示，在本实施例中，电晕放电装置采用针尖-平板电极形式，包括针尖电极1、平板电极和高压电源，导电/绝缘基板放置在平板电极上，高压电源的正极和负极分别与针尖电极1和平板电极连接，电晕放电装置的极间电压介于空气开始电离的电压与空气击穿电压之间，填充时针尖电极1位于底部填充入口的上方并根据点胶位置进行移动。电晕放电装置还可以采用平板-平板电极形式、针尖-环电极形式、针尖-栅电极形式、针尖-管电极形式等。
电晕放电装置通过控制针尖电极1的针尖曲率、针尖电极1与平板电极的距离和极间电压调整所产生的离子风的强度，在填充前选定针尖电极1的针尖曲率和极间电压，在填充时控制针尖电极1与平板电极的距离；针尖电极1的针尖曲率和针尖电极1与平板电极的距离增大时均会导致极间电压增大，极间电压增大时离子风的强度随之增大，离子风的强度越大填充速率越高。
点胶机2的类型不受限制，可以采用时间/压力式、阿基米德螺杆式、活塞式、蠕动式等。点胶机2的控制参数包括喷嘴直径、点胶位置、出胶速率和移动速度。点胶机2布胶时，可以对基板进行预热处理，降低底部填充胶3的粘度，增大底部填充胶3的流动性能，减少填充时间。
S3、填充后，关闭电晕放电装置，固化底部填充胶3，可以采用加热固化、风干固化等方法固化底部填充胶3，如采用加热固化，则需在平板电极下方设置加热台8。
该方法在毛细力驱动底部填充的基础上，利用底部填充胶3的介电特性，在离子风的作用下持续驱动底部填充胶3铺展，提高了底部填充胶3的运动速率，进而提高了填充效率，并且通过绝缘区域6防止底部填充胶3流出填充区域、通过导电区域9实现底部填充胶3的定向驱动，能高效控制底部填充胶3的溢出宽度和形状，进一步提高了填充效率，而且实现了高精度填充；该方法流程简单，成本低，能实现不同粘度的底部填充胶3、不同焊点节距的底部填充。
应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (10)

1.一种高效率底部填充方法，其特征在于：包括步骤，S1、填充前，对于导电基板，则在四周远离芯片的位置制作绝缘区域，对于绝缘基板，则在四周靠近芯片的位置制作导电区域；S2、填充时，点胶机布胶，开启电晕放电装置产生离子风，离子风持续驱动底部填充胶铺展，在铺展过程中，对于导电基板，绝缘区域防止底部填充胶流出填充区域，对于绝缘基板，离子风定向驱动底部填充胶向导电区域运动，铺展后，底部填充胶在毛细力作用下充满填充区域；S3、填充后，关闭电晕放电装置，固化底部填充胶。
2.如权利要求1所述的高效率底部填充方法，其特征在于：绝缘区域和导电区域的厚度小于填充间隙、宽度根据底部填充胶的溢出宽度进行调整。
3.如权利要求1所述的高效率底部填充方法，其特征在于：绝缘区域和导电区域的制作方法包括电镀、涂覆、贴膜和光刻。
4.如权利要求1所述的高效率底部填充方法，其特征在于：电晕放电装置采用针尖-平板电极形式，包括针尖电极、平板电极和高压电源，导电/绝缘基板放置在平板电极上，高压电源的正极和负极分别与针尖电极和平板电极连接，电晕放电装置的极间电压介于空气开始电离的电压与空气击穿电压之间。
5.如权利要求4所述的高效率底部填充方法，其特征在于：电晕放电装置通过控制针尖电极的针尖曲率、针尖电极与平板电极的距离和极间电压调整所产生的离子风的强度，在填充前选定针尖电极的针尖曲率和极间电压，在填充时控制针尖电极与平板电极的距离。
6.如权利要求4所述的高效率底部填充方法，其特征在于：填充时，针尖电极位于底部填充入口的上方，根据点胶位置进行移动。
7.如权利要求1所述的高效率底部填充方法，其特征在于：电晕放电装置采用平板-平板电极形式、针尖-环电极形式、针尖-栅电极形式或针尖-管电极形式。
8.如权利要求1所述的高效率底部填充方法，其特征在于：点胶机的控制参数包括喷嘴直径、点胶位置、出胶速率和移动速度。
9.如权利要求1所述的高效率底部填充方法，其特征在于：点胶机布胶时，对基板进行预热处理。
10.如权利要求1所述的高效率底部填充方法，其特征在于：固化底部填充胶的方法包括加热固化和风干固化。
CN202011528624.2A 2020-12-22 2020-12-22 高效率底部填充方法 Pending CN112635336A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011528624.2A CN112635336A (zh) 2020-12-22 2020-12-22 高效率底部填充方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011528624.2A CN112635336A (zh) 2020-12-22 2020-12-22 高效率底部填充方法

Publications (1)

Publication Number Publication Date
CN112635336A true CN112635336A (zh) 2021-04-09

Family

ID=75320899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011528624.2A Pending CN112635336A (zh) 2020-12-22 2020-12-22 高效率底部填充方法

Country Status (1)

Country Link
CN (1) CN112635336A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114308527A (zh) * 2021-11-09 2022-04-12 天芯互联科技有限公司 一种填胶装置及其填胶方法
CN115568108A (zh) * 2022-09-26 2023-01-03 江苏振宁半导体研究院有限公司 一种超薄器件封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN101692435A (zh) * 2009-10-15 2010-04-07 苏州博创集成电路设计有限公司 绝缘体上硅的深槽隔离结构刻蚀及填充方法
CN106686872A (zh) * 2017-02-09 2017-05-17 江苏升元菲尔科技发展有限公司 一种平板针尖放电式等离子发生体
CN110429066A (zh) * 2019-07-29 2019-11-08 上海先方半导体有限公司 一种电子封装器件及底填方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1219767A (zh) * 1997-12-08 1999-06-16 东芝株式会社 半导体功率器件的封装及其组装方法
CN101692435A (zh) * 2009-10-15 2010-04-07 苏州博创集成电路设计有限公司 绝缘体上硅的深槽隔离结构刻蚀及填充方法
CN106686872A (zh) * 2017-02-09 2017-05-17 江苏升元菲尔科技发展有限公司 一种平板针尖放电式等离子发生体
CN110429066A (zh) * 2019-07-29 2019-11-08 上海先方半导体有限公司 一种电子封装器件及底填方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114308527A (zh) * 2021-11-09 2022-04-12 天芯互联科技有限公司 一种填胶装置及其填胶方法
CN115568108A (zh) * 2022-09-26 2023-01-03 江苏振宁半导体研究院有限公司 一种超薄器件封装方法
CN115568108B (zh) * 2022-09-26 2023-08-18 江苏振宁半导体研究院有限公司 一种超薄器件封装方法

Similar Documents

Publication Publication Date Title
CN112635336A (zh) 高效率底部填充方法
CN100592538C (zh) 高亮度白色光发光二极管的封装方法
US6913945B2 (en) Method of mounting a chip
CN103109361B (zh) 一种半导体封装中的底胶填充方法及设备
JP2008147601A (ja) フリップチップ接合方法及び半導体装置の製造方法
CN104124216A (zh) 一种基板片式载体csp封装件及其制造方法
CN207097856U (zh) 封装元件、电路板及照明装置
CN105428266A (zh) 具有介质桥的芯片倒装共晶键合方法及获得的产物
US6187613B1 (en) Process for underfill encapsulating flip chip driven by pressure
CN108807649A (zh) 一种led光源塑封方法
CN107824393A (zh) 一种带超声振动的点胶装置及使用其进行的点胶方法
CN108847439B (zh) 一种发光二极管的封装方法及发光二极管
US20040214370A1 (en) Method for efficient capillary underfill
CN108940729B (zh) 一种压力传感器芯片的防腐邦定方法
JPH10112476A (ja) 半導体装置の製造方法
US11938660B2 (en) Mold die, resin molding apparatus, and method for producing resin molded product
JPH1187420A (ja) 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
JP2001024017A (ja) 電子部品の製造装置及び製造方法
CN105449087A (zh) 一种倒装led芯片的固晶方法
CN1922942A (zh) 电子零部件安装方法及其使用的电路板和电路板单元
CN111128773A (zh) 一种贴装芯片的方法
CN111174119B (zh) 一种led柔性灯丝的制作方法
JP2003007737A (ja) Ｉｃチップの封止方法および封止装置
EP4122706A1 (en) Molding method
US11849545B2 (en) Circuit formation method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination