CN112635300A - 晶圆背面减薄工艺方法 - Google Patents

晶圆背面减薄工艺方法 Download PDF

Info

Publication number
CN112635300A
CN112635300A CN202011508325.2A CN202011508325A CN112635300A CN 112635300 A CN112635300 A CN 112635300A CN 202011508325 A CN202011508325 A CN 202011508325A CN 112635300 A CN112635300 A CN 112635300A
Authority
CN
China
Prior art keywords
wafer
thinning process
burrs
etching
passivation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011508325.2A
Other languages
English (en)
Other versions
CN112635300B (zh
Inventor
蒋志伟
吴长明
冯大贵
王玉新
祝建
张宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202011508325.2A priority Critical patent/CN112635300B/zh
Publication of CN112635300A publication Critical patent/CN112635300A/zh
Application granted granted Critical
Publication of CN112635300B publication Critical patent/CN112635300B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02021—Edge treatment, chamfering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种晶圆背面减薄工艺方法，适用于功率器件的背面减薄工艺，在晶圆上的钝化层刻蚀过程中加入重聚合物，同步进行倒角步骤；钝化层在刻蚀过程中会产生毛刺，利用重聚合物的特性在刻蚀过程中对毛刺进行轰击，改善毛刺尖锐程度和密集程度；在后续的背面减薄工艺完成之后，由于重聚合物的轰击导致钝化层刻蚀产生的毛刺被削弱，降低了临时粘接剂与晶圆的接触面积，使临时粘接剂与晶圆之间的粘附力降低，掲膜时残胶更容易去除，不容易留有残胶。

Description

晶圆背面减薄工艺方法
技术领域
本发明涉及半导体器件制造工艺领域，特别是指一种在晶圆背面减薄的工艺方法。
背景技术
随着集成电路制造工艺的特征尺寸CD的不断缩小，单位面积上晶体管电路的数量倍增，功能也随之越显强大。然而在集成密度大幅提高的同时，热源开始在芯片上形成了集中的现象，如何降低器件热阻，做好器件的散热和冷却，成为了一个关键的问题。
芯片的超薄化方法之一就是研磨减薄，晶圆上的器件以及连接电路的有效区域的厚度一般为5至10μm，为了保证其功能，都需要一定的支撑厚度，这个支撑厚度有一个20至30μm的晶圆厚度极限。但这个厚度实际上只占用了整个晶圆厚度的一小部分，其余厚度的衬底只是为了保证硅片在制造、测试和运送过程中有足够的强度。
在晶圆上的集成电路制作完成后，需要对硅片进行背面减薄(backside grindingor backside thinning），使其达到所需的厚度。
对于一些特殊功能的芯片，如功率器件，还要在背面减薄后，继续在背面蒸镀金属(backside metal deposition), 紧接着从背面引出电极，再对晶圆进行划片（die saw），形成一个个减薄的裸芯片（die），最后进行封装。
为了防止晶圆电路在背面研磨过程中断裂，需要使用临时粘接剂将晶圆正面固定在有支撑性的基板上，在减薄工艺完成后将晶圆从支撑基板上剥离。
某些功率MOSFET产品在钝化刻蚀时需要将接触PAD和划片道（Scribe Line）同时打开，由于功率MOSFET产品钝化刻蚀去除率较大，在PAD打开接触到金属AL时，AL原子或含AL聚合物易与划片道中的氧化物结合，变得难以去除，在划片道出现毛刺，类似“长草”现象，如图1所示。导致在后续的减薄工艺完成后的撕膜时，出现残胶问题。
发明内容
本发明所要解决的技术问题在于提供一种晶圆背面减薄工艺方法，解决减薄工艺中残胶难以去除的问题。
本发明所述的一种晶圆背面减薄工艺方法，适用于功率器件的背封减薄工艺，在晶圆上的钝化层刻蚀过程中加入重聚合物，同步进行倒角步骤。
进一步的改进是，所述的重聚合物包含C4F8。
进一步的改进是，钝化层在刻蚀过程中会产生毛刺，利用重聚合物的特性在刻蚀过程中对毛刺进行轰击，改善毛刺尖锐程度和密集程度。
进一步的改进是，所述毛刺是钝化层刻蚀时打开PAD区接触到金属，金属原子或者金属聚合物与氧化层结合，产生毛刺。
进一步的改进是，所述毛刺产生与晶圆上的划片道中。
进一步的改进是，在钝化层刻蚀及倒角步骤之后，还包括在晶圆正面使用临时粘接剂将晶圆固定在支撑性基板上，进行背面减薄工艺。
进一步的改进是，背面减薄工艺完成之后，由于重聚合物的轰击导致钝化层刻蚀产生的毛刺被削弱，降低了临时粘接剂与晶圆的接触面积，使临时粘接剂与晶圆之间的粘附力降低，掲膜时残胶更容易去除。
本发明所述的晶圆背面减薄工艺方法，在钝化层刻蚀中引入重聚合物，利用重聚合物对划片道内的毛刺进行轰击，使之毛刺被削弱，使划片道内的表面更为平滑，在背面减薄工艺完成之后，将晶圆正面从支撑性基板上分离时，胶与晶圆之间的粘附力降低，揭膜时不容易留有残胶。
附图说明
图1 是钝化层刻蚀之后划片道内出现毛刺的显微图。
图2 是本发明实施例钝化层刻蚀中引入C4F8重聚合物削弱毛刺的示意图。
图3 是本发明实施例削弱毛刺使之更加平滑的剖面显微图。
具体实施方式
为了使本发明的内容更加清楚易懂，下面结合具体实施例和附图对本发明的内容进行详细描述，但本发明所涉及的技术内容不仅限于所给出的具体实施例。
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。作为说明书示意图，为了将说明效果更加明显便于本领域技术人员理解，可能会放大某些部分的特征，特此说明。
本发明所述的一种晶圆背面减薄工艺方法，适用于所有功率器件的背面减薄工艺。由于功率器件在制作钝化层刻蚀时，容易在划片道内产生毛刺，在背面减薄工艺时，晶圆正面需要使用临时粘接剂将晶圆粘接在支撑性基板上，以对晶圆提供结构保护，分担应力，防止晶圆背面减薄工艺研磨时晶圆受到不平衡的应力导致损伤甚至破损。在研磨减薄之后需要将晶圆再次从支撑性基板上分离下来。
由于毛刺主要发生在划片道中，毛刺是钝化层刻蚀时打开PAD区接触到金属，主要是铝、铝原子或者铝聚合物与氧化层结合，产生毛刺。
本发明在晶圆上的钝化层刻蚀过程中加入重聚合物，同步进行倒角步骤。如图2所示，利用重聚合物的轰击作用，同时对钝化层刻蚀过程中产生的毛刺进行轰击，利用重聚合物的特性在刻蚀过程中对毛刺进行轰击，使得毛刺的尖锐部分不断被轰击，其表面形貌不断发生变化，改善毛刺尖锐程度和密集程度，尖锐部分不断被圆化、平滑，如图3所示。
将晶圆正面利用临时粘接剂粘附在支撑性基板上，进行晶圆背面减薄工艺，研磨过程中支撑性基板能分担晶圆收到的研磨应力，保护晶圆，防止晶圆受到损伤甚至破损。背面减薄工艺完成之后，需要将晶圆与支撑性基板分离。
由于重聚合物的轰击导致钝化层刻蚀产生的毛刺被削弱，降低了临时粘接剂与晶圆的接触面积，使临时粘接剂与晶圆之间的粘附力降低，在分离晶圆与支撑性基板时更容易，且晶圆上的残胶更容易去除。
本实施例采用的重聚合物为八氟环丁烷C4F8，为半导体行业常用的刻蚀气体，材料易于取得。当然，本发明所述的重聚合物不仅限于八氟环丁烷，任何具有相同功效、可实现本发明技术思想的的刻蚀气体介质均属于本发明所涉及的重聚合物的范围之内。
本发明所述的晶圆背面减薄工艺方法，在钝化层刻蚀中引入重聚合物，利用重聚合物对划片道内的毛刺进行轰击，使之毛刺被削弱，使划片道内的表面更为平滑，在背面减薄工艺完成之后，将晶圆正面从支撑性基板上分离时，胶与晶圆之间的粘附力降低，揭膜时不容易留有残胶。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种晶圆背面减薄工艺方法，适用于功率器件的背面减薄工艺，其特征在于：在晶圆上的钝化层刻蚀过程中加入重聚合物，同步进行倒角步骤。
2.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：所述的重聚合物包含C4F8。
3.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：钝化层在刻蚀过程中会产生毛刺，利用重聚合物的特性在刻蚀过程中对毛刺进行轰击，改善毛刺尖锐程度和密集程度。
4.如权利要求3所述的晶圆背面减薄工艺方法，其特征在于：所述毛刺是钝化层刻蚀时打开PAD区接触到金属，金属原子或者金属聚合物与氧化层结合，产生毛刺。
5.如权利要求4所述的晶圆背面减薄工艺方法，其特征在于：所述的金属为铝。
6.如权利要求3所述的晶圆背面减薄工艺方法，其特征在于：所述毛刺产生与晶圆上的划片道中。
7.如权利要求1所述的晶圆背面减薄工艺方法，其特征在于：在钝化层刻蚀及倒角步骤之后，还包括在晶圆正面使用临时粘接剂将晶圆固定在支撑性基板上，进行背面减薄工艺。
8.如权利要求7所述的晶圆背面减薄工艺方法，其特征在于：背面减薄工艺完成之后，由于重聚合物的轰击导致钝化层刻蚀产生的毛刺被削弱，降低了临时粘接剂与晶圆的接触面积，使临时粘接剂与晶圆之间的粘附力降低，掲膜时残胶更容易去除。
CN202011508325.2A 2020-12-18 2020-12-18 晶圆背面减薄工艺方法 Active CN112635300B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011508325.2A CN112635300B (zh) 2020-12-18 2020-12-18 晶圆背面减薄工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011508325.2A CN112635300B (zh) 2020-12-18 2020-12-18 晶圆背面减薄工艺方法

Publications (2)

Publication Number Publication Date
CN112635300A true CN112635300A (zh) 2021-04-09
CN112635300B CN112635300B (zh) 2022-07-05

Family

ID=75317406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011508325.2A Active CN112635300B (zh) 2020-12-18 2020-12-18 晶圆背面减薄工艺方法

Country Status (1)

Country Link
CN (1) CN112635300B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082847A1 (en) * 2001-10-26 2003-05-01 I-Fire Technologies, Inc. Method and apparatus for wafer thinning
US20050085050A1 (en) * 2003-10-21 2005-04-21 Draney Nathan R. Substrate thinning including planarization
CN105097487A (zh) * 2014-05-16 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种晶圆背面减薄工艺
CN105575760A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构的制作方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107706102A (zh) * 2017-09-19 2018-02-16 上海华虹宏力半导体制造有限公司 晶圆背面减薄工艺方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030082847A1 (en) * 2001-10-26 2003-05-01 I-Fire Technologies, Inc. Method and apparatus for wafer thinning
US20050085050A1 (en) * 2003-10-21 2005-04-21 Draney Nathan R. Substrate thinning including planarization
CN105097487A (zh) * 2014-05-16 2015-11-25 北京北方微电子基地设备工艺研究中心有限责任公司 一种晶圆背面减薄工艺
CN105575760A (zh) * 2014-10-10 2016-05-11 中芯国际集成电路制造(上海)有限公司 一种半导体结构的制作方法
CN107369611A (zh) * 2017-07-11 2017-11-21 上海朕芯微电子科技有限公司 新型晶圆减薄背面金属化工艺
CN107706102A (zh) * 2017-09-19 2018-02-16 上海华虹宏力半导体制造有限公司 晶圆背面减薄工艺方法

Also Published As

Publication number Publication date
CN112635300B (zh) 2022-07-05

Similar Documents

Publication Publication Date Title
JP5558531B2 (ja) デバイスウェーハーをキャリヤー基板に逆に装着する方法
US11097306B2 (en) Support for bonding a workpiece and method thereof
JP4791843B2 (ja) 接着フィルム付きデバイスの製造方法
CN107533964B (zh) 掩模一体型表面保护膜
JP5717420B2 (ja) 切削加工用粘着テープ
US20100015782A1 (en) Wafer Dicing Methods
JP5259121B2 (ja) レーザー加工方法を用いた半導体装置の製造方法
JP2005340796A (ja) 半導体ウエハ表面保護フィルム及び該保護フィルムを用いる半導体ウエハの保護方法
WO2001041218A1 (fr) Procede de recyclage d'une plaquette separee et plaquette separee recyclee
US20090311849A1 (en) Methods of separating integrated circuit chips fabricated on a wafer
CN102024685A (zh) 包含侧缘形状和织构的半导体晶片
JP2005260204A (ja) 半導体装置の製造方法
US7655539B2 (en) Dice by grind for back surface metallized dies
TW201923862A (zh) 半導體晶片之製造方法
WO2023019819A1 (zh) 晶圆切割方法
TW202003150A (zh) 全邊切削之晶圓加工方法
JP6314047B2 (ja) ウエーハの加工方法
JPWO2018043391A1 (ja) マスク一体型表面保護テープ
CN112635300B (zh) 晶圆背面减薄工艺方法
JP6509614B2 (ja) ウエーハの分割方法
JP7551787B2 (ja) ウエハの裏面研削方法及び電子デバイスの製造方法
US20190267245A1 (en) Peeling method for peeling off substrate from support plate
JP2018026398A (ja) デバイスウエーハの加工方法
KR20110017728A (ko) 본드패드 산화를 방지하는 웨이퍼 소잉방법
TWI556303B (zh) 分離晶圓基材上表層之複數個半導體元件晶粒方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant