CN112632889B - 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法 - Google Patents

一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法 Download PDF

Info

Publication number
CN112632889B
CN112632889B CN202011501744.3A CN202011501744A CN112632889B CN 112632889 B CN112632889 B CN 112632889B CN 202011501744 A CN202011501744 A CN 202011501744A CN 112632889 B CN112632889 B CN 112632889B
Authority
CN
China
Prior art keywords
thickness
layer
fin
reflection layer
wavelength
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011501744.3A
Other languages
English (en)
Other versions
CN112632889A (zh
Inventor
彭翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Original Assignee
Shanghai IC R&D Center Co Ltd
Shanghai IC Equipment Material Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC R&D Center Co Ltd, Shanghai IC Equipment Material Industry Innovation Center Co Ltd filed Critical Shanghai IC R&D Center Co Ltd
Priority to CN202011501744.3A priority Critical patent/CN112632889B/zh
Publication of CN112632889A publication Critical patent/CN112632889A/zh
Application granted granted Critical
Publication of CN112632889B publication Critical patent/CN112632889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/337—Design optimisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法，包括用硬掩膜层填平分布有密集和孤立的FIN鳍式器件衬底；根据工艺要求确定在硬掩膜层上依次形成抗反射层的厚度范围和光刻胶层的厚度，选取抗反射层的厚度范围中的N个厚度值(T1、T2、…TN)；使用软件模拟出光刻胶和抗反射层在193纳米曝光波长下反射率最低时的最佳抗反射层厚度Ti；根据Ti值使用软件反推出反射率最大时对应的紫外光波长，使用这个波长紫外光代替可见光对鳍式衬底进行平坦度的侦测。因此，本发明避免了衬底FIN信息的反射所造成平坦度测量误侦测，消除了失焦影响；且根据光刻胶层和抗反射层的平整度信息，获得了光刻最佳聚焦点，改善了光刻图形形貌和线宽差异，提高了器件的合格率。

Description

一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法
技术领域
本发明涉及半导体集成电路工艺技术领域，特别是涉及一种改善鳍式器件(鳍式场效应晶体管器件Fin Field-Effect Transistor，FinFET)衬底图形不平坦对光刻聚焦影响的方法。
背景技术
在集成电路(IC)制造过程中，光刻工艺是较为常用的工艺流程。请参阅图1，图1所示为现有技术中平板晶体管(Planar MOS)光刻聚焦系统的反射示意图。如图1所示，该传统的平板晶体管从上到下因此至少包括衬底层(Silicon substrate)、覆盖有硬腌膜(Hardmask)的图形化层(pattern layer)、抗反射层(BARC)和光刻胶(Resist)。
本领域技术人员清楚，对传统的平板晶体管(Planar MOS)执行曝光工艺之前，通常都需要进行晶圆衬底曝光区域平坦度的测量(leveling)。光刻机在做平坦度的测量过程中是采用可见光(波长600纳米～1050纳米)照射曝光区域，这种光可以穿过光刻胶(Resist)和抗反射层(BARC)以及一些可透光的中间层，将衬底上的高低不平的图形化层情况反射反馈到光刻聚焦系统(如图1所示)；然后，光刻机针对每一个曝光区域的平坦度进行聚焦补正以达到一一对应的最佳曝光焦点。
若在同一个曝光区域中所测量结果为高低不平点的值，则取高低不平点的平均值作为焦点，这样只要这层光刻焦深(Depth of focus简称DOF)工艺窗口足够就能够弥补高低不平带来的失焦(defocus)。
随着集成电路(IC)技术的发展，图形线宽(CD)越来越小，晶体管也由平板器件转化到鳍式场效应晶体管。请参阅图2，图2所示为鳍式场效应晶体管器件光刻聚焦系统的反射示意图。如图2所示，鳍式场效应晶体管器件最大特征是一根根平行的鳍(FIN)立在衬底(Silicon substrate)上，其高度约有100纳米。
在这些FIN上覆盖硬掩膜层(hard mask)填平，然后涂上抗反射层和光刻胶进行光刻工艺，光刻机在做平坦度的测量leveling时，会将FIN高度的信息反馈回去，由于一个曝光区域内不同位置FIN的分布不一样，有的地方密集分布，有的地方孤立分布，这样导致平坦度的测量leveling误侦测，即会将密集和孤立FIN的信息反馈回去进行补正，带来不必要的失焦(如图2所示)。再加上，由于鳍式场效应晶体管器件由于图形线宽的缩小，其相应的光刻焦深工艺窗口也变小，如果不能弥补这种失焦，就会直接导致图形形貌和线宽差异以及最终器件良率的不合格。
发明内容
本发明的目的在于克服上述鳍式场效应晶体管器件平坦度的测量误侦测带来的问题，提供一种改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法，其通过使用短波长紫外光代替可见光，并模拟出在一定厚度的光刻胶和抗反射层对应的最强反射率紫外光波长来做平坦度的测量leveling，旨在克服上述鳍式场效应晶体管器件平坦度的测量leveling误侦测带来的问题。
为实现上述目的，本发明的技术方案如下：
一种改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法，其包括如下步骤：
步骤S1：提供一鳍式场效应晶体管器件衬底，所述鳍式场效应晶体管器件衬底上的不同位置分布有FIN(鳍结构)密集区域和FIN孤立区域，并采用硬掩膜层覆盖填平所述FIN密集区域和FIN孤立区域；
步骤S2：根据工艺要求，确定在所述硬掩膜层上依次形成抗反射层的厚度范围和光刻胶层的厚度，选取所述抗反射层的厚度范围中的N个厚度值T1、T2、…TN，根据所述抗反射层的N个厚度值T1、T2、…TN分别搭配所述光刻胶层的厚度、所述抗反射层与所述光刻胶层在193纳米波长紫外光下的折射率、以及所述硬掩膜层材料的介电系数，仿真模拟出所述抗反射层的厚度与反射率关系曲线图；
步骤S3：根据所述抗反射层的厚度与反射率关系曲线图，选择所述抗反射层厚度范围内反射率最低点对应的抗反射层厚度为最佳抗反射层厚度Ti；
步骤S4：确定位于紫外光波长范围中的M个紫外光波长值L1、L2、…LM，其中，所述M个紫外光波长值L1、L2、…LM介于200nm～400nm之间；
步骤S5：根据所述M个紫外光波长值L1、L2、…LM，以及所述抗反射层的材料最佳厚度Ti，仿真模拟反推出反射率最大时对应的紫外光波长值Lj，所述紫外光波长值Lj介于200nm～400nm之间；
步骤S6：使用上述仿真模拟出的紫外光波长值Lj对所述鳍式场效应晶体管器件衬底进行光刻曝光前曝光区域平坦度的侦测。
进一步地，所述抗反射层的厚度范围为大于等于A纳米，小于等于B纳米；将所述抗反射层的厚度范围分成N个等份，每一个所述等份的值为X＝(B-A)/N纳米，得到N个所述抗反射层的厚度值A、A+X、A+2X、…A+NX；其中，B＝A+NX。
进一步地，所述紫外光波长值的范围为大于等于C纳米，小于等于D纳米；将所述紫外光波长值范围分成M个等份，每一个所述等份的值为Y＝(D-C)/M纳米，得到M个所述紫外光波长值C、C+X、C+2X、…C+MY；其中，D＝C+MY。
进一步地，所述紫外光波长值范围为248纳米～400纳米。
进一步地，所述仿真模拟利用软件完成，所述软件包括S-litho软件。
从上述技术方案可以看出，本发明提供的一种改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法，相较于光刻机传统方法使用可见光对衬底平坦度做leveling侦测，其利用紫外光在硬掩膜层的吸收率比可见光高，避免了反射衬底FIN的信息造成leveling误侦测引起不必要的失焦影响；另外，由于选取的紫外光Lj在光刻胶和抗反射层反射率最大能够形成干涉增强效应，能够更真实的反馈光刻胶和抗反射层的平整度信息，得到真实的光刻最佳聚焦点，从而改善了光刻图形形貌和线宽差异，提高了器件的合格率。
附图说明
图1所示为现有技术中平板晶体管(Planar MOS)光刻聚焦系统的反射示意图
图2所示为鳍式场效应晶体管器件光刻聚焦系统的反射示意图
图3所示为本发明改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法一较佳实施例的流程示意图
图4所示为本发明实施例中在不同波长紫外光下的反射率与抗反射层厚度的曲线示意图，其中，w1为193纳米紫外光，w2～w5为波长200纳米～400纳米范围内的紫外光
图5所示为本发明实施例中硬掩膜材料在不同波长光下的吸光曲线图，其中λ为光的波长，k为硬掩膜材料的介电常数
图6所示为本发明实施例中光刻机使用紫外光在鳍式场效应晶体管器件衬底上做leveling的发射结果示意图
具体实施方式
下面结合附图3-6，对本发明的具体实施方式作进一步的详细说明。
在本发明的实施例中，在对鳍式场效应晶体管器件衬底光刻在曝光之前都需要进行晶圆衬底曝光区域平坦度的测量(leveling)，为能够更真实的反馈光刻胶和抗反射层的平整度信息，得到真实的光刻最佳聚焦点，以改善光刻图形形貌、线宽差异和器件良率。本发明提供的一种改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法，包括：提供一种鳍式场效应晶体管器件衬底，其上分布有密集和孤立的FIN并用硬掩膜层填平，然后进行光刻工艺；使用S-litho软件模拟出光刻胶和抗反射层在193纳米曝光波长下的最佳厚度Ti，然后根据Ti值使用相同软件反推出反射率最大时对应的介于200nm～400nm之间的紫外光波长Lj，使用这个波长的紫外光代替可见光对这种鳍式衬底进行leveling侦测，其优点在于短波长的紫外光在硬掩膜层的吸收率比可见光高，不会反射衬底FIN分布不均匀的信息造成leveling误侦测引起不必要的失焦影响；并且紫外光Lj在光刻胶和抗反射层反射率最大时能形成干涉增强效应，能够更真实的反馈光刻胶和抗反射层的平整度信息，得到真实的光刻最佳聚焦点。
请参阅图3，图3所示为本发明改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法一较佳实施例的流程示意图。如图3所示，该改善鳍式场效应晶体管器件衬底图形不平坦对光刻聚焦影响的方法具体包括如下步骤：
步骤S1：提供一鳍式场效应晶体管器件衬底，所述鳍式场效应晶体管器件衬底上的不同位置分布有FIN(鳍结构)密集区域和FIN孤立区域，并采用硬掩膜层覆盖填平所述FIN密集区域和FIN孤立区域；
步骤S2：根据工艺要求，确定在所述硬掩膜层上依次形成抗反射层的厚度范围和光刻胶层的厚度，选取所述抗反射层的厚度范围中的N个厚度值T1、T2、…TN，根据所述抗反射层的N个厚度值T1、T2、…TN分别搭配所述光刻胶层的厚度、所述抗反射层与所述光刻胶层在193纳米波长紫外光下的折射率、以及所述硬掩膜层材料的介电系数，仿真模拟出所述抗反射层的厚度与反射率关系曲线图。
在本发明的一个较佳的实施例中，根据光刻工艺要求，已知衬底不同膜层的厚度以及各层(包括光刻胶和抗反射层)在193纳米波长紫外光下的折射率(n)&硬掩膜材料的介电系数(k)。例如，所述抗反射层的厚度范围为大于等于A纳米，小于等于B纳米；将所述抗反射层的厚度范围分成N个等份，每一个所述等份的值为X＝(B-A)/N纳米，得到N个所述抗反射层的厚度值A、A+X、A+2X、…A+NX；其中，B＝A+NX。
步骤S3：根据所述抗反射层的厚度与反射率关系曲线图，选择所述抗反射层厚度范围内反射率最低点对应的抗反射层厚度为最佳抗反射层厚度Ti。
请参阅图4，图4所示为本发明实施例中在不同波长紫外光下的反射率与抗反射层厚度的曲线示意图，其中，w1为193纳米紫外光，w2～w5为波长200纳米～400纳米范围内的紫外光。
如图4所示，根据光刻工艺要求，已知衬底不同膜层的厚度以及各层(包括光刻胶和抗反射层)在193纳米波长紫外光下的折射率(n)&介电系数(k)，使用S-litho软件模拟出不同抗反射层厚度与反射率关系曲线图，然后，选择反射率最低点对应的厚度为最佳抗反射层厚度Ti。
如图4所示，使用S-litho软件模拟出抗反射层厚度(Bare Thickness)与反射率(Reflectivity)关系曲线图，然后，选择反射率最低点对应的厚度为最佳厚度。波长w1{193纳米}对应反射最低点厚度即为Ti，图中波长w1{193纳米}对应反射最低点厚度为Ti为0.08微米。
在本发明的实施例中，采用波长较短(通常选择的范围是200纳米～400纳米)的紫外光(UV)代替可见光对鳍式场效应晶体管器件衬底进行leveling侦测，由于紫外光波长短能量更大相比可见光更易被材料吸收，这样，透过光刻胶和抗反射层的紫外光大部分被覆盖的硬掩膜层吸收(如图5所示)，不会反射衬底FIN的高度信息(如图6所示)。
具体地，需执行步骤S4：确定位于紫外光波长范围中的M个紫外光波长值L1、L2、…LM，其中，所述M个紫外光波长值L1、L2、…LM介于200nm～400nm之间。其中，考虑到光刻胶曝光敏感度，特别注意模拟出的紫外光(UV)光波长需要大于193纳米，并尽量远离该193纳米波长，一般大于248纳米对193纳米光刻胶不会造成影响。因此，所述M个紫外光波长值L1、L2、…LM应大于193纳米，通常选择在200纳米～400纳米之间；较佳地，所述紫外光波长值范围为248纳米～400纳米。
在本发明的一个较佳实施例中，所述紫外光波长值的范围为大于等于C纳米，小于等于D纳米；将所述紫外光波长值范围分成M个等份，每一个所述等份的值为Y＝(D-C)/M纳米，得到M个所述抗反射层的厚度C、C+X、C+2X、…C+MY；其中，D＝C+MY。
接下来，步骤S5：根据所述M个紫外光波长值L1、L2、…LM，以及所述抗反射层的材料最佳厚度Ti，仿真模拟反推出反射率最大时对应的紫外光波长值Lj，所述紫外光波长值Lj介于200nm～400nm之间。
步骤S6：使用上述仿真模拟出的紫外光波长值Lj对所述鳍式场效应晶体管器件衬底进行光刻曝光前曝光区域平坦度的侦测。
请参阅图5和图6，图5所示为本发明实施例中硬掩膜层材料在不同波长光下的吸光曲线图，其中，λ为光的波长单位为nm，k为硬掩膜材料的介电常数，图5中的纵坐标为硬掩膜层材料的光吸收率(Absorption of hardmask)；图6所示为本发明实施例中光刻机使用紫外光在鳍式场效应晶体管器件衬底上做leveling的发射结果示意图。如图5所示，由于紫外光波长短能量更大相比可见光更易被材料吸收，这样，透过光刻胶和抗反射层的紫外光大部分被覆盖的硬掩膜层吸收，不会反射衬底FIN的高度信息(如图6所示)。
也就是说，使用上述模拟出的一定波长紫外光(ASML在1970型号及以上更先进机型的光刻机上配有波长225纳米～400纳米UV光源)对鳍式器件衬底进行leveling侦测，该紫外光能够在光刻胶和抗反射层形成干涉增强效应，能够更真实的反馈光刻胶和抗反射层的平整度信息，可以最大限度消除衬底上FIN的高度以及分布的密集孤立程度造成的影响，得到真实的光刻最佳聚焦点。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。

Claims (5)

1.一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法，其特征在于，包括如下步骤：
步骤S1：提供一鳍式场效应晶体管器件衬底，所述鳍式场效应晶体管器件衬底上的不同位置分布有FIN密集区域和FIN孤立区域，并采用硬掩膜层覆盖填平所述FIN密集区域和FIN孤立区域；
步骤S2：根据工艺要求，确定在所述硬掩膜层上依次形成抗反射层的厚度范围和光刻胶层的厚度，选取所述抗反射层的厚度范围中的N个厚度值T1、T2、…TN，根据所述抗反射层的N个厚度值T1、T2、…TN分别搭配所述光刻胶层的厚度、所述抗反射层与所述光刻胶层在193纳米波长紫外光下的折射率、以及所述硬掩膜层材料的介电系数，仿真模拟出所述抗反射 层的厚度与反射率关系曲线图；
步骤S3：根据所述抗反射层的厚度与反射率关系曲线图，选择所述抗反射层厚度范围内反射率最低点对应的抗反射层厚度为最佳抗反射层厚度Ti；
步骤S4：确定位于紫外光波长范围中的M个紫外光波长值L1、L2、…LM，其中，所述M个紫外光波长值L1、L2、…LM介于200nm～400nm之间；
步骤S5：根据所述M个紫外光波长值L1、L2、…LM，以及所述抗反射层的最佳厚度Ti，仿真模拟反推出反射率最大时对应的紫外光波长值Lj，所述紫外光波长值Lj介于200nm～400nm之间；
步骤S6：使用上述仿真模拟出的紫外光波长值Lj对所述鳍式场效应晶体管器件衬底进行光刻曝光前曝光区域平坦度的侦测。
2.如权利要求1所述的改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法，其特征在于，所述抗反射层的厚度范围为大于等于A纳米，小于等于B纳米；将所述抗反射层的厚度范围分成N个等份，每一个所述等份的值为X＝(B-A)/N纳米，得到N个所述抗反射层的厚度值A、A+X、A+2X、…A+NX；其中，B＝A+NX。
3.如权利要求1所述的改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法，其特征在于，所述紫外光波长值的范围为大于等于C纳米，小于等于D纳米；将所述紫外光波长值范围分成M个等份，每一个所述等份的值为Y＝(D-C)/M纳米，得到M个所述紫外光波长值C、C+X、C+2X、…C+MY；其中，D＝C+MY。
4.如权利要求3所述的鳍式器件衬底图形不平坦对光刻聚焦影响的方法，其特征在于，所述紫外光波长值范围为248nm～400nm。
5.如权利要求1-4任意一个所述的改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法，其特征在于，所述仿真模拟利用软件完成，所述软件包括S-litho软件。
CN202011501744.3A 2020-12-17 2020-12-17 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法 Active CN112632889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011501744.3A CN112632889B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011501744.3A CN112632889B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法

Publications (2)

Publication Number Publication Date
CN112632889A CN112632889A (zh) 2021-04-09
CN112632889B true CN112632889B (zh) 2022-10-14

Family

ID=75317513

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011501744.3A Active CN112632889B (zh) 2020-12-17 2020-12-17 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法

Country Status (1)

Country Link
CN (1) CN112632889B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114089609B (zh) * 2021-11-29 2024-01-23 上海华力微电子有限公司 承载台边缘位置平坦度的监控方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468129A (zh) * 2010-11-09 2012-05-23 上海华虹Nec电子有限公司 用于半导体制备中的表面平坦化的方法
CN110767540A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 光刻工艺方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3555230B2 (ja) * 1994-05-18 2004-08-18 株式会社ニコン 投影露光装置
JPH11148812A (ja) * 1997-11-14 1999-06-02 Sony Corp エピタキシャル成長層の表面粗さの評価方法及びその装置、エピタキシャル成長層の反射率測定方法及びその装置、並びに半導体装置の製造方法
JP2000021711A (ja) * 1998-06-29 2000-01-21 Nikon Corp 露光装置及びその焦点検出方法
US6782337B2 (en) * 2000-09-20 2004-08-24 Kla-Tencor Technologies Corp. Methods and systems for determining a critical dimension an a presence of defects on a specimen
US7053355B2 (en) * 2003-03-18 2006-05-30 Brion Technologies, Inc. System and method for lithography process monitoring and control
US20040248043A1 (en) * 2003-06-03 2004-12-09 Nikon Corporation Exposure method, exposure apparatus and device manufacturing method
US7492467B1 (en) * 2006-06-26 2009-02-17 Nanometrics Incorporated Method and apparatus for measuring thickness and optical properties of a thin-film on a substrate
JP2012156454A (ja) * 2011-01-28 2012-08-16 Renesas Electronics Corp 半導体装置の製造方法および半導体装置ならびにレジスト塗布装置
DE102011079382B4 (de) * 2011-07-19 2020-11-12 Carl Zeiss Smt Gmbh Verfahren und Vorrichtung zum Analysieren und zum Beseitigen eines Defekts einer EUV Maske

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468129A (zh) * 2010-11-09 2012-05-23 上海华虹Nec电子有限公司 用于半导体制备中的表面平坦化的方法
CN110767540A (zh) * 2019-10-31 2020-02-07 上海华力集成电路制造有限公司 光刻工艺方法

Also Published As

Publication number Publication date
CN112632889A (zh) 2021-04-09

Similar Documents

Publication Publication Date Title
US7376512B2 (en) Method for determining an optimal absorber stack geometry of a lithographic reflection mask
TWI512413B (zh) 微影系統及對準系統
TW567396B (en) Method for fabricating mask pattern, computer program product, method for manufacturing photomask, and method for manufacturing semiconductor device
Liu et al. Application of alternating phase-shifting masks to 140-nm gate patterning: II. Mask design and manufacturing tolerances
KR102246872B1 (ko) 포커스 계측 마크를 포함하는 포토마스크, 포커스 모니터 패턴을 포함하는 계측용 기판 타겟, 노광 공정 계측 방법, 및 집적회로 소자의 제조 방법
US10146141B2 (en) Lithography process and system with enhanced overlay quality
US9217923B2 (en) Method of using an EUV mask during EUV photolithography processes
CN104155844A (zh) 利用单次曝光形成多层图案的具有三种状态的光掩模
US20140272717A1 (en) System and Method for Lithography Exposure with Correction of Overlay Shift Induced by Mask Heating
CN112632889B (zh) 一种改善鳍式器件衬底图形不平坦对光刻聚焦影响的方法
KR20060099708A (ko) 포토마스크 교정 방법 및 시스템
TW201106418A (en) Improving alignment target contrast in a lithographic double patterning process
Wu et al. A photolithography process design for 5 nm logic process flow
Davydova et al. Impact of an etched EUV mask black border on imaging: part II
JP2910157B2 (ja) フオトレジストコントラストの最適化方法
JPH10254122A (ja) 露光用フォトマスク
JPH09218500A (ja) レジストパターンの作製方法
JPS59178729A (ja) フォトレジストプロセスにおける露光方法
US20080318153A1 (en) Photosensitive layer stack
JP3061018B2 (ja) 露光シミュレーション方法
CN101458444A (zh) 制作光掩模版及图形化的方法
CN104423143A (zh) 布局图形的检查方法
US11526087B2 (en) Method of manufacturing a semiconductor device
US7968258B2 (en) System and method for photolithography in semiconductor manufacturing
US7634389B2 (en) Reflectivity optimization for multilayer stacks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant