CN112614851A - 存储器设备及其制造方法 - Google Patents
存储器设备及其制造方法 Download PDFInfo
- Publication number
- CN112614851A CN112614851A CN202010597207.7A CN202010597207A CN112614851A CN 112614851 A CN112614851 A CN 112614851A CN 202010597207 A CN202010597207 A CN 202010597207A CN 112614851 A CN112614851 A CN 112614851A
- Authority
- CN
- China
- Prior art keywords
- memory device
- layer
- stacked
- region
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000000463 material Substances 0.000 claims description 89
- 238000000034 method Methods 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 230000004888 barrier function Effects 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 137
- 238000010586 diagram Methods 0.000 description 22
- 239000000872 buffer Substances 0.000 description 8
- 230000004044 response Effects 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 238000011946 reduction process Methods 0.000 description 5
- 101100481702 Arabidopsis thaliana TMK1 gene Proteins 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000008186 active pharmaceutical agent Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101000741396 Chlamydia muridarum (strain MoPn / Nigg) Probable oxidoreductase TC_0900 Proteins 0.000 description 2
- 101000741399 Chlamydia pneumoniae Probable oxidoreductase CPn_0761/CP_1111/CPj0761/CpB0789 Proteins 0.000 description 2
- 101000741400 Chlamydia trachomatis (strain D/UW-3/Cx) Probable oxidoreductase CT_610 Proteins 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Abstract
本公开的实施例总体上涉及一种存储器设备及其制造方法，该存储器设备包括具有单元区域和缩减区域的堆叠结构。该存储器设备还包括多个垂直沟道结构，每个垂直沟道结构包括存储器单元并且垂直穿过单元区域中的堆叠结构。该存储器设备还包括多个支撑结构，每个支撑结构具有每个垂直沟道结构的结构并且垂直穿过缩减区域中的堆叠结构。多个支撑结构根据缩减区域中的堆叠结构的形状而具有不同的高度。
Description
相关申请的交叉引用
本申请根据35U.S.C.§119(a)要求于2019年10月4日在韩国知识产权局提交的韩国专利申请第10-2019-0123129号的优先权，其全部内容通过引用并入本文。
技术领域
本公开的各个实施例总体上涉及一种存储器设备及其制造方法，更具体涉及一种包括沿垂直于衬底的方向堆叠的存储器单元的存储器设备及制造该存储器设备方法。
背景技术
相关技术
存储器设备可以包括易失性存储器，当电力中断时，该易失性存储器所存储的数据会丢失。存储器设备还可以包括非易失性存储器，即使电力中断，该非易失性存储器所存储的数据也会保留。
随着诸如蜂窝电话和笔记本电脑之类的便携式电子设备的日益普及，需要容量和集成度增加的非易失性存储器设备。
进一步提高包括单个层中的衬底上形成的存储器单元的二维非易失性存储器设备的集成度的潜力有限。因此，已经提出了包括衬底上沿垂直方向堆叠的存储器单元的三维(3D)非易失性存储器设备。
发明内容
根据本公开的实施例，提供了一种存储器设备，其包括具有单元区域和缩减区域的堆叠结构。该存储器设备还包括多个垂直沟道结构，每个垂直沟道结构包括存储器单元并且垂直穿过单元区域中的堆叠结构。该存储器设备还包括多个支撑结构，每个支撑结构具有与每个垂直沟道结构的结构相同的结构，并且垂直穿过缩减区域中的堆叠结构。多个支撑结构根据缩减区域中的堆叠结构的形状而具有不同的高度。
根据本公开的实施例，提供一种存储器设备，其包括第一堆叠结构，该第一堆叠结构限定单元区域和缩减区域。该存储器设备还包括第二堆叠结构，该第二堆叠结构限定单元区域和缩减区域，其中第二堆叠结构堆叠在第一堆叠结构上。该存储器设备还包括穿过单元区域中的第一堆叠结构和第二堆叠结构的多个垂直沟道结构。该存储器设备还包括多个支撑结构，每个支撑结构具有与每个垂直沟道结构的结构相同的结构，并且穿过缩减区域中的第一堆叠结构和第二堆叠结构。多个支撑结构根据缩减区域中形成的第一堆叠结构和第二堆叠结构的形状而具有不同的高度。
根据本公开的实施例，提供一种存储器设备的制造方法。该方法包括提供：提供具有单元区域和缩减区域的堆叠结构。该方法还包括：在单元区域中的堆叠结构中形成垂直沟道结构。该方法还包括：在与形成垂直沟道结构同时，在缩减区域中的堆叠结构中形成支撑结构，每个支撑结构具有与垂直沟道结构中的每个垂直沟道结构相同的结构。该方法还包括：执行缩减工艺，以使缩减区域中的堆叠结构和支撑结构具有阶梯结构。
附图说明
图1是图示了根据本公开的实施例的存储器设备的图。
图2是用于描述根据实施例的存储器单元阵列与外围电路之间的布置的图。
图3是图示了根据实施例的包括各自具有三维结构的存储器块的存储器单元阵列的图。
图4是用于描述根据实施例的存储器块的配置以及存储器块与外围电路之间的连接关系的图。
图5是图示了根据实施例的单元区域和缩减区域的布局的图。
图6至图13是用于描述根据本公开的第一实施例的制造存储器设备的方法的图。
图14是图示了根据本公开的第一实施例的完整的存储器设备的结构的图。
图15是图示了根据本公开的第二实施例的完整的存储器设备的结构的图。
图16至图21是用于描述根据本公开的第三实施例的制造存储器设备的方法以及完整的存储器设备的结构的图。
图22是图示了根据本公开的实施例的包括存储器设备的存储器系统的示例的框图。
图23是图示了根据本公开的实施例的包括存储器设备的存储器系统的示例的框图。
具体实施方式
图1是图示了根据本公开的实施例的存储器设备1100的图。
参考图1，存储器设备1100可以包括存储器单元阵列100，其被配置为存储数据；以及外围电路110，其被配置为执行存储器单元阵列100的编程操作、读取操作或擦除操作。
存储器单元阵列100可以包括多个存储器块，每个存储器块包括非易失性存储器单元。局部线LL可以耦合到存储器块中的每个存储器块。位线BL可以共同耦合到存储器块。
外围电路110可以包括控制逻辑111、电压生成器112、行解码器113、页面缓冲器组114、列解码器115、以及输入/输出电路116。
控制逻辑111可以响应于命令CMD和地址ADD而控制电压生成器112、行解码器113、页面缓冲器组114、列解码器115、以及输入/输出电路116。例如，控制逻辑111可以响应于命令CMD而输出操作信号OPS和页面缓冲器控制信号PBSIG，并且响应于地址ADD而输出行地址RADD和列地址CADD。控制逻辑111可以被实现为硬件、软件、或硬件和软件的组合。例如，控制逻辑111可以是根据执行控制逻辑代码的算法和/或处理器操作的控制逻辑电路。
电压生成器112可以响应于操作信号OPS而生成编程操作、读取操作或擦除操作所需的操作电压Vop。例如，电压生成器112可以生成并且输出操作电压Vop，诸如编程电压、读取电压、擦除电压、以及通过电压。
行解码器113可以响应于行地址RADD而通过局部线LL向选择的存储器块传输操作电压Vop。
页面缓冲器组114可以包括与位线BL耦合的多个页面缓冲器。在编程操作或读取操作期间，页面缓冲器组114可以响应于页面缓冲器控制信号PBSIG而临时存储数据。
列解码器115可以响应于列地址CADD而在页面缓冲器组114与输入/输出电路116之间传输数据。
输入/输出电路116可以从外部设备接收命令CMD和地址ADDR，并且将命令CMD和地址ADDR传输到控制逻辑111。输入输出电路116可以在编程操作期间向列解码器115传输从外部设备接收的数据DATA，并且在读取操作期间向外部设备输出从列解码器115接收的数据DATA。
图2是用于描述根据实施例的存储器单元阵列100与外围电路110之间的布置的图。
参考图2，参考图1所描述的存储器单元阵列100和外围电路110可以以各种结构布置。例如，在衬底与X-Y方向平行设置的情况下，存储器单元阵列100和外围电路110可以沿X-Y方向彼此平行设置(如附图标记210所示)。可替代地，存储器单元阵列100可以沿垂直于衬底的方向(Z方向)设置在外围电路110上方(如附图标记220所示)。换句话说，外围电路110可以设置在衬底与存储器单元阵列100之间。
图3是图示了根据实施例的包括各自具有三维结构的存储器块的存储器单元阵列的图。
参考图3，在存储器单元阵列100包括各自具有三维结构的存储器块BLK1至BLKn的情况下，存储器块BLK1至BLKn可以沿Y方向布置。Y方向可以是图1的位线BL延伸的方向。
尽管图3图示了存储器单元阵列100包括单个平面，但是存储器单元阵列100可以包括多个平面。多个平面可以沿X方向布置。每个平面中包括的存储器块可以沿Y方向布置在对应平面中。
图4是用于描述根据实施例的存储器块BLKn的配置以及存储器块BLKn与外围电路110之间的连接关系的图。
参考图3所描述的多个存储器块BLK1至BLKn的可以具有相同的配置。图4图示了任意一个存储器块BLKn，作为多个存储器块BLK1至BLKn的代表示例。
参考图4，具有三维结构的存储器块BLKn可以包括单元区域CR，其包括存储器单元；以及缩减区域SR，其被提供以将外围电路110与单元区域CR电耦合。例如，单元区域CR可以包括多个垂直串，其通过堆叠存储器单元和选择晶体管而获得。缩减区域SR可以包括多个栅极线的端部，其耦合到存储器单元和选择晶体管。例如，在缩减区域SR中，栅极线可以以阶梯结构堆叠，其中设置在相对较低的位置的栅极线的延伸长度比设置在相对较高的位置的栅极线的延伸长度长。具有阶梯结构的栅极线的暴露部分可以通过接触插塞耦合到外围电路110。
在如附图标记210所示的，外围电路110和存储器块BLKn沿水平方向(X方向)布置的情况下，可以形成用于将缩减区域SR与外围电路110电耦合的多个线ML。例如，在由附图标记210表示的结构中，多个线ML可以沿X方向延伸，并且可以设置在沿Y方向彼此隔开的位置处。
在如附图标记220所示的，外围电路110设置在存储器块BLKn的下方(在Y方向上)的情况下，用于将缩减区域SR与外围电路110电耦合的多个线ML可以沿Z方向延伸，并且可以设置在沿Y方向彼此隔开的位置处。
图5是图示了根据实施例的单元区域CR和缩减区域SR的布局的图。
参考图5，多个垂直沟道结构VCH可以形成在单元区域CR中。多个支撑结构SP可以形成在缩减区域SR中。垂直沟道结构VCH可以垂直穿过在单元区域CR中沿Z方向堆叠的结构，并且包括多个存储器单元。支撑结构SP可以支撑在存储器块中形成的堆叠结构。
支撑结构SP可以垂直穿过在缩减区域SR中沿Z方向堆叠的结构，并且具有与垂直沟道结构VCH的结构相同的结构。
在本公开的实施例中，因为支撑结构SP与垂直沟道结构VCH同时形成，所以无需用于形成支撑结构SP的单独制造步骤。因此，在根据本公开的实施例的存储器设备中，支撑结构SP可以减轻或防止存储器块倾斜。因为支撑结构SP与垂直沟道结构VCH同时形成，所以可以促进制造工艺。
垂直沟道结构VCH和支撑结构SP的数目不限于图5所示的数目，并且可以根据存储器块的尺寸或堆叠结构中包括的堆叠层的数目发生改变。
在以下实施例中，参考沿着线A-B截取的横截面对制造垂直沟道结构VCH和单元区域CR的结构的方法进行描述；并且参考沿着线C-D截取的横截面对制造支撑结构SP和缩减区域SP的结构的方法进行描述。
图6至图13是用于描述根据本公开的第一实施例的存储器设备的制造方法的图。
参考图6，在第一实施例中，图示了单堆叠结构，其中一个堆叠结构STR形成在基底61上。
堆叠结构STR可以形成在基底61上。基底61可以是半导体衬底，并且包括下部分结构，诸如外围电路和源极结构。
堆叠结构STR可以包括交替堆叠的第一材料层62和第二材料层63。可以提供第一材料层62以使堆叠栅电极彼此绝缘。可以提供第二材料层63以形成诸如存储器单元和选择晶体管之类的栅电极。第二材料层63可以由相对于第一材料层62具有高蚀刻选择性的材料制成。例如，第二材料层63可以是包括氮化物等的牺牲层，并且第一材料层62可以是包括氧化物等的绝缘层。备选地，第二材料层63可以是包括多晶硅、钨等的导电层，并且第一材料层62可以是包括氧化物等的绝缘层。第二材料层63可以形成在堆叠结构STR的最上端。
参考图7，可以形成垂直穿过堆叠结构STR的垂直孔VHc和VHs。例如，在单元区域CR和缩减区域SR中，具有多个开口的掩模图案(未示出)可以形成在堆叠结构STR的最上端上形成的第二材料层63上。可以蚀刻通过开口暴露的堆叠结构STR的各部分。可以执行蚀刻工艺，直到基底61暴露为止。
通过随后的工艺，垂直沟道结构(图5的VCH)可以形成在单元区域CR中形成的垂直孔VHc中，并且支撑结构(图5的SP)可以形成在缩减区域SR中形成的垂直孔VH中。因此，如图5所示，单元区域CR中形成的垂直孔VHc可以以锯齿形图案布置，并且缩减区域SR中形成的垂直孔VHs可以沿着X方向和Y方向以矩阵图案的形式布置。然而，垂直孔VHc和VHs可以以各种图案以及图5所示的图案布置，根据一个实施例的垂直孔VHc和VHs的布置图案和形状不限于图5所示的布置图案和形状。
参考图8，垂直沟道结构VCH可以形成在单元区域CR的垂直孔VHc中。支撑结构SP1至SP5可以形成在缩减区域SR的垂直孔VHs中。支撑结构SP1至SP5可以具有与垂直沟道结构VCH的结构相同的结构，并且可以与垂直沟道结构VCH同时形成。
单元区域CR中形成的垂直沟道结构VCH和支撑结构SPl至SP5各自可以包括存储器层64、沟道层65、垂直绝缘层66、以及盖层67，它们按与垂直孔VHc，VHs的内表面接近的次序形成。存储器层64可以沿着垂直孔VHc，VHs的内表面以中空柱形形成。沟道层65可以沿着存储器层64的内表面以中空柱形形成。垂直绝缘层66可以以柱形形式提供，由沟道层65限定的空间填充有该垂直绝缘层66。尽管未图示，但是在各种实施例中，沟道层65可以以柱形形式提供。在这种情况下，不会形成垂直绝缘层66。盖层67可以形成在沟道层65和垂直绝缘层66上，并且由存储器层64包围。
在单元区域CR中，每个垂直沟道结构VCH与第二材料层63相邻的各部分可以用作存储器单元。缩减区域SR中形成的支撑结构SP1至SP5可以用于支撑堆叠结构STR。
参考示意性视图80对垂直沟道结构VCH的结构和支撑结构SP1至SP5进行更详细的描述。存储器层64可以包括阻挡层64_1、俘获层64_2、以及隧道绝缘层64_3，它们按与垂直孔VHc，VHs接近的次序形成。
阻挡层64_1可以由包括氧化物等的绝缘层形成。俘获层64_2可以由能够俘获电荷的材料(例如，多晶硅、氮化物、可变电阻材料或相变材料)制成。隧道绝缘层64_3可以由包括氧化物等的绝缘层形成。沟道层65可以由多晶硅形成。垂直绝缘层66可以由包括氧化物等的绝缘层形成。数据可以存储在单元区域CR中形成的垂直沟道结构VCH中。具体地，数据可以存储在垂直沟道结构VCH的俘获层64_2中。
参考图9，可以执行在缩减区域SR中暴露第二材料层63中的每个第二材料层的缩减工艺。具体地，缩减工艺可以包括多个掩模图案形成步骤和蚀刻步骤，以便在缩减区域SR中形成具有多个梯级的阶梯结构，每个梯级具有一对第一材料层62和第二材料层63。图9图示了用于形成第一阶梯结构的第一掩模图案1MP的形成方法。
在掩模图案形成步骤中，第一掩模图案1MP可以形成在整个单元区域CR以及缩减区域SR的一部分上。第一掩模图案1MP可以包括第一开口1OP，通过该第一开口1OP，在缩减区域SR中暴露待蚀刻目标材料。例如，第一掩模图案1MP可以形成为覆盖整个单元区域CR以及缩减区域SR的一部分。换句话说，第二支撑结构SP2至第五支撑结构SP5以及第一材料层62_1形成在第一材料层62和第二材料层63中的最高位置处的一部分可以通过第一掩模图案1MP的第一开口1OP暴露。
参考图10，在蚀刻步骤处，可以执行蚀刻工艺，以使第二材料63_1通过去除第一材料层62_1最上面的通过第一开口10P暴露的那部分来暴露。该蚀刻工艺可以以各向异性蚀刻的方式执行，以使暴露部分仅通过第一开口10P来去除暴露部分。可以执行使用第一掩模图案1MP的蚀刻工艺，直到第二材料层63_1在缩减区域SR中暴露为止。
在蚀刻步骤中，当去除第一材料层62_1的暴露部分时，还可以去除第二支撑结构SP2至第五支撑结构SP5通过第一开口10P暴露的上部分。尽管图10图示了第二支撑结构SP2至第五支撑结构SP5的上表面与第二材料层63_1的上表面彼此齐平，第二支撑结构SP2至第五支撑结构SP5的上部分可以保持不与第二材料层63_1的上表面齐平。例如，第二支撑结构SP2至第五支撑结构SP5的上表面可以保持从第二材料层63_1的上表面突出。此外，第二支撑结构SP2至第五支撑结构SP5中的每个支撑结构中的各层的剩余部分的高度可以根据各层的蚀刻选择性而彼此不同。在本公开的实施例中，缩减区域SR中形成的第一支撑结构SP1至第五支撑结构SP5仅执行支撑堆叠结构STR的功能，而无需执行电操作。在这种情况下，第一支撑结构SP1至第五支撑结构SP5的剩余部分的形状可以发生变化。
参考图11，如果第二材料层63_1在缩减区域SR中暴露，则可以去除第一掩模图案(图10的1MP)，并且可以形成包括第二开口2OP的第二掩模图案2MP。为了形成阶梯结构，第二掩模图案2MP的第二开口2OP的宽度可以小于第一开口1OP的宽度。例如，第二掩模图案2MP可以形成为覆盖整个单元区域CR以及缩减区域SR的一部分。换句话说，可以通过第二掩模图案2MP的第二开口2OP暴露第三支撑结构SP3至第五支撑结构SP5以及第二材料层63_1形成在第一材料层62和第二材料层63中的最高位置处的一部分。
参考图12，可以执行蚀刻工艺，以使第二材料层63_2通过去除最上面的第二材料层63_1通过第二开口2OP暴露的一部分以及第一材料62在第二材料63_1下形成的一部分而暴露。可以以各向异性蚀刻的方式执行蚀刻工艺，以使暴露部分仅通过第二开口2OP去除暴露部分。可以执行使用第二掩模图案2MP的蚀刻工艺，直到第二材料层63_2在缩减区域SR中暴露为止。
在蚀刻步骤中，当去除第二材料63_1的暴露部分和第一材料层62的暴露部分时，还可以去除第三支撑结构SP3至第五支撑结构SP5通过第二开口2OP暴露的上部分。尽管图11还图示了第三支撑结构SP3至第五支撑结构SP5的上表面与第二材料层63_2的上表面齐平，但是如参照图10所述，在本公开的其他实施例中，第三支撑结构SP3至第五支撑结构SP5的暴露部分的形状不一定与第二材料层63_2的上表面齐平。
参考图13，可以去除第二掩模图案2MP。参考图9至图12所描述的根据掩模图案形成步骤和蚀刻步骤，可以通过使用具有宽度逐渐减小的开口的掩模图案在缩减区域SR中形成阶梯结构。例如，可以在缩减区域SR中形成其中第二材料层63_1，63_2，63_3，63_4，…暴露在相应梯级上的阶梯结构。因为缩减工艺仅在缩减区域SR中执行，所以单元区域CR中形成的垂直沟道结构VCH可以具有相同的高度。更进一步地，在缩减区域SR中，穿过相同层的支撑结构可以具有相同的高度，但是穿过不同层的支撑结构可以具有不同的高度。比如，尽管第二支撑结构SP2可以具有相同的高度，但是第二支撑结构SP2可以具有与第三支撑结构SP3的结构不同的高度。
如参考图6至图13所描述的，在单元区域CR和缩减区域SR中同时形成垂直沟道结构VCH和支撑结构SP1至SP5之后，执行用于在缩减区域SR中形成阶梯结构的缩减工艺。因此，可能无需用于形成支撑结构SP1至SP5的单独工艺。因此，通过使用支撑结构SP1至SP5可以减轻或防止存储器块倾斜的现象，而无需执行单独的额外工艺。
图14是图示了根据本公开的第一实施例的完整的存储器设备的结构的图。
参考图14，通过参考图6至图13所描述的制造方法形成的支撑结构SP1至SP5中的每个支撑结构可以形成为沿垂直方向(Z方向)穿过对应梯级的中央区域。当完成在缩减区域SR中形成阶梯结构的缩减工艺时，根据堆叠结构STR的形状，缩减区域SR中形成的第一支撑结构SP1至第五支撑结构SP5可以具有不同的高度。例如，第一支撑结构SP1的第一高度H1可以等于垂直沟道结构VCH的高度。第二支撑结构SP2的第二高度H2可以小于第一高度H1。这样，第一支撑结构SP1至第五支撑结构SP5可以具有不同的高度H1至H5。本文中，术语“高度”是指从第一支撑结构SP1至第五支撑结构SP5中的每个支撑结构的底部到其顶部的长度。
如果缩减工艺完成，则层间绝缘层68可以形成在单元区域CR和缩减区域SR的上部分中。可以形成与缩减区域SR的相应第二材料层63接触的接触插塞CT。层间绝缘层68可以由包括氧化物等的绝缘层形成。在堆叠结构STR的第二材料层63被形成为导电层的情况下，接触插塞CT可以垂直穿过层间绝缘层68并且与相应梯级的第二材料层63接触。接触插塞ST可以由导电层形成。如果第二材料层63形成为牺牲层，则可以去除第二材料层63，并且可以进一步执行对栅极的导电层进行充电的过程。在已经对栅极的导电层进行了充电之后，可以在整个结构上形成层间绝缘层68，并且接触插塞CT与相应梯级的导电层接触。
尽管图14图示了支撑结构SP1至SP5形成在阶梯结构的相应梯级的中央区域中，但是形成支撑结构SP1至SP5的位置不限于此。下文对在其中支撑结构SP1至SP5形成在与第一实施例的位置不同的位置处的第二实施例进行描述。
图15是图示了根据本公开的第二实施例的完整的存储器设备的结构的图。
参考图15，支撑结构SP1至SP5可以形成为邻接在阶梯结构的相应梯级的端部上。例如，第一支撑结构SP1可以形成为邻接在最上面的梯级的端部上。第二支撑结构SP2可以形成为邻接在最上面的梯级下方的梯级的端部上。
这样，如果第一支撑结构SP1至第五支撑结构SP5形成为邻接在相应梯级的端部上，则可以增加接触插塞CT与第一支撑结构SP1至第五支撑结构SP5之间的距离DS。因此，可以促进制造过程。当在后续操作期间向接触插塞CT施加电压时，可以防止在接触插塞CT与第一支撑结构SP1至第五支撑结构SP5之间发生电耦合。例如，在接触插塞CT与第一支撑结构SP1至第五支撑结构SP5之间的距离DS相对较小的情况下，可能在接触插塞CT与第一支撑结构SP1至第五支撑结构SP5之间发生耦合。因此，在第二实施例中，接触插塞CT与第一支撑结构SP1至第五支撑结构SP5之间的距离DS的增加可以防止存储器设备的可靠性退化。
尽管在第一实施例和第二实施例中已经对单堆叠结构的制造方法和结构进行了描述，但是本公开的各种实施例可以被应用到其中堆叠有两个或更多个堆叠结构的多堆叠结构。通过参考以下附图进行关于多堆叠结构的详细描述。
图16至图21是用于描述根据本公开第三实施例的制造存储器设备的方法和完整的存储器设备的结构的图。
参考图16，第一堆叠结构1STR可以形成在基底61上。第一堆叠结构1STR可以包括交替堆叠的第一材料层62和第二材料层63。在第一实施例中，已经对基底61、第一材料层62以及第二材料层63进行了描述；因此，省略其重复说明。
此后，可以形成第一垂直孔1VHc和1VHs，该第一垂直孔1VHc和1VHs垂直穿过第一堆叠结构1STR并且暴露基底61的各部分。第一垂直孔1VHc和1VHs可以填充有牺牲层70。牺牲层70可以由蚀刻选择性高于第一材料层62和第二材料层63的材料的蚀刻选择性的材料形成，以使在随后的蚀刻过程期间可以去除牺牲层70。单元区域CR中形成的第一垂直孔1VHc可以用于形成垂直沟道结构。缩减区域SR中形成的第一垂直孔1VH可以用于形成支撑结构。
参考图17，第二堆叠结构2STR可以形成在提供有牺牲层70的第一堆叠结构1STR上。第二堆叠结构2STR可以包括交替堆叠的第三材料层72和第四材料层73。例如，第三材料层72可以由与第一堆叠结构1STR的第一材料层62的材料相同的材料制成。第四材料层73可以由与第一堆叠结构1STR的第二材料层63的材料相同的材料制成。第四材料层73可以形成在第二堆叠结构2STR的最上端上。
在已经形成了第二堆叠结构2STR之后，可以形成垂直穿过第二堆叠结构2STR的第二垂直孔2VHc和2VHs，以使牺牲层70的一部分可以通过第二垂直孔2VHc和2VHs暴露。例如，第二垂直孔2VHc和2VHs可以分别形成在第一垂直孔1VHc和1VHs之上。
参考图18，可以去除通过第二垂直孔2VHc和2VHs暴露的牺牲层(图17的70)，以使第一材料层62、第二材料层63、第三材料层72、以及第四材料层73可以通过第一垂直孔1VHc，1VHs和第二垂直孔2VHc，2VHs暴露。
参考图19，各自包括存储器层74，沟道层75，垂直绝缘层76和盖层77的垂直沟道结构VCH和支撑结构SP可以形成在第一垂直孔1VHc，1VHs和第二垂直孔2VHc，2VHs中。
存储器层74可以沿着第一垂直孔1VHc，1VHs和第二垂直孔2VHc和2VHs中的每个垂直孔的内表面以中空柱形形成。沟道层75可以沿着存储器层74的内表面以中空柱形形成。垂直绝缘层76可以以柱形形式提供，由沟道层75限定的空间填充有该垂直绝缘层75。尽管未示出，但是在各种实施例中，沟道层75可以以柱形形式提供。在这种情况下，不会形成垂直绝缘层76。盖层77可以形成在沟道层75和垂直绝缘层76上，并且由存储器层74包围。
在单元区域CR中，每个垂直沟道结构VCH的与第二材料层63和第三材料层72相邻的各部分可以用作存储器单元。缩减区域SR中形成的支撑结构SP可以用于支撑第一堆叠结构1STR和第二堆叠结构2STR。
参考图20，可以执行使缩减区域SR中形成的第一材料层62、第二材料层63、第四材料层72和第四材料层73缩减的缩减工艺，以形成阶梯结构。在缩减工艺期间，如参考图9至图12所描述的，可以执行掩模图案形成步骤和蚀刻步骤。在缩减工艺期间，不仅可以蚀刻在缩减区域SR中暴露的第一材料层62、第二材料层63、第四材料层72和第四材料层73，而且还可以蚀刻支撑结构SP。然而，在本公开的一些实施例中，支撑结构SP保留在阶梯结构中的形状可以发生变化。
参考图21，在已经在缩减区域SR中形成了阶梯结构之后，层间绝缘层78可以形成在整个阶梯结构上。
在单元区域CR和缩减区域SR中同时形成垂直沟道结构VCH和支撑结构SP之后，执行用于在缩减区域SR中形成阶梯结构的缩减工艺。因此，可能无需用于形成支撑结构SP的单独工艺。因此，可以通过使用支撑结构SP来减轻或防止存储器块倾斜的现象，而无需执行单独的额外工艺。
图22是图示了根据本公开的实施例的包括存储器设备的存储器系统1000的示例的框图。
参考图22，存储器系统1000可以包括多个存储器设备1100，其被配置为存储数据；以及控制器1200，其被配置为在存储器设备1100与主机2000之间通信。
存储器设备1100中的每个存储器设备可以形成为前述实施例中的一个实施例中描述的存储器设备。
存储器设备1100可以通过多个系统沟道sCH与控制器1200耦合。例如，多个存储器设备1100可以耦合到每个系统沟道sCH。控制器1200可以与多个系统沟道sCH耦合。
控制器1200可以在主机2000与存储器设备1100之间通信。控制器1200可以响应于来自主机2000的请求而控制存储器设备1100，或者即使没有来自主机2000的请求，也可以执行用于提高存储器系统1000的性能的后台操作。
主机2000可以生成各种操作的请求，并且将生成的请求输出到存储器系统1000。例如，该请求可以包括用于控制编程操作的编程请求、用于控制读取操作的读取请求、以及用于控制擦除操作的擦除请求。主机2000可以通过各种接口(诸如外围组件互连Express(PCIe)接口、高级技术附件(ATA)接口、串行ATA(SATA)接口、并行ATA(PATA)接口、串行附接的SCSI(SAS)接口、非易失性存储器快速(NVMe)接口、通用串行总线(USB)接口、多媒体卡(MMC)接口、加强型小磁盘接口(ESDI)、以及集成驱动电子(IDE)接口)与存储器系统1000通信。
图23是图示了根据本公开的实施例的包括存储器设备的存储器系统的示例的框图。
参考图23，存储器系统可以被实现为存储器卡3000。该存储器卡3000可以包括存储器设备1100、控制器1200、以及卡接口7100。
控制器1200可以控制存储器设备1100与卡接口7100之间的数据交换。在一个实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但不限于此。
卡接口7100可以根据主机2000的协议在主机2000与控制器1200之间进行数据交换。在一个实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。本文中，卡接口7100可以是指能够支持主机2000所使用的协议的硬件、硬件中安装的软件、或信号传输方法。
当存储器卡3000连接到主机2000(诸如PC、平板电脑、数字相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件、或数字机顶盒)的主机接口时，主机接口可以在主机2000的微处理器的控制下执行通过卡接口7100和控制器1200与存储器设备1100的数据通信。
在本公开的各种实施例中，支撑结构可以形成在存储器块的缩减区域中，以使可以减轻或防止存储器块倾斜。支撑结构可以与垂直沟道结构同时形成，从而可以促进存储器设备的制造工艺。
各个实施例的示例已经在本文中进行了公开，并且尽管使用了特定术语，但它们仅以概括和描述意义上而非出于限制目的被使用和解释。在一些实例中，对于本申请的本领域普通技术人员而言显而易见的是，除非另外特别指出，否则结合特定实施例所描述的特征、特点和/或元件可以单独使用或与结合其他实施例所描述的特征、特点和/或元件组合使用。因而，本领域技术人员应当理解，在不脱离如所附权利要求书中阐述的本公开的精神和范围的情况下，可以进行各种形式和细节上的改变。
Claims (18)
1.一种存储器设备，包括：
堆叠结构，具有单元区域和缩减区域；
多个垂直沟道结构，每个垂直沟道结构包括存储器单元并且垂直穿过所述单元区域中的所述堆叠结构；以及
多个支撑结构，每个支撑结构具有所述垂直沟道结构中的每个垂直沟道结构的结构并且垂直穿过所述缩减区域中的所述堆叠结构，
其中所述多个支撑结构根据所述缩减区域中的所述堆叠结构的形状而具有不同的高度。
2.根据权利要求1所述的存储器设备，其中所述堆叠结构包括被交替地堆叠在基底上的第一材料层和第二材料层。
3.根据权利要求2所述的存储器设备，
其中所述基底包括半导体衬底、外围电路和源极结构中的至少一个；
其中所述第一材料层包括绝缘层；以及
其中所述第二材料层包括导电层。
4.根据权利要求1所述的存储器设备，其中形成在所述缩减区域中的所述堆叠结构具有阶梯结构。
5.根据权利要求1所述的存储器设备，其中所述支撑结构中的每个支撑结构包括垂直穿过所述堆叠结构的垂直孔的内表面而顺序形成的存储器层、沟道层和垂直绝缘层。
6.根据权利要求5所述的存储器设备，其中所述存储器层包括沿着所述垂直孔的所述内表面以中空柱形而顺序形成的阻挡层、俘获层和隧道绝缘层。
7.根据权利要求6所述的存储器设备，
其中所述阻挡层和所述隧道绝缘层中的每个层由绝缘层形成；以及
其中所述俘获层由能够俘获电荷的材料形成。
8.根据权利要求5所述的存储器设备，
其中所述沟道层包括多晶硅层，所述多晶硅层沿着所述存储器层的内表面以中空柱形形成；以及
其中所述垂直绝缘层包括在所述沟道层内部以柱形形成的绝缘层。
9.根据权利要求1所述的存储器设备，其中所述支撑结构根据所述堆叠结构的高度而具有不同的高度。
10.一种存储器设备，包括：
第一堆叠结构，限定单元区域和缩减区域；
第二堆叠结构，限定所述单元区域和所述缩减区域，其中所述第二堆叠结构堆叠在所述第一堆叠结构上；
多个垂直沟道结构，穿过所述单元区域中的所述第一堆叠结构和所述第二堆叠结构；以及
多个支撑结构，每个支撑结构具有所述垂直沟道结构中的每个垂直沟道结构的结构并且穿过所述缩减区域中的所述第一堆叠结构和所述第二堆叠结构，
其中所述多个支撑结构根据所述缩减区域中形成的所述第一堆叠结构和所述第二堆叠结构的形状而具有不同的高度。
11.根据权利要求10所述的存储器设备，
其中所述第一堆叠结构包括交替地堆叠在基底上的第一材料层和第二材料层；以及
其中所述第二堆叠结构包括交替地堆叠在所述第一堆叠结构上的第三材料层和第四材料层。
12.根据权利要求11所述的存储器设备，其中在所述缩减区域中，所述第三材料层和所述第四材料层成对形成阶梯形状，并且所述第一材料层和所述第二材料层成对形成阶梯形状。
13.根据权利要求10所述的存储器设备，其中所述多个支撑结构根据所述缩减区域中形成的所述第一堆叠结构和所述第二堆叠结构的高度而具有不同的高度。
14.根据权利要求13所述的存储器设备，其中支撑结构的高度是从所述支撑结构的底部到所述支撑结构的顶部的所述支撑结构的长度。
15.一种制造存储器设备的方法，所述方法包括：
提供具有单元区域和缩减区域的堆叠结构；
在所述单元区域中的所述堆叠结构中形成垂直沟道结构；
在与形成所述垂直沟道结构同时地在所述缩减区域中的所述堆叠结构中形成支撑结构，每个支撑结构具有所述垂直沟道结构的结构；以及
执行缩减工艺，使得所述缩减区域中的所述堆叠结构和所述支撑结构具有阶梯结构。
16.根据权利要求15所述的方法，其中同时形成所述垂直沟道结构和所述支撑结构包括：
在所述单元区域和所述缩减区域中的所述堆叠结构中形成垂直孔，所述垂直孔穿过所述堆叠结构；以及
在形成在所述单元区域和所述缩减区域中的所述垂直孔中的每个垂直孔中顺序地形成存储器层、沟道层和垂直绝缘层。
17.根据权利要求15所述的方法，其中执行缩减工艺包括：
在所述堆叠结构上形成掩模图案，所述掩模图案包括开口，所述缩减区域的一部分通过所述开口暴露；
同时蚀刻通过所述开口暴露的所述堆叠结构的一部分以及所述支撑结构的各个部分；以及
去除所述掩模图案，
其中在减小所述开口的面积的同时重复形成所述掩模图案、蚀刻、以及去除所述掩模图案，使得所述堆叠结构中包括的所述材料层具有阶梯形状。
18.根据权利要求15所述的方法，还包括：在执行所述缩减工艺之后，形成接触插塞，所述接触插塞与通过所述缩减区域中的所述堆叠结构中的不同层暴露的导电层接触。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2019-0123129 | 2019-10-04 | ||
| KR20190123129 | 2019-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112614851A true CN112614851A (zh) | 2021-04-06 |
Family
ID=75224910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010597207.7A Pending CN112614851A (zh) | 2019-10-04 | 2020-06-28 | 存储器设备及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US11527549B2 (zh) |
| KR (1) | KR20210040777A (zh) |
| CN (1) | CN112614851A (zh) |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100097459A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US20130099306A1 (en) * | 2011-10-25 | 2013-04-25 | SK Hynix Inc. | 3-d nonvolatile memory device and method of manufacturing the same |
| US20140061776A1 (en) * | 2012-08-31 | 2014-03-06 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| WO2016043990A1 (en) * | 2014-09-19 | 2016-03-24 | Sandisk Technologies Inc. | Three dimensional memory device having well contact pillar and method of making thereof |
| WO2016085581A1 (en) * | 2014-11-26 | 2016-06-02 | SanDisk Technologies, Inc. | Set of Stepped Surfaces Formation for a Multilevel Interconnect Structure |
| US20160322381A1 (en) * | 2015-04-30 | 2016-11-03 | Sandisk Technologies Inc. | Multilevel memory stack structure employing support pillar structures |
| CN106887404A (zh) * | 2012-07-11 | 2017-06-23 | 三星电子株式会社 | 半导体装置及其制造方法 |
| US9716105B1 (en) * | 2016-08-02 | 2017-07-25 | Sandisk Technologies Llc | Three-dimensional memory device with different thickness insulating layers and method of making thereof |
| US20170287926A1 (en) * | 2016-04-01 | 2017-10-05 | Sandisk Technologies Llc | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure |
| CN108022929A (zh) * | 2016-11-03 | 2018-05-11 | 三星电子株式会社 | 竖直存储器装置 |
| CN108511455A (zh) * | 2017-02-27 | 2018-09-07 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| US20180301374A1 (en) * | 2017-04-17 | 2018-10-18 | Sandisk Technologies Llc | Three-dimensional memory device having conductive support structures and method of making thereof |
| US10141331B1 (en) * | 2017-05-29 | 2018-11-27 | Sandisk Technologies Llc | Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof |
| CN109075174A (zh) * | 2018-07-27 | 2018-12-21 | 长江存储科技有限责任公司 | 多堆叠层三维存储器件及其制造方法 |
| US20190035807A1 (en) * | 2017-07-25 | 2019-01-31 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9437606B2 (en) | 2013-07-02 | 2016-09-06 | Sandisk Technologies Llc | Method of making a three-dimensional memory array with etch stop |
| US9449987B1 (en) | 2015-08-21 | 2016-09-20 | Sandisk Technologies Llc | Three dimensional memory device with epitaxial semiconductor pedestal for peripheral transistors |
| US11075084B2 (en) | 2017-08-31 | 2021-07-27 | L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude | Chemistries for etching multi-stacked layers |
| US10957706B2 (en) * | 2018-10-17 | 2021-03-23 | Sandisk Technologies Llc | Multi-tier three-dimensional memory device with dielectric support pillars and methods for making the same |
-
2020
- 2020-05-21 US US16/880,678 patent/US11527549B2/en active Active
- 2020-06-28 CN CN202010597207.7A patent/CN112614851A/zh active Pending
- 2020-08-18 KR KR1020200103398A patent/KR20210040777A/ko active Search and Examination
-
2022
- 2022-10-27 US US17/975,241 patent/US20230051615A1/en active Pending
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20100097459A (ko) * | 2009-02-26 | 2010-09-03 | 삼성전자주식회사 | 비휘발성 메모리 장치의 제조 방법 |
| US20130099306A1 (en) * | 2011-10-25 | 2013-04-25 | SK Hynix Inc. | 3-d nonvolatile memory device and method of manufacturing the same |
| CN106887404A (zh) * | 2012-07-11 | 2017-06-23 | 三星电子株式会社 | 半导体装置及其制造方法 |
| US20140061776A1 (en) * | 2012-08-31 | 2014-03-06 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
| CN105226063A (zh) * | 2014-06-25 | 2016-01-06 | 三星电子株式会社 | 具有垂直沟道和气隙的半导体装置 |
| WO2016043990A1 (en) * | 2014-09-19 | 2016-03-24 | Sandisk Technologies Inc. | Three dimensional memory device having well contact pillar and method of making thereof |
| WO2016085581A1 (en) * | 2014-11-26 | 2016-06-02 | SanDisk Technologies, Inc. | Set of Stepped Surfaces Formation for a Multilevel Interconnect Structure |
| US20160322381A1 (en) * | 2015-04-30 | 2016-11-03 | Sandisk Technologies Inc. | Multilevel memory stack structure employing support pillar structures |
| US20170287926A1 (en) * | 2016-04-01 | 2017-10-05 | Sandisk Technologies Llc | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure |
| US9716105B1 (en) * | 2016-08-02 | 2017-07-25 | Sandisk Technologies Llc | Three-dimensional memory device with different thickness insulating layers and method of making thereof |
| CN108022929A (zh) * | 2016-11-03 | 2018-05-11 | 三星电子株式会社 | 竖直存储器装置 |
| CN108511455A (zh) * | 2017-02-27 | 2018-09-07 | 爱思开海力士有限公司 | 半导体装置及其制造方法 |
| US20180301374A1 (en) * | 2017-04-17 | 2018-10-18 | Sandisk Technologies Llc | Three-dimensional memory device having conductive support structures and method of making thereof |
| US10141331B1 (en) * | 2017-05-29 | 2018-11-27 | Sandisk Technologies Llc | Three-dimensional memory device containing support pillars underneath a retro-stepped dielectric material and method of making thereof |
| US20190035807A1 (en) * | 2017-07-25 | 2019-01-31 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor memory device |
| CN109075174A (zh) * | 2018-07-27 | 2018-12-21 | 长江存储科技有限责任公司 | 多堆叠层三维存储器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210104537A1 (en) | 2021-04-08 |
| KR20210040777A (ko) | 2021-04-14 |
| US11527549B2 (en) | 2022-12-13 |
| US20230051615A1 (en) | 2023-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9583382B2 (en) | Interconnection structure including air gap, semiconductor device including air gap, and method of manufacturing the same | |
| US11322518B2 (en) | Memory device and method of manufacturing the same | |
| US10374012B2 (en) | Electronic device and method of fabricating the same | |
| CN111668225B (zh) | 半导体装置及其制造方法 | |
| CN112599497A (zh) | 半导体存储器装置及其制造方法 | |
| CN112614851A (zh) | 存储器设备及其制造方法 | |
| CN112614842A (zh) | 存储器设备及其制造方法 | |
| US20230126213A1 (en) | Semiconductor memory device and method of manufacturing the semiconductor memory device | |
| KR102633039B1 (ko) | 반도체 메모리 장치 및 이의 제조 방법 | |
| CN112310098A (zh) | 半导体装置及其制造方法 | |
| US20230317636A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20230301092A1 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
| US20240090214A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20240081072A1 (en) | Memory device and method of manufacturing the same | |
| US20230140566A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| US20220172985A1 (en) | Method of manufacturing semiconductor device | |
| US20240049465A1 (en) | Semiconductor memory device and method of manufacturing the same | |
| US20220271055A1 (en) | Memory device and manufacturing method of the memory device | |
| US20230301091A1 (en) | Semiconductor device and manufacturing method of the semiconductor device | |
| KR20220064088A (ko) | 메모리 장치 및 그 제조방법 | |
| CN113629060A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN115696933A (zh) | 存储器装置及其制造方法 | |
| CN118055618A (zh) | 存储装置及存储装置的制造方法 | |
| CN115332259A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN117715411A (zh) | 半导体存储器装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |