CN112612185A - 套刻误差检测图形及方法 - Google Patents

套刻误差检测图形及方法 Download PDF

Info

Publication number
CN112612185A
CN112612185A CN202011472159.5A CN202011472159A CN112612185A CN 112612185 A CN112612185 A CN 112612185A CN 202011472159 A CN202011472159 A CN 202011472159A CN 112612185 A CN112612185 A CN 112612185A
Authority
CN
China
Prior art keywords
pattern
rectangular
patterns
long side
sides
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011472159.5A
Other languages
English (en)
Other versions
CN112612185B (zh
Inventor
陈媛
邱瑾玉
耿玉慧
宋之洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011472159.5A priority Critical patent/CN112612185B/zh
Publication of CN112612185A publication Critical patent/CN112612185A/zh
Application granted granted Critical
Publication of CN112612185B publication Critical patent/CN112612185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

本发明提供一种套刻误差检测图形及方法。包括第一图形及第二图形，形成于上下叠置的两个膜层上，第一图形和第二图形上下对应设置且中心点位于同一垂线上；第一图形包括单个第一矩形图案，第二图形包括单个或多个第二矩形图案，第一矩形图案的长边与短边的比值小于第二矩形图案的长边与短边的比值，第二矩形图案的中间部分沿垂直第一矩形图案方向的正投影落在第一矩形图案内，与中间部分相连接的两端的正投影位于第一矩形图形外。本发明在实现量测目的的前提下可以减少图形占用的平面面积，这使得其可以分布于晶粒中，因而其切割道film stack与晶粒内器件更加接近，可以有效减小套刻误差，提高生产良率和降低生产成本。

Description

套刻误差检测图形及方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及光刻工艺，特别是涉及一种套刻误差检测图形及方法。
背景技术
光刻是半导体芯片制造过程中的一道非常重要的工序，它采用类似照片冲印的技术，把掩膜版上的精细图形通过光线的曝光印制到晶圆上。随着半导体制造技术的飞速发展以及消费类电子产品功能的日益增加，器件集成度越来越高，而半导体器件的特征尺寸不断的缩小，从而对光刻工艺提出了越来越高的要求。光刻工艺中非常重要的一个工作是进行层间对准，即套刻对准(overlay)，以保证当前图形(即当前层图形)与硅片上已经存在的图形(即前层图形)之间的对准，而套刻精度就是衡量当前层图形与前层图形之间的对准精度。现有技术中常使用高分辨率的扫描电子显微镜(scanning electron microscope，CD-SEM)量测套刻误差。CD-SEM是通过检测二次电子或背散射电子来分辨图形实现量测目的。基于CD-SEM的套刻误差可以作为优化光学手段量测的参考量测数据。在使用CD-SEM进行套刻误差量测时，首先要在图形层制作常被称之为CD-SEM target的套刻误差检测图形。现有的CD-SEM target多采用模拟半导体器件的方式进行设计(CD-SEM target通常与半导体器件图形具有相同形状和同等尺寸)。比如如图1及图2所示，前层和当前层的图形分开排列或者重叠，同一镜头视角下需要选取数个图形量测中心点，由于是模拟半导体器件设计，CD-SEM target设计尺寸较大(14*14um)，为避免占用晶圆有效区域而通常被放置在切割道中，会受到切割道film stack(膜层堆栈)及应力的影响，量测结果容易与晶粒(die)内套刻误差真实值有较大差异，导致套刻精度下降，并最终导致器件性能下降甚至完全失效，导致生产良率的下降和生产成本的上升。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种套刻误差检测图形及方法，用于解决现有技术中使用的套刻误差检测图形采用模拟半导体器件的设计，设计尺寸较大而通常被放置在切割道中，会受到切割道film stack及应力的影响，量测结果容易与晶粒内套刻误差真实值有较大差异，导致套刻精度下降，并最终导致器件性能下降甚至完全失效，导致生产良率的下降和生产成本的上升等问题。
为实现上述目的及其他相关目的，本发明提供一种套刻误差检测图形，所述套刻误差检测图形包括第一图形及第二图形，所述第一图形和第二图形形成于上下叠置的两个膜层上，所述第一图形和第二图形上下对应设置且中心点位于同一垂线上，所述第一图形包括单个第一矩形图案，所述第二图形包括单个或多个第二矩形图案，当第二矩形图案为多个时，多个第二矩形图案平行间隔分布；其中，所述第一矩形图案的长边与短边的比值小于所述第二矩形图案的长边与短边的比值，所述第二矩形图案的中间部分沿垂直所述第一矩形图案方向的正投影落在所述第一矩形图案内，与中间部分相连接的两端的正投影位于所述第一矩形图形外。
可选地，第一矩形图案的长边与第二矩形图案的长边均小于等于2μm。
在一可选方案中，所述第二矩形图案为单个，所述第二矩形图案的长边与所述第一矩形图案的长边相平行，所述第二矩形图案的长边尺寸大于所述第一矩形图案的长边尺寸，所述第二矩形图案的短边尺寸小于所述第一矩形图案的短边尺寸且大于所述第二矩形图案的长边与所述第一矩形图案的长边的间距。
更可选地，所述第一矩形图案的长边为1μm且短边为0.8μm，所述第二矩形图案的长边为1.2μm且短边为0.5μm，所述第二矩形图案的长边与所述第一矩形图案的长边的间距为0.15μm。
在另一可选方案中，所述第二矩形图案为3个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的第二矩形图案之间的间距与第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
更可选地，所述第一矩形图案的长边为1.2μm且短边为1μm，所述第二矩形图案的长边为1.2μm且短边为0.15μm，所有所述第二矩形图案的长边与第一矩形图案的短边的最短距离为0.225μm。
在又一可选方案中，所述第二矩形图案为3个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的所述第二矩形图案之间的间距与所述第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸大于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
更可选地，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.2μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.1μm。
在另一可选方案中，所述第二矩形图案为5个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的第二矩形图案之间的间距与同一晶粒内的器件结构之间的间距接近，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
更可选地，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.1μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.15μm。
本发明还提供一种套刻误差检测方法，所述套刻误差检测方法基于前述任一方案中所述的套刻误差检测图形进行。
如上所述，本发明的套刻误差检测图形及方法，具有以下有益效果：本申请提出了一种改善的套刻误差检测图形，其设计巧妙，在实现量测目的的前提下可以减少图形占用的floorplan(设计平面)面积，这使得其可以分布于晶粒(die)中，因而其切割道filmstack与晶粒内器件更加接近，可以有效减小套刻误差，从而为晶粒内套刻量测(indieoverlay)以及掩膜修正(mask correction)提供更准确的数据，有助于提高生产良率和降低生产成本。且由于其结构规整，可通过输入相应的关键尺寸直接用脚本或者数据库自动生成，可以减少光罩研发的时间成本，提高研发效率。
附图说明
图1及图2显示为现有技术中的套刻误差检测图形的结构示意图。
图3至图6显示为本发明提供的套刻误差检测图形于不同示例中的结构示意图。
元件标号说明
11-第一图形；12-第二图形
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。
请参阅图3至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容所能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质技术内容的变更下，当亦视为本发明可实施的范畴。
如图3至图6所示，本发明提供一种套刻误差检测图形，所述套刻误差检测图形包括第一图形11及第二图形12，所述第一图形11和第二图形12形成于上下叠置的两个膜层上，所述第一图形11和第二图形12上下对应设置且中心点位于同一垂线上；所述第一图形11包括单个第一矩形图案，所述第二图形12包括单个或多个第二矩形图案，当第二矩形图案为多个时，多个第二矩形图案平行间隔分布；其中，所述第一矩形图案的长边与短边的比值小于所述第二矩形图案的长边与短边的比值，所述第二矩形图案的中间部分沿垂直所述第一矩形图案方向的正投影落在所述第一矩形图案内，与中间部分相连接的两端的正投影位于所述第一矩形图形外，且两端位于第一矩形图形外的尺寸优选相同。且需要说明的是，长边是指矩形的两个边中较长的那个，而短边是指矩形的两个边中较短的那个。本发明的套刻误差检测图形设计巧妙，在满足套刻检测要求的情况下使第一图形和第二图形的边界尽量不重叠，使得套刻检测时便于检测设备快速识别到第一图形和第二图形(尤其是前层膜层中的图形因被当前膜层阻挡，识别难度增大)，且在实现量测目的的前提下可以减少图形占用的floor plan面积，这使得其可以分布于晶粒(die)中，因而其切割道film stack与晶粒内器件更加接近，可以有效减小套刻误差，从而为晶粒内套刻量测(indie overlay)以及掩膜修正(mask correction)提供更准确的数据，有助于提高生产良率和降低生产成本。且由于其结构规整，可通过输入相应的关键尺寸直接用脚本或者数据库自动生成，可以减少光罩研发的时间成本，提高研发效率。
需要说明的是，本实施例中“第一”、“第二”以及类似的描述只是出于描述的方便而并不具有实质上的限定意义。套刻误差检测图形都是在光刻工艺前设计好后输入到光刻设备中，经光刻刻蚀先形成前层膜层，第一图形11和第二图形12中的一种形成在前层膜层中，之后在前层膜层表面涂布一层光刻胶，曝光后的光刻胶层则为当前膜层，此时第一图形11和第二图形12中的一种显现于当前膜层中(未经刻蚀)，这时候需要采用检测工具，比如采用CD-SEM检测第一图形11和第二图形12的尺寸以及第一图形11和第二图形12两者之间的间距或是检测特定点的坐标值并与初始设计时的数值相比较以得到套刻误差，如果该误差在工艺容忍范围内，则接着进行下一步的刻蚀等工艺；如果该误差在工艺容忍范围外且无法修正，则要将当前的光刻胶层全部去除后重新涂布新的光刻胶层(即rework工艺，返工工艺)，之后再经曝光后进行新一轮的套刻对准检测。光刻工艺是半导体芯片制造过程中唯一可以rework的工艺，通过提高套刻误差检测精度以提高光刻工艺良率，避免有问题的产品流入到下一道工序，有助于提高生产效率，降低生产成本。
在较优的示例中，第一矩形图案11的长边与第二矩形图案12的长边均小于等于2μm，比如为0.7～1.5μm(包括端点值)，更优地为0.8～1.2μm，这种尺寸设计使得第一图形11和第二图形12的分布位置更加灵活，不仅可以分布于切割道内，而且可以分布于芯片晶粒内，或者根据需要在芯片晶粒及切割道内均设置套刻误差检测图形。
所述第一图形11和第二图形12的上下位置并没有严格的限制，只要确保设计时两者上下对应且呈中心对称，中心点位于同一垂线上即可。在一示例中，所述第一图形11形成于前层膜层上，所述第二图形12形成于当前膜层上，当前膜层为光刻胶层，而所述前层膜层可以是氧化层或金属层。当然，在其他示例中，也可以是所述第二图形12形成于前层膜层上而第一图形11形成于光刻胶层上，具体可以依据工艺择优选择，但在允许的情况下优选前一种，便于后续套刻检测时CD-SEM能够更清楚地识别当前层和前层中的图形。
所述第一矩形图案和第二矩形图案的具体形式也可以根据工艺而定。比如，如果是形成于前层膜层中，根据工艺设计的不同，则可以是矩形的凹槽(整个图形都为凹槽)，凹槽深度可以和前层膜层中的膜厚相同或小于前层膜层的厚度，或者深度自矩形周向向矩形中心呈阶梯式下降，也可以是矩形环状结构，即仅围绕矩形的四个边为槽道而矩形内部未挖空，或者还可以为其他结构，或者对前层膜层中的图形的周向做特殊处理以使其边界便于被识别，本实施例中不做严格限制，重要的是使CD-SEM在透过当前膜层后仍能准确识别到前层膜层中的图形边界以进行套刻检测。较优地，前层膜层中的图形优选为凹槽，凹槽内外的颜色深度在CD-SEM显示下呈现出差异而被识别。
在一示例中，如图3所示，所述第二矩形图案为单个，所述第二矩形图案的长边与所述第一矩形图案的长边相平行，所述第二矩形图案的长边尺寸大于所述第一矩形图案的长边尺寸，此时第二矩形图案长边的两端位于第一矩形图案的外围，所述第二矩形图案的短边尺寸小于所述第一矩形图案的短边尺寸且大于所述第二矩形图案的长边与所述第一矩形图案的长边的间距，故而第二矩形图案的中间部分沿第一矩形图案方向的正投影完全落在第一矩形图案内。这种设计简洁，便于快速检测套刻对准误差，比如检测时可以先通过检测第一图形11的中心点和第二图形12的中心点坐标值的偏差以确定套刻对准误差，若偏差过大则可以判断需要返工而无需进行后续作业，若中心点无偏差则再对第一图形11和第二图形12的尺寸进行检测。在一具体示例中，所述第一矩形图案的长边为1μm且短边为0.8μm，所述第二矩形图案的长边为1.2μm且短边为0.5μm，所述第二矩形图案的长边与所述第一矩形图案的长边的间距为0.15μm。
在另一示例中，如图4所示，所述第二矩形图案为3个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的第二矩形图案之间的间距与第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离。在进一步的示例中，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.15μm，所述第二矩形图案的长边与第一矩形图案的短边的最短距离，也即最外侧的第二矩形图案与第一矩形图案的短边之间的距离为0.225μm。即本实施例中，所有第二矩形图案的长边尺寸都相同且短边尺寸都相同。这种设计中，在有限的空间内分布了尽量多的第二矩形图案，这有助于进一步减少因膜层应力等导致图案变形，从而有助于提高检测精度。在其他示例中，位于正中间的第二矩形图案与位于其两侧的第二矩形图案可以为长边尺寸相同而短边尺寸不同(两侧的第二矩形图案的长边及短边尺寸优选都相同以提高应力分布均匀性)，或短边尺寸相同而长边尺寸不同，或者长边与短边尺寸都不相同，从简化工艺的角度考虑，优选所有第二矩形图案的规格尺寸完全相同。
在另一示例中，如图5所示，所述第二矩形图案为3个，本实施例综合考虑了检测精度和图形形成难度，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的所述第二矩形图案之间的间距与所述第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸大于第二矩形图案的长边与第一矩形图案的短边的最短距离。在进一步的示例中，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.2μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.1μm。即本实施例中，所有第二矩形图案的长边尺寸都相同且短边尺寸都相同。这种设计中，在有限的空间内分布了尽量多的尺寸较大的第二矩形图案，有利于降低第二图形12的形成难度。在其他示例中，位于正中间的第二矩形图案与位于其两侧的第二矩形图案可以为长边尺寸相同而短边尺寸不同(两侧的第二矩形图案的长边及短边尺寸优选都相同以提高应力分布均匀性)，或短边尺寸相同而长边尺寸不同，或者长边与短边尺寸都不相同，从简化工艺的角度考虑，优选所有第二矩形图案的规格尺寸完全相同。
在又一示例中，所述第二矩形图案为5个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的所述第二矩形图案之间的间距与所述第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离。在进一步的示例中，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.1μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.15μm。即本实施例中，所有第二矩形图案的长边尺寸都相同且短边尺寸都相同。这种设计中，在有限的空间内分布了尽量多的尺寸较小的第二矩形图案，第二矩形图案之间的间距与同一晶粒内的器件结构之间的间距接近(比如相邻接触孔之间的间距)，因而通过检测第二图形12的尺寸与设计值的偏差，可以评估光刻参数设置是否合理，有助于提高工艺生产良率。在其他示例中，位于正中间的第二矩形图案与位于其两侧的第二矩形图案可以为长边尺寸相同而短边尺寸不同(两侧的第二矩形图案的长边及短边尺寸优选都相同以提高应力分布均匀性)，或短边尺寸相同而长边尺寸不同，或者长边与短边尺寸都不相同，从简化工艺的角度考虑，优选所有第二矩形图案的规格尺寸完全相同。
本发明还提供一种套刻误差检测方法，所述套刻误差检测方法基于前述任一方案中所述的套刻误差检测图形进行，对所述套刻误差检测图形的介绍还请参考前述内容，出于简洁的目的不再赘述。所述套刻误差检测方法可以将前述的第一图形和第二图形分别形成于前层膜层和当前膜层上，之后采用套刻检测工具，比如CD-SEM检测第一图形和第二图形的尺寸以及特定坐标点的位置并与初始预设值相比较，由此得到套刻误差并依此进行掩膜修正，有助于提高工艺生产良率。
综上所述，本发明提供一种套刻误差检测图形及方法。所述套刻误差检测图形包括第一图形及第二图形，所述第一图形和第二图形形成于上下叠置的两个膜层上，所述第一图形和第二图形上下对应设置且中心点位于同一垂线上；所述第一图形包括单个第一矩形图案，所述第二图形包括单个或多个第二矩形图案，当第二矩形图案为多个时，多个第二矩形图案平行间隔分布；其中，所述第一矩形图案的长边与短边的比值小于所述第二矩形图案的长边与短边的比值，第一矩形图案的长边与第二矩形图案的长边均小于等于2μm，且所述第二矩形图案的中间部分沿垂直所述第一矩形图案方向的正投影落在所述第一矩形图案内，与中间部分相连接的两端的正投影位于所述第一矩形图形外。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。本发明的套刻误差检测图形设计巧妙，在实现量测目的的前提下可以减少图形占用的floor plan面积，这使得其可以分布于晶粒(die)中，因而其film stack与晶粒内器件更加接近，可以有效减小套刻误差，从而为晶粒内套刻量测(indie overlay)以及掩膜修正(mask correction)提供更准确的数据，有助于提高生产良率和降低生产成本。且由于其结构规整，可通过输入相应的关键尺寸直接用脚本或者数据库自动生成，可以减少光罩研发的时间成本，提高研发效率。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (11)

1.一种套刻误差检测图形，其特征在于，所述套刻误差检测图形包括第一图形及第二图形，所述第一图形和第二图形形成于上下叠置的两个膜层上，所述第一图形和第二图形上下对应设置且中心点位于同一垂线上；所述第一图形包括单个第一矩形图案，所述第二图形包括单个或多个第二矩形图案，当第二矩形图案为多个时，多个第二矩形图案平行间隔分布；其中，所述第一矩形图案的长边与短边的比值小于所述第二矩形图案的长边与短边的比值，第二矩形图案的中间部分沿垂直所述第一矩形图案方向的正投影落在所述第一矩形图案内，与中间部分相连接的两端的正投影位于所述第一矩形图形外。
2.根据权利要求1所述的套刻误差检测图形，其特征在于，第一矩形图案的长边与第二矩形图案的长边均小于等于2μm。
3.根据权利要求2所述的套刻误差检测图形，其特征在于，所述第二矩形图案为单个，所述第二矩形图案的长边与所述第一矩形图案的长边相平行，所述第二矩形图案的长边尺寸大于所述第一矩形图案的长边尺寸，所述第二矩形图案的短边尺寸小于所述第一矩形图案的短边尺寸且大于所述第二矩形图案的长边与所述第一矩形图案的长边的间距。
4.根据权利要求3所述的套刻误差检测图形，其特征在于，所述第一矩形图案的长边为1μm且短边为0.8μm，所述第二矩形图案的长边为1.2μm且短边为0.5μm，所述第二矩形图案的长边与所述第一矩形图案的长边的间距为0.15μm。
5.根据权利要求2所述的套刻误差检测图形，其特征在于，所述第二矩形图案为3个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的第二矩形图案之间的间距与第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
6.根据权利要求5所述的套刻误差检测图形，其特征在于，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.15μm，所述第二矩形图案的长边与第一矩形图案的短边的最短距离为0.225μm。
7.根据权利要求2所述的套刻误差检测图形，其特征在于，所述第二矩形图案为3个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的所述第二矩形图案之间的间距与所述第二矩形图案的短边尺寸相同，且第二矩形图案的短边尺寸大于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
8.根据权利要求7所述的套刻误差检测图形，其特征在于，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.2μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.1μm。
9.根据权利要求2所述的套刻误差检测图形，其特征在于，所述第二矩形图案为5个，所述第二矩形图案的长边与所述第一矩形图案的短边相平行，相邻的第二矩形图案之间的间距与同一晶粒内的器件结构之间的间距接近，且第二矩形图案的短边尺寸小于第二矩形图案的长边与第一矩形图案的短边的最短距离，位于正中间的第二矩形图案与位于其两侧的第二矩形图案的短边和/或长边尺寸相同或不同。
10.根据权利要求9所述的套刻误差检测图形，其特征在于，所述第一矩形图案的长边为1.2μm且短边为1μm，所有所述第二矩形图案的长边为1.2μm且短边为0.1μm，第二矩形图案的长边与第一矩形图案的短边的最短距离为0.15μm。
11.一种套刻误差检测方法，其特征在于，所述套刻误差检测方法基于权利要求1-10任一项所述的套刻误差检测图形进行。
CN202011472159.5A 2020-12-15 2020-12-15 套刻误差检测用图形结构及方法 Active CN112612185B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011472159.5A CN112612185B (zh) 2020-12-15 2020-12-15 套刻误差检测用图形结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011472159.5A CN112612185B (zh) 2020-12-15 2020-12-15 套刻误差检测用图形结构及方法

Publications (2)

Publication Number Publication Date
CN112612185A true CN112612185A (zh) 2021-04-06
CN112612185B CN112612185B (zh) 2022-11-22

Family

ID=75233983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011472159.5A Active CN112612185B (zh) 2020-12-15 2020-12-15 套刻误差检测用图形结构及方法

Country Status (1)

Country Link
CN (1) CN112612185B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US20010055720A1 (en) * 2000-06-08 2001-12-27 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
US20030044057A1 (en) * 2001-09-04 2003-03-06 Nanya Technology Corporation Method of checking overlap accuracy of patterns on four stacked semiconductor layers
US6801313B1 (en) * 1999-07-28 2004-10-05 Nec Electronics Corporation Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
CN101435997A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 光刻套刻精度的测试图形及测量方法
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
US20120299159A1 (en) * 2011-05-27 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
US20130342831A1 (en) * 2012-06-26 2013-12-26 Kla-Tencor Corporation Device-like scatterometry overlay targets
CN104423144A (zh) * 2013-08-23 2015-03-18 上海凸版光掩模有限公司 一种光掩模及光掩模套刻精度的监测方法
CN106019857A (zh) * 2016-07-22 2016-10-12 合肥芯碁微电子装备有限公司 一种基于无掩膜直写系统套刻曝光的定位方法
CN106814557A (zh) * 2015-11-30 2017-06-09 上海微电子装备有限公司 一种对准系统及对准方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801313B1 (en) * 1999-07-28 2004-10-05 Nec Electronics Corporation Overlay mark, method of measuring overlay accuracy, method of making alignment and semiconductor device therewith
US20010055720A1 (en) * 2000-06-08 2001-12-27 Kabushiki Kaisha Toshiba Alignment method, overlay deviation inspection method and photomask
US6218200B1 (en) * 2000-07-14 2001-04-17 Motorola, Inc. Multi-layer registration control for photolithography processes
US20030044057A1 (en) * 2001-09-04 2003-03-06 Nanya Technology Corporation Method of checking overlap accuracy of patterns on four stacked semiconductor layers
CN101435997A (zh) * 2007-11-15 2009-05-20 上海华虹Nec电子有限公司 光刻套刻精度的测试图形及测量方法
CN101458456A (zh) * 2007-12-13 2009-06-17 中芯国际集成电路制造(上海)有限公司 套刻精度的控制方法和装置
US20120299159A1 (en) * 2011-05-27 2012-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Structure designs and methods for integrated circuit alignment
US20130342831A1 (en) * 2012-06-26 2013-12-26 Kla-Tencor Corporation Device-like scatterometry overlay targets
CN104423144A (zh) * 2013-08-23 2015-03-18 上海凸版光掩模有限公司 一种光掩模及光掩模套刻精度的监测方法
CN106814557A (zh) * 2015-11-30 2017-06-09 上海微电子装备有限公司 一种对准系统及对准方法
CN106019857A (zh) * 2016-07-22 2016-10-12 合肥芯碁微电子装备有限公司 一种基于无掩膜直写系统套刻曝光的定位方法

Also Published As

Publication number Publication date
CN112612185B (zh) 2022-11-22

Similar Documents

Publication Publication Date Title
CN109581832B (zh) 叠对误差测量结构以及叠对误差测量方法
KR0170909B1 (ko) 반도체 소자의 오버레이 검사방법
KR20190058133A (ko) 오버레이 패턴을 갖는 반도체 소자
CN111312691B (zh) 一种套刻对准标记结构、套刻对准测量方法及半导体器件
KR100787941B1 (ko) 중첩 마크를 갖는 포토 마스크 및 반도체 장치의 제조 방법
US8692393B2 (en) Alignment mark design for semiconductor device
US7485975B2 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
JPH09246151A (ja) 半導体装置の製造方法
US20220082951A1 (en) Overlay mark, overlay marking method and overlay measuring method
KR100746619B1 (ko) 오버레이 버니어 키 및 오버레이 버니어 키의 형성방법
KR970018320A (ko) 반도체 소자의 제조방법
KR101328611B1 (ko) 반도체 메모리 디바이스 제조를 위한 패턴 매칭 방법
CN112612185B (zh) 套刻误差检测用图形结构及方法
JP2006332177A (ja) 半導体ウエハ、その製造方法及びマスク
CN111128829A (zh) 对准方法及校准方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
CN115877672A (zh) 套刻精度获取方法以及校正方法
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
US7008756B2 (en) Method of fabricating an X/Y alignment vernier
CN114200780A (zh) 一种套刻对准标记结构及相关方法和器件
CN112965349A (zh) 晶圆对准方法及晶圆双面测量系统
TWI743792B (zh) 半導體製程用游標尺及使用其進行的微影製程檢測方法
KR100197981B1 (ko) 반도체소자의 마스크 정렬 측정방법
KR20050120072A (ko) 반도체 소자의 얼라인 마크 및 그를 이용한 얼라인 방법
CN116844954A (zh) 形成半导体元件图案的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant