CN112599541A - 显示面板及其制作方法 - Google Patents
显示面板及其制作方法 Download PDFInfo
- Publication number
- CN112599541A CN112599541A CN202011478952.6A CN202011478952A CN112599541A CN 112599541 A CN112599541 A CN 112599541A CN 202011478952 A CN202011478952 A CN 202011478952A CN 112599541 A CN112599541 A CN 112599541A
- Authority
- CN
- China
- Prior art keywords
- sub
- layer
- opening
- display panel
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000010410 layer Substances 0.000 claims description 299
- 239000010408 film Substances 0.000 claims description 64
- 239000010409 thin film Substances 0.000 claims description 59
- 230000000149 penetrating effect Effects 0.000 claims description 12
- 239000011241 protective layer Substances 0.000 claims description 4
- 230000008569 process Effects 0.000 abstract description 25
- 239000000463 material Substances 0.000 description 8
- 230000009286 beneficial effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提出了一种显示面板及其制作方法。该显示面板包括位于显示区内通过第一过孔与第一有源层电连接的第一源漏极层，与第一源漏极层同层的第二源漏极层，第二源漏极层通过第二过孔与第二有源层电连接；绑定区内的开口至少包括远离衬底的第一子开口以及靠近衬底的第二子开口，第一子开口贯穿的膜层数量与第一过孔和/或第二过孔贯穿的膜层数量相同。本申请通过设置位于绑定区内的第一子开口贯穿的膜层与第一过孔和/或第二过孔贯穿的膜层相同，使第一子开口可以与第一过孔和/或第二过孔在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了显示面板的生产成本，提高了显示面板的产品良率。
Description
技术领域
本申请涉及显示领域，尤其涉及一种显示面板及其制作方法。
背景技术
随着人们对显示面板的产品需求量的提升，如何降低显示面板的生产成本、提高显示面板的产品良率是显示面板的一大改进方向。
现有的LTPO(Low Temperature Polycrystalline-Si Oxide，低温多晶氧化物)显示面板制程中，显示区内薄膜晶体管的源漏极层通过过孔与有源层电连接，由于该过孔和绑定区内的开口需要分别使用光罩工艺而形成，导致制程工艺复杂，产品良率难以提高，生产成本难以降低。
因此，亟需一种显示面板及其制作方法以解决上述技术问题。
发明内容
本申请提供了一种显示面板，用于解决由于LTPO显示面板的制程工艺复杂，导致LTPO显示面板的产品良率难以提高且生产成本难以降低的问题。
为了解决上述技术问题，本申请提供的技术方案如下：
本申请提供了一种显示面板，包括显示区以及位于所述显示区一侧的绑定区，所述显示区内设置有衬底以及位于所述衬底上的薄膜晶体管层；
所述薄膜晶体管层包括位于所述显示区内的第一薄膜晶体管以及与所述第一薄膜晶体管电连接的第二薄膜晶体管，所述第一薄膜晶体管的第一源漏极层与所述第二薄膜晶体管的第二源漏极层同层设置，所述第一源漏极层通过第一过孔与第一有源层电连接，所述第二源漏极层通过第二过孔与第二有源层电连接；
其中，所述绑定区内设置有贯穿所述第一源漏极层与所述衬底之间的膜层的开口，所述开口至少包括远离所述衬底的第一子开口以及靠近所述衬底的第二子开口，所述第一子开口贯穿的膜层数量与所述第一过孔和/或所述第二过孔贯穿的膜层数量相同。
本申请提供的显示面板中，所述第一有源层与所述第二有源层异层设置，所述第一子开口贯穿的膜层与所述第一过孔或所述第二过孔贯穿的膜层相同。
本申请提供的显示面板中，所述第一过孔包括远离所述衬底一侧的第一子过孔以及靠近所述衬底一侧的第二子过孔；或者，
所述第二过孔包括远离所述衬底一侧的第三子过孔以及靠近所述衬底一侧的第四子过孔；
其中，所述第一子开口的深度与所述第一子过孔的深度相同；或者，
所述第一子开口的深度与所述第三子过孔的深度相同。
本申请提供的显示面板中，所述开口还包括位于所述第一子开口与所述第二子开口之间的第三子开口，所述第三子开口贯穿的膜层与所述第二子过孔贯穿的膜层相同；或者，
所述第三子开口贯穿的膜层与所述第四子过孔贯穿的膜层相同。
本申请提供的显示面板中，所述第一薄膜晶体管还包括位于所述第一有源层上的第一栅极以及位于所述第一栅极上的第三栅极，所述第二薄膜晶体管还包括位于所述第二有源层上的第二栅极以及位于所述第二有源层与所述衬底之间的第四栅极，所述第一栅极与所述第四栅极同层设置；
所述薄膜晶体管层还包括位于所述第一有源层与所述第一栅极之间的第一绝缘层，位于所述第一栅极与所述第三栅极之间的第二绝缘层，位于所述第四栅极与所述第二有源层之间的第三绝缘层，位于所述第二有源层与所述第二栅极之间的第四绝缘层，以及位于所述第二栅极与所述第二源漏极层之间的第五绝缘层；
所述第一子开口贯穿所述第四绝缘层以及所述第五绝缘层，所述第三子开口贯穿所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层。
本申请提供的显示面板中，所述显示面板还包括位于所述衬底上的缓冲层以及位于所述缓冲层与所述第一有源层之间的保护层，所述第二子开口贯穿所述缓冲层以及所述保护层。
本申请提供的显示面板中，所述第一子开口、所述第三子开口以及所述第二子开口的开口面积依次递减。
本申请提供的显示面板中，所述第一子开口包括靠近所述显示区一侧的第一侧，所述第二子开口包括靠近所述显示区一侧的第二侧，所述第三子开口包括靠近所述显示区一侧的第三侧，所述第一侧、所述第三侧以及所述第二侧与所述衬底形成的钝角依次递减。
本申请提供的显示面板中，所述第一子开口内填充有第一填充层，所述第二子开口内填充有第二填充层，所述第一填充层的弹性模量与所述第二填充层的弹性模量相异。
本申请还提出了一种显示面板的制作方法，包括：
在显示区内的衬底上形成第一有源层以及第二有源层；
在所述第一有源层上形成第一过孔和/或在所述第二有源层上形成第二过孔的同时在绑定区内形成第一子开口；
在所述第一子开口与所述衬底之间形成第二子开口；
其中，所述第一子开口贯穿的膜层与所述第一过孔和/或所述第二过孔贯穿的膜层相同。
有益效果：本申请通过设置位于绑定区内的第一子开口贯穿的膜层与第一过孔和/或第二过孔贯穿的膜层相同，使第一子开口可以与第一过孔和/或第二过孔在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了显示面板的生产成本，提高了显示面板的产品良率。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的显示面板的第一种结构示意图。
图2为本申请的显示面板的第二种结构示意图。
图3为本申请的显示面板的第三种结构示意图。
图4为本申请的显示面板的第四种结构示意图。
图5为本申请的显示面板的第五种结构示意图。
图6为本申请的显示面板的制作方法的流程图。
图7a～7d为本申请的显示面板的制作方法的工艺流程图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
现有的LTPO显示面板由于显示区内用于薄膜晶体管的源漏极层与有源层电连接的过孔，和绑定区内的开口分别使用光罩工艺形成，导致制程工艺复杂，存在生产成本难以降低且产品良率难以提高的问题。基于此，本申请提出了一种显示面板及其制作方法。
请参阅图1～图5，所述显示面板100包括显示区以及位于所述显示区一侧的绑定区，所述显示区内设置有衬底101以及位于所述衬底101上的薄膜晶体管层。
所述薄膜晶体管层包括位于所述显示区内的第一薄膜晶体管以及与所述第一薄膜晶体管电连接的第二薄膜晶体管，所述第一薄膜晶体管的第一源漏极层102与所述第二薄膜晶体管的第二源漏极层105同层设置，所述第一源漏极层102通过第一过孔103与第一有源层104电连接，所述第二源漏极层105通过第二过孔106与第二有源层107电连接。
其中，所述绑定区内设置有贯穿所述第一源漏极层102与所述衬底101之间的膜层的开口108，所述开口108至少包括远离所述衬底101的第一子开口109以及靠近所述衬底101的第二子开口110，所述第一子开口109贯穿的膜层数量与所述第一过孔103和/或所述第二过孔106贯穿的膜层数量相同。
本申请通过设置位于绑定区内的第一子开口109贯穿的膜层与第一过孔103和/或第二过孔106贯穿的膜层相同，使第一子开口109可以与第一过孔103和/或第二过孔106在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了所述显示面板100的生产成本，提高了所述显示面板100的产品良率。
本申请中，所述第一薄膜晶体管可以为低温多晶硅薄膜晶体管或金属氧化物薄膜晶体管，所述第二薄膜晶体管可以为低温多晶硅薄膜晶体管或金属氧化物薄膜晶体管中与所述第一薄膜晶体管不相同的一种。下面以所述第一薄膜晶体管为低温多晶硅薄膜晶体管，所述第二薄膜晶体管为金属氧化物薄膜晶体管为例进行描述。
现结合具体实施例对本申请的技术方案进行描述。
实施例一
请参阅图1～图5，本实施例与实施例一相同或相似，不同之处在于：
所述第一有源层104与所述第二有源层107异层设置，所述第一子开口109贯穿的膜层与所述第一过孔103或所述第二过孔106贯穿的膜层相同。
本实施例中，所述第一过孔103包括远离所述衬底101一侧的第一子过孔128以及靠近所述衬底101一侧的第二子过孔129。
或者，所述第二过孔106包括远离所述衬底101一侧的第三子过孔以及靠近所述衬底101一侧的第四子过孔。
其中，所述第一子开口109的深度与所述第一子过孔128的深度相同。
或者，所述第一子开口109的深度与所述第三子过孔的深度相同。
本实施例中，所述开口108还包括位于所述第一子开口109与所述第二子开口110之间的第三子开口120，所述第三子开口120贯穿的膜层与所述第二子过孔129贯穿的膜层相同。
或者，所述第三子开口120贯穿的膜层与所述第四子过孔贯穿的膜层相同。
本实施例中，通过所述第三子开口120与所述第二子过孔129或所述第四子过孔贯穿的膜层相同的设置，使所述第三子开口120与所述第二子过孔129或所述第四子过孔可以在同一工序中、使用同一光罩形成，在不额外增加光罩数量的情况下形成所述第三子开口120，有利于简化所述显示面板100的制程工艺、降低所述显示面板100的生产成本，并提高所述显示面板100的产品良率。
同时，通过所述第三子开口120的设置，所述开口108通过三次刻蚀制程形成，有利于避免形成的所述开口108内的膜层残留，提高所述显示面板100的产品质量。
本实施例中，当所述第一过孔103包括所述第一子过孔128以及所述第二子过孔129时，所述第一薄膜晶体管还包括位于所述第一有源层上的第一栅极111以及位于所述第一栅极111上的第三栅极113，所述第二薄膜晶体管还包括位于所述第二有源层上的第二栅极112以及位于所述第二有源层与所述衬底101之间的第四栅极114，所述第一栅极111与所述第四栅极114同层设置。
此时，所述第一栅极111与所述第三栅极113位于所述第一有源层104的同侧，不同所述第一薄膜晶体管的所述第一栅极111与所述第三栅极113之间的介质易于保持一致，使不同所述第一薄膜晶体管的存储电容值保持一致，有利于保持所述第一薄膜晶体管的性能的稳定；同时，所述第四栅极114位于所述第二有源层107与所述衬底101之间，所述第四栅极114起到了阻挡光线从所述衬底101一侧照射至所述第二薄膜晶体管的所述第二有源层107上，避免来自所述衬底101一侧的光线影响所述第二有源层107的工作性能的作用；将所述第三栅极113与所述第四栅极114同层设置，使两者可以在同一工序中、使用同种材料形成，有利于简化工艺；最后，由于所述第一有源层104与所述第二有源层107之间相隔多个膜层，有利于最大程度降低两者之间的相互影响。
所述薄膜晶体管层包括位于所述第一有源层104与所述第一栅极111之间的第一绝缘层115，位于所述第一栅极111与所述第三栅极113之间的第二绝缘层116，位于所述第四栅极114与所述第二有源层107之间的第三绝缘层117，位于所述第二有源层107与所述第二栅极112之间的第四绝缘层118，以及位于所述第二栅极112与所述第二源漏极层105之间的第五绝缘层119。
本实施例中，所述第一绝缘层115、所述第二绝缘层116、所述第三绝缘层117、所述第四绝缘层118、所述第五绝缘层119延伸至所述绑定区内。
本实施例中，所述第一子开口109贯穿所述第四绝缘层118以及所述第五绝缘层119，所述第三子开口120贯穿所述第一绝缘层115、所述第二绝缘层116以及所述第三绝缘117。
本实施例中，所述显示面板100还包括位于所述衬底101上的缓冲层127以及位于所述缓冲层127与所述第一有源层104之间的保护层126，所述保护层126用于在所述显示面板100的制程中使所述第一有源层104上各处的温度保持一致，避免制程中所述第一有源层104上各处的温度分布不均影响所述第一有源层104的工作性能。
本实施例中，所述第二子开口110贯穿所述缓冲层127以及所述保护层126。
本实施例中，当所述第一过孔103包括所述第一子过孔128以及所述第二子过孔129时，所述第一有源层104与所述第一源漏极层102之间的距离比所述第二有源层107与所述第二源漏极之间的距离更远，通过所述第一过孔103包括第一子过孔128以及所述第二子过孔129，使所述第一过孔103经过两次刻蚀工艺形成，相较于使所述第一过孔103经一次刻蚀工艺形成，形成的所述第一过孔103的结构更加规整，且无膜层残留，更有利于所述第一源漏极层102与所述第一有源层104的电连接；此外，所述第一子开口109、所述第一子过孔128与所述第二过孔106贯穿的膜层相同，两者可以在同一工序中、使用同一光罩形成，因此，所述第一过孔103通过经两次刻蚀工艺形成的方式并不会增加光罩数量，有利于降低所述显示面板100的生产成本。
请参阅图3，本实施例中，所述第一薄膜晶体管的源极或漏极可以存在延伸至位于所述第一栅极111和/或所述第三栅极113上的第一部分，所述第一部分可以与所述第一栅极111和/或第三栅极113形成存储电容，以增加所述第一薄膜晶体管的存储电容值。
请参阅图4，本实施例中，所述第一薄膜晶体管的所述第一有源层104可以延伸至所述第二薄膜晶体管下方，此时，所述第二有源层107在所述衬底101上的正投影位于所述第一有源层104内，所述第一有源层104起到为所述第二有源层107阻挡光线的遮光层的作用，此时，所述第四栅极114可以省去，以简化制程工艺。
请参阅图5，本实施例中，在形成所述第一栅极111、所述第三栅极113、所述第一有源层104时，在所述第一过孔103与所述第一有源层104之间、与所述第一过孔103对应的位置同时形成相互电连接的第一导体层131、第二导体层132以及第三导体层133，通过所述第一导体层131、所述第二导体层132以及所述第三导体层133的设置，减小所述第一过孔103的深度，简化制程工艺并且避免由于所述第一过孔103过深导致所述第一有源层104与所述第一源漏极层102的电连接发生不良。
本实施例中，所述第一薄膜晶体管还包括与所述第二栅极112同层设置的第五栅极，所述第五栅极可以与所述第二栅极112同工序、同材料形成，以增加所述第一薄膜晶体管的存储电容值。
本实施例中，所述第一子开口109、所述第三子开口120以及所述第二子开口110的开口面积依次递减，即所述第一子开口109、所述第二子开口110以及所述第三子开口120在第一平面上的面积有小到大依次为所述第二子开口110、所述第三子开口120以及所述第一子开口109。其中，所述第一平面为与所述衬底101平行的平面。
因此，所述第一子开口109与所述第三子开口120之间以及所述第三子开口120与所述第二子开口110之间形成阶梯结构，有利于增大所述开口108内的填充层在所述开口108内与所述第一源漏极层102至所述衬底101之间的多个膜层的接触面积，增强所述填充层与所述第一源漏极层102至所述衬底101之间的多个膜层的粘附力，有利于避免所述填充层与所述第一源漏极层102至所述衬底101之间的多个膜层的分离，提升所述填充层对所述第一源漏极层102至所述衬底101之间的多个膜层的封装效果。
本实施例中，所述第一子开口109包括靠近所述显示区一侧的第一侧，所述第二子开口110包括靠近所述显示区一侧的第二侧，所述第三子开口120包括靠近所述显示区一侧的第三侧，所述第一侧、所述第三侧以及所述第二侧与所述衬底101形成的钝角依次递减。
本实施例中，所述第一子开口109还包括远离所述显示区一侧的第四侧，所述第二子开口110还包括远离所述显示区一侧的第五侧，所述第三子开口120还包括远离所述显示区一侧的第六侧，所述第一侧与所述第四侧、所述第二侧与所述第五侧以及所述第三侧与所述第六侧均关于所述开口在第一方向上的第一对称轴对称。其中，所述第一方向为垂直于所述衬底101的方向。
通过所述第一侧、所述第三侧以及所述第二侧与所述衬底101形成的钝角依次增大的设置，使位于所述开口108内的所述填充层在不同子开口内与所述第一源漏极层102至所述衬底101之间的多个膜层形成的不同接触面不平行，有利于避免所述填充层与所述第一源漏极层102至所述衬底101之间的多个膜层的分离，提升所述填充层对所述第一源漏极层102至所述衬底101之间的多个膜层的封装效果。
本实施例通过所述第一子开口109贯穿的膜层与所述第一过孔103或所述第二过孔106贯穿的膜层相同，使所述第一子开口109与所述第一过孔103或所述第二过孔106在同一工序中、使用同一光罩形成，减少了所述显示面板100的制程工艺中形成所述显示区内连接有源层和源漏极层的过孔以及形成所述绑定区内的开口的光罩数量，在简化了所述显示面板100的制程工艺、降低了制程成本的同时，提高了所述显示面板100的产品良率。
上述各实施例中，所述第一薄膜晶体管的源漏极与所述第二薄膜晶体管的源漏极电连接，从而实现所述第一薄膜晶体管与所述第二薄膜晶体管的电连接。
上述各实施例中，所述显示面板100可以为OLED显示面板，此时，所述显示面板100还包括位于所述第一源漏极层102上的平坦化层121，位于所述平坦化层121上的像素定义层122，所述像素定义层122包括多个间隔物；所述显示面板100还包括位于所述间隔物之间的发光器件层，所述发光器件层包括阳极层123以及位于所述阳极层123上的发光材料层124以及阴极层，所述阳极层123与所述第一薄膜晶体管的漏极电连接；所述显示面板100还包括位于所述像素定义层上的支撑物125。
上述各实施例中，所述第一子开口109内填充有第一填充层，所述第二子开口110内填充有第二填充层，所述第一填充层的弹性模量与所述第二填充层的弹性模量相异。通过所述第一填充层的弹性模量与所述第二填充层的弹性模量不同，当所述绑定区内的所述显示面板100发生弯折时，所述第一填充层和所述第二填充层由于弹性模量不同造成两者的形变存在差异，有利于外界应力在两者之间的逐级传递与释放，保护所述显示面板100的其他膜层。
上述各实施例中，所述显示面板100还包括位于所述开口108内的阻挡层，所述阻挡层覆盖所述开口108贯穿的膜层。所述阻挡层位于所述开口108贯穿的膜层与所述开口108内的填充层之间，所述阻挡层的材料可以为无机材料，用于阻挡水氧从所述开口108内侵入所述薄膜晶体管层，增强所述显示面板100在所述开口108内的封装效果，延长所述显示面板100的使用寿命。
请参阅图1～图6以及图7a～图7d，本申请还提出了一种显示面板100的制作方法，包括：
S100、在显示区内的衬底101上形成第一有源层104以及第二有源层107。
S200、在所述第一有源层104上形成第一过孔103和/或在所述第二有源层107上形成第二过孔106的同时在绑定区内形成第一子开口109。
S300、在所述第一子开口109与所述衬底101之间形成第二子开口110。
其中，所述第一子开口109贯穿的膜层与所述第一过孔103和/或所述第二过孔106贯穿的膜层相同。
本申请提出的所述显示面板100的制作方法，通过设置位于绑定区内的第一子开口109贯穿的膜层与第一过孔103和/或第二过孔106贯穿的膜层相同，使第一子开口109可以与第一过孔103和/或第二过孔106在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了所述显示面板100的生产成本，提高了所述显示面板100的产品良率。
现结合具体实施例对本申请的技术方案进行描述。
实施例二
请参阅图1～图6以及图7a～图7d，所述显示面板100的制作方法包括：
S100、在显示区内的衬底101上形成第一有源层104以及第二有源层107。
本实施例中，所述第一有源层104的材料可以为低温多晶硅材料，所述第二有源层107的材料可以为金属氧化物材料，如铟镓锌氧、氧化锌等。
本实施例中，步骤S100可以包括：
S110、在所述显示区内的所述衬底101上形成所述第一有源层104。
S120、在所述第一有源层104上形成第一栅极111。
S130、在所述第一栅极111上形成第二栅极112以及第三栅极113。
S140、在所述第二栅极112上形成第二有源层107。
S150、在所述第二有源层107上形成第四栅极114。
S200、在所述第一有源层104上形成第一过孔103和/或在所述第二有源层107上形成第二过孔106的同时在绑定区内的所述衬底101上形成第一子开口109。
本实施例中，步骤S200可以包括：
S210、在所述第二有源层107上形成所述第二过孔106以及在所述第一有源层104上形成第一子过孔128的同时，在所述绑定区内形成所述第一子开口109。
本实施例中，所述第一子开口109贯穿的膜层与所述第二过孔106以及所述第一子过孔128贯穿的膜层相同，所述第一子开口109的深度与所述第一子过孔128的深度相同。
S300、在所述第一子开口109与所述衬底101之间形成第二子开口110。
本实施例中，步骤S300可以包括：
S310、在所述第一有源层104与所述第一子过孔128之间形成第二子过孔129的同时在所述第一子开口109与所述衬底101之间形成第三子开口120。
本实施例中，所述第三子开口120贯穿的膜层与所述第二子过孔129贯穿的膜层相同。
S320、在所述第三子开口120与所述衬底101之间形成所述第二子开口110。
本实施例中，所述第一子过孔128以及所述第二子过孔129组成所述第一过孔103。
本实施例中，所述第一子开口109、所述第二子开口110以及所述第三子开口120组成位于绑定区内贯穿所述第一源漏极层102与所述衬底101之间的膜层的开口108。
本实施例通过设置位于绑定区内的第一子开口109贯穿的膜层与第一过孔103和/或第二过孔106贯穿的膜层相同，使第一子开口109可以与第一过孔103和/或第二过孔106在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了所述显示面板100的生产成本，提高了所述显示面板100的产品良率。
本申请提出了一种显示面板及其制作方法。该显示面板包括位于显示区内通过第一过孔与第一有源层电连接的第一源漏极层，与第一源漏极层同层的第二源漏极层，第二源漏极层通过第二过孔与第二有源层电连接；绑定区内的开口至少包括远离衬底的第一子开口以及靠近衬底的第二子开口，第一子开口贯穿的膜层数量与第一过孔和/或第二过孔贯穿的膜层数量相同。本申请通过设置位于绑定区内的第一子开口贯穿的膜层与第一过孔和/或第二过孔贯穿的膜层相同，使第一子开口可以与第一过孔和/或第二过孔在同一工序中、使用同一光罩形成，减少了制程中用于形成过孔和开口的光罩的数量，降低了显示面板的生产成本，提高了显示面板的产品良率。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种显示面板及其制作方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。
Claims (10)
1.一种显示面板，其特征在于，包括显示区以及位于所述显示区一侧的绑定区，所述显示区内设置有衬底以及位于所述衬底上的薄膜晶体管层；
所述薄膜晶体管层包括位于所述显示区内的第一薄膜晶体管以及与所述第一薄膜晶体管电连接的第二薄膜晶体管，所述第一薄膜晶体管的第一源漏极层与所述第二薄膜晶体管的第二源漏极层同层设置，所述第一源漏极层通过第一过孔与第一有源层电连接，所述第二源漏极层通过第二过孔与第二有源层电连接；
其中，所述绑定区内设置有贯穿所述第一源漏极层与所述衬底之间的膜层的开口，所述开口至少包括远离所述衬底的第一子开口以及靠近所述衬底的第二子开口，所述第一子开口贯穿的膜层数量与所述第一过孔和/或所述第二过孔贯穿的膜层数量相同。
2.根据权利要求1所述的显示面板，其特征在于，所述第一有源层与所述第二有源层异层设置，所述第一子开口贯穿的膜层与所述第一过孔或所述第二过孔贯穿的膜层相同。
3.根据权利要求2所述的显示面板，其特征在于，所述第一过孔包括远离所述衬底一侧的第一子过孔以及靠近所述衬底一侧的第二子过孔；或者，
所述第二过孔包括远离所述衬底一侧的第三子过孔以及靠近所述衬底一侧的第四子过孔；
其中，所述第一子开口的深度与所述第一子过孔的深度相同；或者，
所述第一子开口的深度与所述第三子过孔的深度相同。
4.根据权利要求3所述的显示面板，其特征在于，所述开口还包括位于所述第一子开口与所述第二子开口之间的第三子开口，所述第三子开口贯穿的膜层与所述第二子过孔贯穿的膜层相同；或者，
所述第三子开口贯穿的膜层与所述第四子过孔贯穿的膜层相同。
5.根据权利要求4所述的显示面板，其特征在于，所述第一薄膜晶体管还包括位于所述第一有源层上的第一栅极以及位于所述第一栅极上的第三栅极，所述第二薄膜晶体管还包括位于所述第二有源层上的第二栅极以及位于所述第二有源层与所述衬底之间的第四栅极，所述第一栅极与所述第四栅极同层设置；
所述薄膜晶体管层还包括位于所述第一有源层与所述第一栅极之间的第一绝缘层，位于所述第一栅极与所述第三栅极之间的第二绝缘层，位于所述第四栅极与所述第二有源层之间的第三绝缘层，位于所述第二有源层与所述第二栅极之间的第四绝缘层，以及位于所述第二栅极与所述第二源漏极层之间的第五绝缘层；
所述第一子开口贯穿所述第四绝缘层以及所述第五绝缘层，所述第三子开口贯穿所述第一绝缘层、所述第二绝缘层以及所述第三绝缘层。
6.根据权利要求5所述的显示面板，其特征在于，所述显示面板还包括位于所述衬底上的缓冲层以及位于所述缓冲层与所述第一有源层之间的保护层，所述第二子开口贯穿所述缓冲层以及所述保护层。
7.根据权利要求4所述的显示面板，其特征在于，所述第一子开口、所述第三子开口以及所述第二子开口的开口面积依次递减。
8.根据权利要求4所述的显示面板，其特征在于，所述第一子开口包括靠近所述显示区一侧的第一侧，所述第二子开口包括靠近所述显示区一侧的第二侧，所述第三子开口包括靠近所述显示区一侧的第三侧，所述第一侧、所述第三侧以及所述第二侧与所述衬底形成的钝角依次递减。
9.根据权利要求1所述的显示面板，其特征在于，所述第一子开口内填充有第一填充层，所述第二子开口内填充有第二填充层，所述第一填充层的弹性模量与所述第二填充层的弹性模量相异。
10.一种显示面板的制作方法，其特征在于，包括：
在显示区内的衬底上形成第一有源层以及第二有源层；
在所述第一有源层上形成第一过孔和/或在所述第二有源层上形成第二过孔的同时在绑定区内形成第一子开口；
在所述第一子开口与所述衬底之间形成第二子开口；
其中，所述第一子开口贯穿的膜层与所述第一过孔和/或所述第二过孔贯穿的膜层相同。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011478952.6A CN112599541B (zh) | 2020-12-15 | 2020-12-15 | 显示面板及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011478952.6A CN112599541B (zh) | 2020-12-15 | 2020-12-15 | 显示面板及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112599541A true CN112599541A (zh) | 2021-04-02 |
| CN112599541B CN112599541B (zh) | 2023-10-31 |
Family
ID=75195897
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011478952.6A Active CN112599541B (zh) | 2020-12-15 | 2020-12-15 | 显示面板及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599541B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420763A (zh) * | 2022-01-10 | 2022-04-29 | 深圳市华星光电半导体显示技术有限公司 | 显示基板、显示基板的制造方法及显示装置 |
| CN114823808A (zh) * | 2022-03-07 | 2022-07-29 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
| WO2023137801A1 (zh) * | 2022-01-21 | 2023-07-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板的制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN111081721A (zh) * | 2019-12-31 | 2020-04-28 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN111276497A (zh) * | 2020-02-18 | 2020-06-12 | 京东方科技集团股份有限公司 | 驱动背板和显示面板 |
| CN111415968A (zh) * | 2020-04-26 | 2020-07-14 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板的制作方法 |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863838A (zh) * | 2020-07-21 | 2020-10-30 | 武汉华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法 |
-
2020
- 2020-12-15 CN CN202011478952.6A patent/CN112599541B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN111081721A (zh) * | 2019-12-31 | 2020-04-28 | 厦门天马微电子有限公司 | 显示面板及显示装置 |
| CN111276497A (zh) * | 2020-02-18 | 2020-06-12 | 京东方科技集团股份有限公司 | 驱动背板和显示面板 |
| CN111415968A (zh) * | 2020-04-26 | 2020-07-14 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板的制作方法 |
| CN111564458A (zh) * | 2020-07-16 | 2020-08-21 | 武汉华星光电半导体显示技术有限公司 | 显示面板 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114420763A (zh) * | 2022-01-10 | 2022-04-29 | 深圳市华星光电半导体显示技术有限公司 | 显示基板、显示基板的制造方法及显示装置 |
| WO2023137801A1 (zh) * | 2022-01-21 | 2023-07-27 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示面板的制备方法 |
| CN114823808A (zh) * | 2022-03-07 | 2022-07-29 | 武汉华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112599541B (zh) | 2023-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112599541A (zh) | 显示面板及其制作方法 | |
| US12041808B2 (en) | Electroluminescent display substrate, manufacturing method thereof, and electroluminescent display device | |
| US10269973B2 (en) | TFT backplane and manufacturing method thereof | |
| US11152443B2 (en) | Display panel having a storage capacitor and method of fabricating same | |
| CN109920818B (zh) | 显示面板及其制造方法、显示装置 | |
| CN110246879B (zh) | 一种有机发光显示面板及装置 | |
| CN110429118A (zh) | 显示面板及其制备方法和显示装置 | |
| US11678524B2 (en) | Display substrate and method for manufacturing the same, and display device | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN109713017B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US11569472B2 (en) | Electroluminescent display substrate, manufacturing method thereof and electroluminescent display apparatus | |
| CN111446295A (zh) | 薄膜晶体管、阵列基板及显示面板 | |
| CN111261693A (zh) | 一种可形变的显示面板及其制备方法、显示装置 | |
| CN112420954B (zh) | 显示面板及其制作方法 | |
| US10790317B2 (en) | Flexible display device and method of manufacturing the same | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN112420782B (zh) | 一种oled显示面板及其制备方法 | |
| CN103681514A (zh) | 阵列基板及其制作方法、显示装置 | |
| US20210336018A1 (en) | Thin film transistor substrate and method of fabricating same | |
| CN111029376A (zh) | 显示面板及显示装置 | |
| CN114207860B (zh) | 显示面板及其制作方法、显示装置 | |
| US20240196694A1 (en) | Display panel, manufacturing method thereof, and display device | |
| CN115955863A (zh) | 显示面板及其制备方法、显示模组和显示装置 | |
| US20240215336A1 (en) | Display panel and manufacturing method thereof, and display device | |
| US20240136360A1 (en) | Array substrate, manufacturing method thereof, and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |