CN112599534A - 一种背板组件、制程方法和显示装置 - Google Patents
一种背板组件、制程方法和显示装置 Download PDFInfo
- Publication number
- CN112599534A CN112599534A CN202011441737.9A CN202011441737A CN112599534A CN 112599534 A CN112599534 A CN 112599534A CN 202011441737 A CN202011441737 A CN 202011441737A CN 112599534 A CN112599534 A CN 112599534A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- far away
- buffer
- metal oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims abstract description 90
- 239000002184 metal Substances 0.000 claims abstract description 90
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 63
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 63
- 238000000034 method Methods 0.000 claims abstract description 24
- 238000002161 passivation Methods 0.000 claims description 49
- 238000000059 patterning Methods 0.000 claims description 12
- 230000007704 transition Effects 0.000 claims description 11
- 238000000137 annealing Methods 0.000 claims description 10
- 239000011159 matrix material Substances 0.000 claims description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 6
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical group [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 278
- 239000000463 material Substances 0.000 description 26
- -1 silicon oxide compound Chemical class 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 229910052738 indium Inorganic materials 0.000 description 6
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- SKRWFPLZQAAQSU-UHFFFAOYSA-N stibanylidynetin;hydrate Chemical compound O.[Sn].[Sb] SKRWFPLZQAAQSU-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- DZLPZFLXRVRDAE-UHFFFAOYSA-N [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] Chemical compound [O--].[O--].[O--].[O--].[Al+3].[Zn++].[In+3] DZLPZFLXRVRDAE-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- YZZNJYQZJKSEER-UHFFFAOYSA-N gallium tin Chemical compound [Ga].[Sn] YZZNJYQZJKSEER-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- KYKLWYKWCAYAJY-UHFFFAOYSA-N oxotin;zinc Chemical compound [Zn].[Sn]=O KYKLWYKWCAYAJY-UHFFFAOYSA-N 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical class OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 1
- UMVBXBACMIOFDO-UHFFFAOYSA-N [N].[Si] Chemical compound [N].[Si] UMVBXBACMIOFDO-UHFFFAOYSA-N 0.000 description 1
- OBNDGIHQAIXEAO-UHFFFAOYSA-N [O].[Si] Chemical compound [O].[Si] OBNDGIHQAIXEAO-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910017464 nitrogen compound Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种背板组件、制程方法和显示装置，背板组件包括基板、第一金属层、透明金属氧化层、缓冲层以及有源层，基板具有相对设置的第一面和第二面，第一金属层设置在所述第一面，透明金属氧化层设置在所述第一金属层远离所述基板的一面，所述透明金属氧化层和所述第一金属层形成源漏极、遮光层以及焊盘，缓冲层设置在透明金属氧化层远离所述基板的一面，且覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应，有源层设置在缓冲层远离所述基板的一面，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。本申请实施例能够节省至少一道掩膜工艺，降低生产成本。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种背板组件、制程方法和显示装置。
背景技术
Min和MicroLED(统称为：MLED)显示技术在近两年进入加速发展阶段，可以使用在中小型高附加价值显示器应用领域。相较OLED屏幕，MLED显示可以在成本、对比度、高亮度和轻薄外形上表现出更佳性能。在MLED显示技术中，背板技术作为关键技术。目前Micro-LED背板技术工艺比较复杂，大大增加背板成本，不利于micro-LED显示技术的量产。
发明内容
本申请实施例提供一种背板组件、制程方法和显示装置，能够减少背板的工序，降低背板的生产成本。
本申请提供一种背板组件，包括：
基板，具有相对设置的第一面和第二面；
第一金属层，设置在所述第一面；
透明金属氧化层，设置在所述第一金属层远离所述基板的一面，所述透明金属氧化层和所述第一金属层形成源漏极、遮光层以及焊盘；
缓冲层，设置在透明金属氧化层远离所述基板的一面，且覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应；
有源层，设置在缓冲层远离所述基板的一面，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。
在一些实施例中，还包括绝缘层和第二金属层，所述绝缘层设置在所述有源层远离所述基板的一面，所述第二金属层设置在所述绝缘层远离所述基板的一面。
在一些实施例中，还包括第一钝化层和第三金属层，所述第一钝化层设置在所述第二金属层远离所述基板的一面，且覆盖所述有源层和缓冲层，所述第一钝化层具有接触孔，所述第三金属层设置在所述第一钝化层远离所述基板的一面，所述第三金属层通过接触孔与所述有源层的非沟道区连接。
在一些实施例中，还包括芯片，所述第三金属层远离所述基板的一面设有凹陷，所述凹陷位于所述接触孔内，所述芯片设置在所述第三金属层远离所述基板的一面，且位于所述凹陷内。
在一些实施例中，还包括第二钝化层和黑矩阵，所述第二钝化层设置在所述第一钝化层远离所述基板的一面，所述第二钝化层部分覆盖所述第三金属层，所述黑矩阵设置在所述第二钝化层远离所述基板的一面。
在一些实施例中，所述透明金属氧化层为氧化铟锌或者氧化铟锡。
本申请实施例还提供一种背板组件的制程方法，包括：
提供一基板，所述基板具有相对设置的第一面和第二面；
在所述第一面设置第一金属层；
在所述第一金属层远离所述基板的一面设置透明金属氧化层；
将所述透明金属氧化层和所述第一金属层通过图案化形成源漏极、遮光层以及焊盘；
在所述透明金属氧化层远离所述基板的一面设置缓冲层，所述缓冲层覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应；
在所述缓冲层远离所述基板的一面设置有源层，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。
在一些实施例中，所述在透明金属氧化层远离所述基板的一面设置缓冲层，包括：
在所述透明金属氧化层远离所述基板的一面沉积缓冲过渡层；
将所述缓冲过渡层进行图案化处理；
对图案化处理后的缓冲过渡层进行退火处理以形成缓冲层，其中，退火的温度为300-400℃，退火时间为2-3小时。
在一些实施例中，所述在缓冲层远离所述基板的一面设置有源层之后，包括：
在所述有源层远离所述基板的一面设置第一钝化层，所述第一钝化层设置有接触孔；
在所述第一钝化层远离所述基板的一面设置第三金属层，所述第三金属层通过接触孔与所述有源层连接；
在所述第三金属层远离所述基板的一面设置芯片。
本申请实施例还提供一种显示装置，包括以上实施例所述的背板组件。
本申请实施例所提供的背板组件、制程方法和显示装置，背板组件包括基板、第一金属层、透明金属氧化层、缓冲层以及有源层，基板具有相对设置的第一面和第二面，第一金属层设置在所述第一面，透明金属氧化层设置在所述第一金属层远离所述基板的一面，所述透明金属氧化层和所述第一金属层形成源漏极、遮光层以及焊盘，缓冲层设置在透明金属氧化层远离所述基板的一面，且覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应，有源层设置在缓冲层远离所述基板的一面，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。本申请实施例通过所述透明金属氧化层和所述第一金属层同时充当源漏极、遮光层，该方案能够节省一道掩膜工艺，同时通过透明金属氧化层可以降低非沟道区和源漏极搭接的接触电阻，并且充当焊盘，可以进一步节省后续阳极一道掩膜工艺。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的背板组件的结构示意图。
图2为本申请实施例提供的背板组件的另一个结构示意图。
图3为本申请实施例提供的背板组件的制程方法的流程示意图。
图4为本申请实施例提供的背板组件的制程方法的场景示意图。
图5为本申请实施例提供的显示装置的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，在本申请的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
本申请实施例提供一种背板组件、制程方法和显示装置，以下对背板组件做详细介绍。
请参阅图1，图1为本申请实施例提供的背板组件的结构示意图。其中，背板组件10包括基板11、第一金属层12、透明金属氧化层13、缓冲层14以及有源层15，基板11具有相对设置的第一面11a和第二面11b，第一金属层12设置在所述第一面11a，透明金属氧化层13设置在所述第一金属层12远离所述基板11的一面，所述透明金属氧化层13和所述第一金属层12形成源漏极101、遮光层102以及焊盘103，缓冲层14设置在透明金属氧化层13远离所述基板11的一面，且覆盖所述第一面11a，所述缓冲层14设有过孔141，所述过孔141位置与所述源漏极101对应，有源层15设置在缓冲层14远离所述基板11的一面，所述有源层15包括沟道区151以及沟道区151两侧的非沟道区152，所述沟道区151通过所述过孔141与所述源漏极101连接。
需要说明的是，基板11的材料可以为玻璃，当然基板11还可以采用其他材料。其中，第一面11a可以为基板11的上表面，第二面11b可以为基板11的下表面。在一些实施例中，第一面11a也可以为基板11的下表面，第二面11b可以为基板11的上表面。
具体地，第一金属层12的材料为铜或钼。当然，第一金属层12还可以采用其他材料。本申请实施例中不过多赘述。
另外，透明金属氧化层13的材料可以为氧化铟锌或者氧化铟锡。当然透明金属氧化层13的还可以为其他材料。
具体地，第一金属层12和透明金属氧化层13可以形成复合层，同时，第一金属层12和透明金属氧化层13一起通过图案化工艺形成薄膜晶体管的源漏极101、遮光层102以及焊盘103。更具体地，遮光层102位于源漏极101和焊盘103之间。
其中，缓冲层14的材料可以为氧化硅、氮化硅等。当然，缓冲层14还可以采用其他材料。另外，缓冲层14可以由一层或者多层形成。
具体地，有源层15的材料可以为铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)中的任一种。以上材料具有很好的导电性和透明性，并且厚度较小，不会影响显示面板10的整体厚度。同时，还可以减少对人体有害的电子辐射及紫外、红外光。半导体层13的厚度为
至
具体地，有源层15层的厚度为
或
有源层15通过图案化工艺形成。其中，所述有源层15包括沟道区151以及沟道区151两侧的非沟道区152，所述沟道区151通过所述过孔141与所述源漏极101连接。通过这种设置可以实现遮光层102与源漏极101的连接。另外，采用等离子体处理有源层15区域分别形成薄膜晶体管的沟道区151和非沟道区152，有源层15被导体化的区域均为非沟道区152。
可以理解的是，本申请实施例通过所述透明金属氧化层13和所述第一金属层12同时充当源漏极101、遮光层102，该方案能够节省一道掩膜工艺，同时通过透明金属氧化层13可以降低非沟道区152和源漏极101搭接的接触电阻，并且充当焊盘103，可以进一步节省后续阳极一道掩膜工艺。
请参阅图2，图2为本申请实施例提供的背板组件的另一个结构示意图。其中，背板组件10还包括绝缘层16和第二金属层17，所述绝缘层16设置在所述有源层15远离所述基板11的一面，所述第二金属层17设置在所述绝缘层16远离所述基板11的一面。
具体地，第二金属层17的材料为铜或钼。当然，第二金属层17还可以采用其他材料。本申请实施例中不过多赘述。
具体地，绝缘层16为采用的材料为硅氧化合物、硅氮化合物或以上材料的组合。例如在绝缘层16多层结构中，可以采用一层硅氧化合物与一层硅氮化合物的多层结构。
其中，背板组件10还包括第一钝化层18和第三金属层19，所述第一钝化层18设置在所述第二金属层17远离所述基板11的一面，且覆盖所述有源层15和缓冲层14，所述第一钝化层18具有接触孔181，所述第三金属层19设置在所述第一钝化层18远离所述基板11的一面，所述第三金属层19通过接触孔181与所述有源层15的非沟道区152连接。
具体地，第三金属层19的材料为铜、钼。当然，第二金属层17还可以采用其他材料。本申请实施例中不过多赘述。
另外，所述第一钝化层18可以为单层或多层结构，第一钝化层18采用的材料为硅氧化合物、硅氮化合物或以上材料的组合。例如在第一钝化层18多层结构中，可以采用一层硅氧化合物与一层硅氮化合物的多层结构。
其中，背板组件10还包括芯片104，所述第三金属层19远离所述基板11的一面设有凹陷191，所述凹陷191位于所述接触孔181内，所述芯片104设置在所述第三金属层19远离所述基板11的一面，且位于所述凹陷191内。
需要说明的是，芯片104可以为微型发光二极管。将微型发光二极管放置在凹陷191内，可以实现的背板组件10的发光。
其中，背板组件10还包括第二钝化层105和黑矩阵106，所述第二钝化层105设置在所述第一钝化层18远离所述基板11的一面，所述第二钝化层105部分覆盖所述第三金属层19，所述黑矩阵106设置在所述第二钝化层105远离所述基板11的一面。
具体地，所述第二钝化层105可以为单层或多层结构，第二钝化层105采用的材料为硅氧化合物、硅氮化合物或以上材料的组合。例如在第二钝化层105多层结构中，可以采用一层硅氧化合物与一层硅氮化合物的多层结构。
另外，黑矩阵106为能够遮光的光阻材料。
本申请实施例的背板组件10包括基板11、第一金属层12、透明金属氧化层13、缓冲层14以及有源层15，基板11具有相对设置的第一面11a和第二面11b，第一金属层12设置在所述第一面11a，透明金属氧化层13设置在所述第一金属层12远离所述基板11的一面，所述透明金属氧化层13和所述第一金属层12形成源漏极101、遮光层102以及焊盘103，缓冲层14设置在透明金属氧化层13远离所述基板11的一面，且覆盖所述第一面11a，所述缓冲层14设有过孔141，所述过孔141位置与所述源漏极101对应，有源层15设置在缓冲层14远离所述基板11的一面，所述有源层15包括沟道区151以及沟道区151两侧的非沟道区152，所述沟道区151通过所述过孔141与所述源漏极101连接。本申请实施例通过所述透明金属氧化层13和所述第一金属层12同时充当源漏极101、遮光层102，该方案能够节省一道掩膜工艺，同时通过透明金属氧化层13可以降低非沟道区152和源漏极101搭接的接触电阻，并且充当焊盘103，可以进一步节省后续阳极一道掩膜工艺。
请参阅图3和图4，图3为本申请实施例提供的背板组件的制程方法的流程示意图。图4为本申请实施例提供的背板组件的制程方法的场景示意图。其中，背板组件的制程方法，包括如下步骤：
201、提供一基板，所述基板具有相对设置的第一面和第二面。
需要说明的是，基板11的材料可以为玻璃，当然基板11还可以采用其他材料的。其中，第一面11a可以为基板11的上表面，第二面11b可以为基板11的下表面。在一些实施例中，第一面11a也可以为基板11的下表面，第二面11b可以为基板11的上表面。
202、在所述第一面设置第一金属层。
需要说明的是，第一金属层12的材料为铜、钼。当然，第一金属层12还可以采用其他材料。本申请实施例中不过多赘述。
203、在所述第一金属层远离所述基板的一面设置透明金属氧化层13。
需要说明的是，透明金属氧化层13的材料可以为氧化铟锌或者氧化铟锡。当然透明金属氧化层13的还可以为其他材料。
204、将所述透明金属氧化层和所述第一金属层通过图案化形成源漏极、遮光层以及焊盘。
需要说明的是，第一金属层12和透明金属氧化层13一起图形化形成遮光层102和源漏极101。第一金属层12与透明金属氧化层13的复合结构可作为焊盘103，第一金属层12可采用H2O2系药液作为蚀刻剂，而透明金属氧化层13可采用草酸系药剂作为蚀刻剂。
205、在所述透明金属氧化层远离所述基板的一面设置缓冲层，所述缓冲层覆盖所述第一面10a，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应。
需要说明的是，通过化学气相沉积缓冲层14，膜层材质可为氧化硅、氮化硅等。
在一些实施例中，在透明金属氧化层13远离所述基板11的一面设置缓冲层14，具体包括步骤：
(1)在所述透明金属氧化层远离所述基板的一面沉积缓冲过渡层。
需要说明的是，通过化学气相沉积缓冲过渡层。
(2)将所述缓冲过渡层进行图案化处理。
需要说明的是，通过蚀刻液对缓冲过渡层进行图案化处理，形成缓冲层14的图案。
(3)对图案化处理后的缓冲过渡层进行退火处理以形成缓冲层14，其中，退火的温度为300-400℃，退火时间为2-3小时。
需要说明的是，因透明金属氧化层13的存在，第一金属层12的电极可避免氧化，同时高温热退火将降低第一金属层12与有源层15的接触阻抗。
206、在所述缓冲层远离所述基板的一面设置有源层，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔141与所述源漏极连接。
需要说明的是，有源层15的材料可以为铟镓锌氧化物(IGZO)、铟锌锡氧化物(IZTO)、铟镓锌锡氧化物(IGZTO)、铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟铝锌氧化物(IAZO)、铟镓锡氧化物(IGTO)或锑锡氧化物(ATO)中的任一种。通过图案化形成有源层15。其中，所述有源层15包括沟道区151以及沟道区151两侧的非沟道区152，所述沟道区151通过所述过孔141与所述源漏极101连接。通过这种设置可以实现遮光层102与源漏极101的连接。另外，采用等离子体处理有源层15区域分别形成薄膜晶体管的沟道区151和非沟道区152，有源层15被导体化的区域均为非沟道区152域。
在一些实施例中，所述在缓冲层远离所述基板的一面设置有源层之后，具体包括步骤：
(1)在所述有源层远离所述基板的一面设置第一钝化层，所述第一钝化层设置有接触孔。
需要说明的是，所述第一钝化层18可以为单层或多层结构，第一钝化层18采用的材料为硅氧化合物、硅氮化合物或以上材料的组合。例如在第一钝化层18多层结构中，可以采用一层硅氧化合物与一层硅氮化合物的多层结构。
(2)在所述第一钝化层远离所述基板的一面设置第三金属层，所述第三金属层通过接触孔与所述有源层连接。
需要说明的是，所述第三金属层19远离所述基板11的一面设有凹陷191，所述凹陷191位于所述接触孔181内，所述芯片104设置在所述第三金属层19远离所述基板11的一面，且位于所述凹陷191内。
在一些实施例中，在所述第一钝化层18远离所述基板11的一面设置第三金属层19之后，可以包括如下步骤：
在所述第一钝化层18远离所述基板11的一面设置第二钝化层105，所述第二钝化层105部分覆盖所述第三金属层19，在所述第二钝化层105远离所述基板11的一面设置黑矩阵106。
(3)在所述第三金属层远离所述基板的一面设置芯片。
需要说明的是，芯片104可以为微型发光二极管。将微型发光二极管放置在凹陷191内，可以实现的背板组件10的发光。
本申请实施例通过所述透明金属氧化层13和所述第一金属层12同时充当源漏极101、遮光层102，该方案能够节省一道掩膜工艺，同时通过透明金属氧化层13可以降低非沟道区152和源漏极101搭接的接触电阻，并且充当焊盘103，可以进一步节省后续阳极一道掩膜工艺。
请参阅图5，图5为本申请实施例提供的显示装置的结构示意图。其中，本申请实施例包括显示装置100，显示装置100包括背板组件10和显示组件20，显示组件20设置在背板组件10上，显示组件20在相关实施例中已经进行了记载，因此，本申请实施例中对显示组件20不过多赘述。另外，背板组件10为以上实施例中记载的背板组件10。由于上述实施例中已经进行了详细的说明。因此，本申请实施例中对背板组件10不过多赘述。
由于本申请实施例的显示装置100采用上述实施例的背板组件10。因此，本申请实施例通过所述透明金属氧化层和所述第一金属层同时充当源漏极、遮光层，该方案能够节省一道掩膜工艺，同时通过透明金属氧化层可以降低非沟道区和源漏极搭接的接触电阻，并且充当焊盘，可以进一步节省后续阳极一道掩膜工艺。
以上对本申请实施例提供的背板组件、制程方法和显示装置进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请。同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种背板组件，其特征在于，包括：
基板，具有相对设置的第一面和第二面；
第一金属层，设置在所述第一面；
透明金属氧化层，设置在所述第一金属层远离所述基板的一面，所述透明金属氧化层和所述第一金属层形成源漏极、遮光层以及焊盘；
缓冲层，设置在所述透明金属氧化层远离所述基板的一面，且覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应；
有源层，设置在所述缓冲层远离所述基板的一面，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。
2.根据权利要求1所述的背板组件，其特征在于，还包括绝缘层和第二金属层，所述绝缘层设置在所述有源层远离所述基板的一面，所述第二金属层设置在所述绝缘层远离所述基板的一面。
3.根据权利要求2所述的背板组件，其特征在于，还包括第一钝化层和第三金属层，所述第一钝化层设置在所述第二金属层远离所述基板的一面，且覆盖所述有源层和缓冲层，所述第一钝化层具有接触孔，所述第三金属层设置在所述第一钝化层远离所述基板的一面，所述第三金属层通过接触孔与所述有源层的非沟道区连接。
4.根据权利要求3所述的背板组件，其特征在于，还包括芯片，所述第三金属层远离所述基板的一面设有凹陷，所述凹陷位于所述接触孔内，所述芯片设置在所述第三金属层远离所述基板的一面，且位于所述凹陷内。
5.根据权利要求4所述的背板组件，其特征在于，还包括第二钝化层和黑矩阵，所述第二钝化层设置在所述第一钝化层远离所述基板的一面，所述第二钝化层部分覆盖所述第三金属层，所述黑矩阵设置在所述第二钝化层远离所述基板的一面。
6.根据权利要求1所述的背板组件，其特征在于，所述透明金属氧化层为氧化铟锌或者氧化铟锡。
7.一种背板组件的制程方法，其特征在于，包括：
提供一基板，所述基板具有相对设置的第一面和第二面；
在所述第一面设置第一金属层；
在所述第一金属层远离所述基板的一面设置透明金属氧化层；
将所述透明金属氧化层和所述第一金属层通过图案化形成源漏极、遮光层以及焊盘；
在所述透明金属氧化层远离所述基板的一面设置缓冲层，所述缓冲层覆盖所述第一面，所述缓冲层设有过孔，所述过孔位置与所述源漏极对应；
在所述缓冲层远离所述基板的一面设置有源层，所述有源层包括沟道区以及沟道区两侧的非沟道区，所述沟道区通过所述过孔与所述源漏极连接。
8.根据权利要求7所述的背板组件的制程方法，其特征在于，所述在透明金属氧化层远离所述基板的一面设置缓冲层，包括：
在所述透明金属氧化层远离所述基板的一面沉积缓冲过渡层；
将所述缓冲过渡层进行图案化处理；
对图案化处理后的缓冲过渡层进行退火处理以形成缓冲层，其中，退火的温度为300-400℃，退火时间为2-3小时。
9.根据权利要求7所述的背板组件的制程方法，其特征在于，所述在缓冲层远离所述基板的一面设置有源层之后，包括：
在所述有源层远离所述基板的一面设置第一钝化层，所述第一钝化层设置有接触孔；
在所述第一钝化层远离所述基板的一面设置第三金属层，所述第三金属层通过接触孔与所述有源层连接；
在所述第三金属层远离所述基板的一面设置芯片。
10.一种显示装置，其特征在于，包括权利要求1至6任一项所述的背板组件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011441737.9A CN112599534A (zh) | 2020-12-08 | 2020-12-08 | 一种背板组件、制程方法和显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011441737.9A CN112599534A (zh) | 2020-12-08 | 2020-12-08 | 一种背板组件、制程方法和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112599534A true CN112599534A (zh) | 2021-04-02 |
Family
ID=75192053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011441737.9A Pending CN112599534A (zh) | 2020-12-08 | 2020-12-08 | 一种背板组件、制程方法和显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112599534A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257186A1 (zh) * | 2021-06-11 | 2022-12-15 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
| US20020086453A1 (en) * | 2000-12-30 | 2002-07-04 | Kim Hyun Jin | Method of fabricating a liquid crystal display with reduced contact resistance |
| US20150179724A1 (en) * | 2013-12-23 | 2015-06-25 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| CN106972063A (zh) * | 2017-03-20 | 2017-07-21 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制作方法 |
| CN109148539A (zh) * | 2018-08-29 | 2019-01-04 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及制备方法、显示装置 |
| CN109638079A (zh) * | 2018-11-30 | 2019-04-16 | 武汉华星光电技术有限公司 | 一种阵列基板及显示面板 |
| US20190115370A1 (en) * | 2018-07-26 | 2019-04-18 | Shanghai Tianma Micro-electronics Co., Ltd. | Array substrate, method for manufacturing array substrate, and display panel |
| CN110085603A (zh) * | 2019-04-30 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及制作方法 |
| CN110112102A (zh) * | 2019-05-10 | 2019-08-09 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
-
2020
- 2020-12-08 CN CN202011441737.9A patent/CN112599534A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943555A (en) * | 1974-05-02 | 1976-03-09 | Rca Corporation | SOS Bipolar transistor |
| US20020086453A1 (en) * | 2000-12-30 | 2002-07-04 | Kim Hyun Jin | Method of fabricating a liquid crystal display with reduced contact resistance |
| US20150179724A1 (en) * | 2013-12-23 | 2015-06-25 | Lg Display Co., Ltd. | Organic light emitting diode display device and method of fabricating the same |
| CN106972063A (zh) * | 2017-03-20 | 2017-07-21 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管的制作方法 |
| US20190115370A1 (en) * | 2018-07-26 | 2019-04-18 | Shanghai Tianma Micro-electronics Co., Ltd. | Array substrate, method for manufacturing array substrate, and display panel |
| CN109148539A (zh) * | 2018-08-29 | 2019-01-04 | 深圳市华星光电技术有限公司 | 一种tft阵列基板及制备方法、显示装置 |
| CN109638079A (zh) * | 2018-11-30 | 2019-04-16 | 武汉华星光电技术有限公司 | 一种阵列基板及显示面板 |
| CN110085603A (zh) * | 2019-04-30 | 2019-08-02 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及制作方法 |
| CN110112102A (zh) * | 2019-05-10 | 2019-08-09 | 深圳市华星光电技术有限公司 | 一种阵列基板及其制备方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022257186A1 (zh) * | 2021-06-11 | 2022-12-15 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6129312B2 (ja) | アレイ基板の製造方法、アレイ基板及び表示装置 | |
| CN1329997C (zh) | 具有黑矩阵的平板显示器及其制造方法 | |
| WO2016179940A1 (zh) | Oled像素单元、透明显示装置及制作方法、显示设备 | |
| WO2016141709A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| US11610922B2 (en) | Array substrate and display panel design improving aperture ratio | |
| WO2019100478A1 (zh) | 触控显示面板及其制造方法 | |
| WO2020200168A1 (zh) | Amoled显示屏、显示设备及移动终端 | |
| KR20120042029A (ko) | 표시 장치 및 그 제조 방법 | |
| CN111477589B (zh) | 阵列基板的制造方法、阵列基板和显示装置 | |
| CN112420739A (zh) | 一种显示面板及其制备方法 | |
| US20180240911A1 (en) | Thin Film Transistor, Array Substrate and Manufacturing Processes of Them | |
| WO2014042125A1 (ja) | 半導体装置およびその製造方法 | |
| CN109166864A (zh) | 阵列基板及其制造方法、显示面板 | |
| CN111430428B (zh) | 柔性显示面板及其制作方法、显示装置 | |
| CN111524957B (zh) | 显示基板及其制作方法、显示装置 | |
| CN111276493A (zh) | 显示面板及其制作方法 | |
| CN112599534A (zh) | 一种背板组件、制程方法和显示装置 | |
| CN114203778A (zh) | 有源矩阵oled显示面板及其制备方法 | |
| WO2023226688A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| CN111312772A (zh) | Oled显示基板及其制作方法、显示装置 | |
| CN110890481B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN212750898U (zh) | 一种oled显示装置 | |
| CN111668268A (zh) | 一种oled显示装置及制作方法 | |
| CN113013181B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN113628974B (zh) | 阵列基板的制备方法和阵列基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210402 |
|
| RJ01 | Rejection of invention patent application after publication |