CN112582539A - 薄膜结构体、其制造方法和包括其的电子器件 - Google Patents

薄膜结构体、其制造方法和包括其的电子器件 Download PDF

Info

Publication number
CN112582539A
CN112582539A CN202011060074.6A CN202011060074A CN112582539A CN 112582539 A CN112582539 A CN 112582539A CN 202011060074 A CN202011060074 A CN 202011060074A CN 112582539 A CN112582539 A CN 112582539A
Authority
CN
China
Prior art keywords
layer
thickness
uppermost
dielectric
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011060074.6A
Other languages
English (en)
Inventor
赵常玹
许镇盛
李香淑
金尚昱
李润姓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN112582539A publication Critical patent/CN112582539A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H01L28/56—Capacitors with a dielectric comprising a perovskite structure material the dielectric comprising two or more layers, e.g. comprising buffer layers, seed layers, gradient layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02356—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the morphology of the insulating layer, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391—Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/221—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using ferroelectric capacitors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及薄膜结构体、其制造方法和包括其的电子器件。本文中公开了薄膜结构体，其包括在包括多个层的介电层上的第一导电层。所述多个层各自包括包含掺杂剂A的掺杂剂层和HfO2层以形成化合物HfxA1‑xOz(0<x<1，z为实数)。所述多个层的最上层是在所述多个层中最厚的。所述第一导电层接触所述最上层。

Description

薄膜结构体、其制造方法和包括其的电子器件
对相关申请的交叉引用
本申请要求在韩国知识产权局于2019年9月30日提交的韩国专利申请No.10-2019-0120539的权益，将其公开内容全部通过引用引入本文中。
技术领域
本公开内容涉及薄膜结构体和/或包括其的电子器件。
背景技术
随着集成电路器件的缩小，由包括在其中的电子器件例如晶体管和电容器所占据的空间已迅速减小。可存在对如下材料的需要：其可克服这些空间限制并表现出良好操作特性。
HfO2是用于电子器件中的高k介电材料的核心材料。为了增加该材料的介电常数和稳定性，正在积极地进行关于掺杂材料和方法的各种研究。最近，已报道，当掺杂有Zr、Si、Al、La、Y等的HfO2薄膜具有期望的(和/或替代地预定的)厚度或更小时，它可显示出铁电性。铁电性具有负电容效应，这可大大降低采用铁电材料的电子器件的功耗。
因此，已经积极地进行了使用基于HfO2的介电材料的低功率逻辑器件、非易失性存储器、电容器等的研究。
发明内容
提供掺杂的HfO2薄膜、其制造方法以及使用其的电子器件。
另外的方面将在下面的描述中部分地阐述，并且部分地将从所述描述中明晰，或者可通过本公开内容提出的实施方式的实践来获悉。
根据一种实施方式，薄膜结构体包括：包括多个层的介电层和在该介电层上的第一导电层。所述多个层各自包括包含掺杂剂A的掺杂剂层和HfO2层以形成HfxA1-xOz(0<x<1,z为实数)的化合物，其中所述多个层的最上层是在所述多个层中最厚的。第一导电层接触所述多个层的最上层。
在一些实施方式中，所述最上层可具有0.25nm或更大的厚度。
在一些实施方式中，所述介电层可包括所述多个层中的第一层。所述第一层可具有i*t(i为整数，并且t为实数)的厚度并且包括HfO2。所述最上层可包含掺杂剂A并且具有j*t(j≥i，j为3或更大的整数)的厚度。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第二层和第三层。所述第二层可在所述第一层上，具有j*t的厚度，并且包含掺杂剂A。所述第三层可在所述第二层上，具有i*t的厚度，并且包括HfO2，其中满足j>i。所述第二层和第三层的对可重复地设置在所述第一层和所述最上层之间。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第二层和第三层。所述第二层可在所述第一层上，具有m*t(i<m<j，m为整数)的厚度，并且包含掺杂剂A。所述第三层可在所述第二层上，具有n*t(i<n<j，n为整数)的厚度，并且包括HfO2，其中满足j>i。所述第一层和第二层的对可重复地设置在所述第三层下。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第二层和第三层。所述第二层可在所述第一层上，具有i*t的厚度，并且包含掺杂剂A。所述第三层可在所述第二层上，具有j*t的厚度，并且包括HfO2。所述第一层和第二层的对可重复地设置在所述第三层下。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第二层和第三层。所述第二层可在所述第一层上，具有k*t(k<i，k为整数，其中满i＝j)的厚度，并且包含掺杂剂A。所述第三层可在所述第二层上，具有k*t的厚度，并且包括HfO2。所述第二层和第三层的对可重复地设置在所述第一层和所述最上层之间。
在一些实施方式中，所述介电层可包括在所述多个层中的第一层。所述第一层可包含掺杂剂A，且具有i*t(i为整数，并且t为实数)的厚度。所述最上层可具有j*t(j>i，j为3或更大的整数)的厚度并且包括HfO2。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第二层和第三层。所述第二层可在所述第一层上，具有j*t的厚度，并且包括HfO2。所述第三层可在所述第二层上，具有i*t的厚度，并且包含掺杂剂A。所述第二层和第三层的对可重复地设置在第一层和最上层之间。
在一些实施方式中，所述介电层可包括在所述多个层中的第一层和第二层。所述第一层可具有i*t(i为整数，并且t为实数)的厚度并且包括HfO2。所述第二层可在所述第一层上，包含掺杂剂A，并且具有j*t(j>i)的厚度。所述最上层具有k*t(k>i,j)的厚度并且包括HfO2。
在一些实施方式中，所述介电层可进一步包括在所述多个层中的第一层和第二层。所述第一层可包含掺杂剂A并且具有j*t(j为整数，并且t为实数)的厚度。所述第二层可具有i*t(i>j)的厚度并且包括HfO2。所述最上层可具有n*t(n>i,j)的厚度并且包括掺杂剂A。
在一些实施方式中，t可为0.05nm或更大。
在一些实施方式中，t可为约0.1nm至约0.9nm。
在一些实施方式中，所述介电层可具有约0.5nm至约20nm的厚度。
在一些实施方式中，A可包括以下的任一种：Zr、La、Y、Si、Al和Sn。
在一些实施方式中，所述第一导电层可包括以下的任一种：金属、导电氧化物和石墨烯。
在一些实施方式中，所述最上层可为HfO2。
在一些实施方式中，所述最上层可为ZrO2。
在一些实施方式中，在HfxA1-xOz的化合物中，z可为2，并且x可在0.2至0.8的范围内。
在一些实施方式中，所述多个层中的最下层的材料可与最上层的材料不同。
根据一种实施方式，制造薄膜结构体的方法包括：提供基底；在基底上形成包括HfaAbOz(其中a、b、z为实数)的化合物的介电层，所述介电层包括多个层，所述多个层各自包括包含掺杂剂A的掺杂剂层和HfO2层，并且所述多个层的最上层是在所述多个层中最厚的；和在所述介电层上形成导电层，所述导电层接触所述最上层。
在一些实施方式中，该方法可进一步包括取决于所述介电层中Hf和A的含量比来设定所述最上层的种类和厚度。
在一些实施方式中，所述介电层中的含量比可为a:b。形成介电层可包括响应于a≤b的情况而将所述最上层形成为A-掺杂剂层，和形成介电层可包括响应于a>b的情况而将所述最上层形成为HfO2层。
在一些实施方式中，所述方法可进一步包括：实施热处理。所述热处理可在形成导电层之前且在形成介电层之后进行。替代地，所述热处理可在形成导电层之后进行。
根据另一实施方式，电子器件包括：半导体层；和在所述半导体层上的前述薄膜结构体的任一种。
在一些实施方式中，电子器件可进一步包括在所述半导体层和所述薄膜结构体之间的绝缘层。
在一些实施方式中，电子器件可进一步包括在所述绝缘层和所述薄膜结构体之间的第二导电层。
根据另一实施方式，电子器件包括第二导电层和在所述第二导电层上的前述薄膜结构体的任一种。
在一些实施方式中，电子器件可进一步包括在所述第二导电层和所述薄膜结构体之间的绝缘层。
附图说明
由结合附图考虑的以下描述，本公开内容的一些实施方式的以上和其它方面、特征和优点将更加明晰，其中：
图1为根据一种实施方式的薄膜结构体的示意性横截面图；
图2为概念性地示出根据一种实施方式的薄膜结构体中使用的介电层的结构的横截面图；
图3A为示出根据一种实施方式的薄膜结构体中使用的介电层的示例结构的横截面图；
图3B为图3A的介电层的电子显微镜照片；
图4为示出与图3的介电层进行比较的对比介电层的实例结构的横截面图；
图5为比较图3A的介电层的介电常数和图4的对比介电层的介电常数的图；
图6为示出根据另一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图7为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图8A为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图8B为图8A的介电层的电子显微镜照片；
图9A为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图9B为图9A的介电层的电子显微镜照片；
图10A为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图10B为图10A的介电层的电子显微镜照片；
图11为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图12A为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图12B为图12A的介电层的电子显微镜照片；
图13为示出与图12A的介电层进行比较的对比介电层的结构的横截面图；
图14为比较图12A的介电层的介电常数和图13的对比介电层的介电常数的图；
图15为示出根据又一实施方式的薄膜结构体中使用的介电层的另一示例结构的横截面图；
图16为示意性地示出根据一种实施方式的制造薄膜结构体的方法的操作的流程图；
图17为示出根据一种实施方式的电子器件的示意性结构的横截面图；
图18为示出根据另一实施方式的电子器件的示意性结构的横截面图；
图19为示出根据又一实施方式的电子器件的示意性结构的横截面图；
图20为示出根据又一实施方式的电子器件的示意性结构的横截面图；
图21为示出根据又一实施方式的电子器件的示意性结构的横截面图；和
图22为示出根据又一实施方式的电子器件的示意性结构的横截面图；
具体实施方式
现在将详细地介绍其实例在附图中示出的实施方式，其中相同的附图标记始终表示相同的元件。在这方面，本实施方式可具有不同的形式并且不应被解释为限于本文中阐述的描述。因此，下面仅通过参考附图描述实施方式以解释各方面。如本文中使用的，术语“和/或”包括相关列举项目的一个或多个的任何和全部组合。表述例如“的至少一个(种)”当在要素列表之前或之后时，修饰整个要素列表且不修饰所述列表的单独要素。
在下文中，将参考附图详细地描述本公开内容的实施方式。实施方式仅是示例，并且从这些实施方式，多种修改是可能的。在以下附图中，相同的附图标记指示相同的元件，并且为了清楚和方便描述，各元件的尺寸可被放大。当术语“约”或“基本上”在本说明书中与数值结合使用时，意图是相关联的数值包括在所述的数值左右的制造或操作公差(例如，±10％)。此外，当词语“大体上”和“基本上”与几何形状结合使用时，意图是不要求几何形状的精度，但是对于所述形状的界限(宽容度，latitude)在本公开内容的范围内。此外，无论数值或形状被修饰为“约”或“基本上”，将理解这些数值和形状应被解释为包括在所述数值或形状左右的制造或操作公差(例如，±10％)。
在下文中，当层、膜、区域、板等的一部分被称为“在”另外的部分“上”或“上方”时，其不仅包括直接在另外的部分上，而且包括具有在其间的其它部分。
尽管术语“第一”、“第二”等可在本文中用来描述各种元件，但这些元件不应被这些术语限制。这些术语仅用于将一个元件区别于另外的元件。
单数形式“一个(种)(不定冠词，a，an)”和“所述(该)”也意图包括复数形式，除非上下文另外明确指出。当一个部分被说成“包括”一种组分(组件)时，这意味着，除非另有明确说明，它可进一步包括其他组分(组件)，而不是排除其他组分(组件)。
在说明书中描述的术语“...单元”和“模块”意味着处理至少一种功能或操作的单元，并且可以硬件或软件或者硬件和软件的组合的形式来实施。
术语“上述的或前面提及的”和类似的指示术语的使用可对应于单数形式和复数形式两者。
构成方法的操作可以适当的顺序进行，除非有明确的陈述：它们应按照所描述的顺序进行。所有示例术语(例如，等)的使用仅出于详细描述技术精神的目的，并且不旨在限制权利的范围，因为这样的术语不被权利要求限制。
图1是根据一种实施方式的薄膜结构体的示意性横截面图，和图2是概念性地示出根据一种实施方式的薄膜结构体中采用的介电层的结构的横截面图。
薄膜结构体1000包括介电层500和设置在介电层500上的第一导电层700。
介电层500包括HfxA1-xOz的化合物。这样的化合物可通过包括具有掺杂剂A的掺杂剂层和HfO2层的的多层结构来实施。
掺杂剂A可包括以下的任一种：过渡金属例如Zr、La和Y，Si，Al和Sn，并且可为二元化合物、三元化合物或更多元化合物。掺杂剂层可包括以下的任一种：基于过渡金属的氧化物例如ZrO2、LaO2或YO2，和SiO2，Al2O3和SnO2。
第一导电层700可包括以下的任一种：TiN；金属，例如W、Mo或Ni；导电氧化物，例如RuO2、SrRuO3或ITO；和2D材料，例如石墨烯。
可考虑HfxA1-xOz(0<x<1,z为实数)的组成比(即Hf和A的含量比)以及介电层500的厚度来设置构成介电层500的多个层的层数、厚度和重复形式。对于给定的Hf和A的含量比，可确定多个层的配置以获得更高的介电常数。
在根据一种实施方式的薄膜结构体1000中，适当地设置介电层500的最上层UP的厚度和组成以实施具有良好的结晶度和高介电常数的介电层500，所述最上层接触第一导电层700。
在构成介电层500的多个层中，介电层500的最上层UP的厚度TH可为最厚的。所述多个层的至少一个的厚度可等于最上层UP的厚度TH。换句话说，所述多个层的各自的厚度等于或薄于最上层UP的厚度TH。最上层UP可为HfO2层，或者可为包括掺杂剂A的A-掺杂剂层。可考虑构成介电层500的化合物HfxA1-xOz中Hf和A的含量比来确定最上层UP是HfO2层还是A-掺杂剂层。
可考虑以下事实来确定最上层UP的厚度：介电层500的电性质可取决于最上层UP的厚度而变化，即使是当介电层500的组成相同时。最上层UP的厚度可为约0.25nm或更大(例如，约0.25nm至约1nm、2nm、5nm或10nm)。
介电层500的厚度是影响介电层500的其他电特性例如介电常数的因素，并且可根据期望的性能来设定。介电层500的总厚度可为约0.5nm至约20nm。然而，最上层UP的厚度和介电层500的厚度不限于此。
介电层500可形成在期望的(和/或替代地预定的)基底SU上。基底SU的种类没有特别限制，并且可例如根据介电层500用于其中的电子器件的结构来确定。
在下文中，将描述介电层的多种实施方式。实施方式包括表现出改善的介电常数的多种结构。考虑以下事实演绎出这样的实施方式：即使当介电层的组成相同时，介电层的结晶度根据最上层的厚度或种类而改变，并因此，其介电常数也改变。
以下实施方式说明，图2的介电层取决于Hf和A的含量比而不同地实施，但是介电层500的实施形式不限于稍微描述的示例说明。也就是说，只要满足最上层UP的厚度和类型的要求，则可不同地改变设置在最上层UP下的HfO2层和A掺杂剂层的位置、数量和厚度。
在下文中，将描述掺杂剂A为Zr并且A-掺杂剂层是ZrO2层，但是本公开内容不限于此，并且可在介电层中采用前面提及的各种掺杂剂材料。
图3A是示出根据一种实施方式的薄膜结构体中采用的介电层的示例结构的横截面图。图3B是图3A的介电层的电子显微镜照片。
介电层501包括：第一层11，其包括以i-循环(i个循环)制备的HfO2；和最上层UP1，其包括以j-循环(j个循环)(j>i)制备的ZrO2。
为了形成介电层501，可使用沉积方法例如原子层沉积(ALD)、金属有机原子层沉积(MOALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)和物理气相沉积(PVD)。上述方法各自包括以下过程：将目标基底放置在腔室内，将腔室在期望的(和/或替代地预定的)温度下加热，以及供应源材料。通过这些过程，源材料沉积在目标基底上。这里，循环是在期望的(和/或替代地预定的)工艺条件(包括温度和时间)下确定的沉积单位(单元)。当在一个循环中形成的厚度为t时，第一层11的厚度为i*t，并且最上层UP1的厚度为j*t。在一个循环中形成的厚度由t表示，并且t可为0.05nm或更高。例如，t可为约0.1nm至约0.9nm，但不限于此。在下文中，表述“i-循环”可与表述“厚度i*t”互换地使用。
介电层501可进一步包括：第二层12，其设置在第一层11上，具有j*t的厚度并且包括ZrO2；以及第三层13，其设置在第二层12上，具有i*t的厚度并且包括HfO2。第二层12和第三层13的对可重复地设置在第一层11和最上层UP1之间若干次。可考虑待形成的介电层501的总体厚度来确定重复次数。
当介电层501中的Hf和Zr的含量比为a:b时，满足a<b，即，满足i<j。例如，j可为3或更大(例如，在3到10的范围内)。包括ZrO2的层形成为比包括HfO2的层厚。最上层UP1包括ZrO2。
图3B是图3A的介电层501的电子显微镜照片，并且示出如下情况：其中满足i＝1和j＝4，并且HfO21-循环和ZrO2 4-循环的对重复五次。
图3B中所示的薄膜以Si层/SiO2层/介电层501/金属层M的顺序形成。介电层501形成Hf0.2Zr0.8O2。如图中所示，介电层501呈现出良好的结晶度。
图4是示出与图3A的介电层进行比较的对比介电层的示例结构的横截面图。
介电层50形成与图3A的介电层501相同组成的Hf0.2Zr0.8O2，但与介电层501的不同之处在于：ZrO2 4-循环的第一层1和HfO2 1-循环的第二层2以该顺序重复地放置。
图5为比较图3A的介电层的介电常数和图4的对比介电层的介电常数的图。
根据示例实施方式的介电层501呈现出比对比介电层50高的介电常数。其原因在于，即使在相同组成的情况下，结晶度也取决于与导电层接触的最上层的形状(类型、厚度)而改变。也就是说，与其中最上层为具有4*t的厚度的ZrO2层的情况相比，在其中最上层为具有1*t的厚度的HfO2层的情况下，呈现出较低的结晶度。
图6是示出根据另一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。
介电层502包括：第一层21，其包括以i-循环制备的HfO2；和最上层UP2，其包括以j-循环(j>i)制备的ZrO2。也就是说，第一层21是具有i*t的厚度的HfO2层，和最上层UP2是具有j*t的厚度的ZrO2层。j可为3或更大。
介电层502可进一步包括：第二层22，其设置在第一层21上，以m-循环(m个循环)制备，具有m*t(i<m<j)的厚度并且包括掺杂剂A；和第三层23，其设置在第二层22上，以n-循环(n个循环)制备，具有n*t(i<n<j)的厚度并且包括HfO2。第一层21和第二层22的对可重复地设置在第三层23下。
当与前面提及的介电层501类似地，本实施方式的介电层502中的Hf和Zr的含量比为a:b时，满足a<b。在本实施方式的介电层502中，取决于上述含量条件来设置彼此相邻的第一层21和第二层22的厚度，但是最上层UP2和与其最接近的第三层23的厚度可设置成分别比第二层22和第一层11的厚度厚。例如，j可为3或更大，并且可满足i:m＝n:j。然而，本公开内容不限于此。
尽管在图3A和6的实施方式中示出了当介电层501和502各自中的Hf的含量低于介电层501和502各自中的Zr的含量时，最上层设置为ZrO2层，但在另一实施方式中，即使在这种情况下，最上层也可设置为HfO2层，并且可设置成最厚的。
图7是示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。
介电层507包括：第一层71，其包括以i-循环制备的HfO2；第二层72，其包括以j-循环(j>i)制备的ZrO2；和最上层UP7，其包括以k-循环(k>i,j)制备的HfO2。也就是说，第一层71是具有i*t的厚度的HfO2层，第二层72是具有j*t的厚度的ZrO2层，和最上层UP7是具有k*t(k>i,j)的厚度的HfO2层。在这些层中，最上层UP7是最厚的。
多个第一层71和多个第二层72可重复地设置。例如，第一层71和第二层72可重复地设置R次。当介电层507中的Hf的含量低于介电层507中的Zr的含量时，可满足k<R*(j-i)。例如，可满足k＝5，R＝3，j＝3和i＝1。另外，介电层507可以不同的形式形成。
图8A为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图，和图8B为图8A的介电层的电子显微镜照片。
介电层503包括：第一层31，其包括以i-循环制备的HfO2；和最上层UP3，其包括以j-循环(j>i)制备的ZrO2。第一层31和最上层UP3的厚度可分别为i*t和j*t。t可为约0.3nm至0.8nm。j可为3或更大。最上层UP3的厚度可为约25nm或更大。
介电层503可进一步包括：第二层32，其设置在第一层31上并且包括以i-循环制备的ZrO2；以及第三层33，其设置在第二层32上并且包括以j-循环制备的HfO2。第一层31和第二层32的对可重复地设置在第三层33下若干次。可考虑待形成的介电层503的总体厚度来确定重复次数。
在其中本实施方式的介电层503中的Hf和Zr的含量比为1:1的情况中，介电层503形成Hf0.5Zr0.5O2。根据该组成，彼此相邻的第一层31和第二层设置成具有相同的厚度，而最上层UP2和与其相邻的第三层33设置成比第一层31和第二层32厚。
图8B中所示的薄膜结构体以Si层/SiO 2层/介电层503/金属层M的顺序形成。在介电层503中，如图8A中所示，以1-循环制备的第一层31和以1-循环制备的第二层32重复地设置六次，并且第三层33和最上层UP3各自以6-循环制备以形成Hf0.5Zr0.5O2。如图中所示，介电层503呈现出良好的结晶度。
图9A为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。图9B为图9A的介电层的电子显微镜照片。
介电层504包括：第一层41，其包括以j-循环制备的HfO2；和最上层UP4，其包括以j-循环制备的ZrO2。j可为3或更大。最上层UP4的厚度可为约25nm或更大。
介电层504可进一步包括：第二层42，其设置在第一层41上并且包括以j-循环制备的ZrO2；以及第三层43，其设置在第二层42上并且包括以j-循环制备的HfO2。第一层41和第二层42的对可重复地设置在第三层43下若干次。可考虑待形成的介电层504的总体厚度来确定重复次数。
在其中本实施方式的介电层504中的Hf和Zr的含量比为1:1的情况中，介电层504形成Hf0.5Zr0.5O2，并且多个层设置成具有相同的厚度。
图9B是示出如下情况的电子显微镜照片：其中j设定为4，第一层和第二层重复地形成两次，并且形成第三层43和最上层UP3。也就是说，图9B是示出如下情况的电子显微镜照片：其中由介电层503制造具有12t的厚度的Hf0.5Zr0.5O2，在介电层503中HfO2层和ZrO2层以4-循环层叠三次。如图中所示，呈现出良好的结晶度。
图10A为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。图10B为图10A的介电层的电子显微镜照片。
介电层505包括：第一层51，其包括以j-循环制备的HfO2；和最上层UP5，其包括以j-循环制备的ZrO2。
介电层505可进一步包括：第二层52，其设置在第一层51上并且包括以k-循环(k<j)制备的ZrO2；以及第三层53，其设置在第二层52上并且包括以k-循环(k<j)制备的HfO2。第二层52和第三层53的对可重复地设置在第一层51和最上层UP5之间。可考虑待形成的介电层505的总体厚度来确定重复次数。
在其中与介电层503和504类似地，在本实施方式的介电层505中的Hf和Zr的含量比为1:1的情况中，介电层505形成Hf0.5Zr0.5O2。在本实施方式的介电层505中，第一层51和最上层UP5形成为具有相同的厚度，并且各自比最上层UP5薄的第二层52和第三层53重复地设置在第一层51和最上层UP5之间。
图10B的电子显微镜照片示出如下的介电层505：其中以1-循环制备的ZrO2层和以1-循环制备的HfO2层在以5-循环制备的HfO2层和以5-循环中制备的ZrO2层(最上层)之间重复地层叠五次以形成Hf0.5Zr0.5O2。如图中所示，介电层505呈现良好的结晶度。
尽管在图8A、9A和10A的实施方式中示出了当介电层503、504和505各自中的Hf的含量等于介电层503、504和505各自中的Zr的含量时，最上层设置为ZrO2层，但在另一实施方式中，即使在这种情况下，最上层也可设置为HfO2层，并且可设置成最厚的。
图11为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。
介电层508包括：第一层81，其包括以i-循环制备的HfO2；第二层82，其包括以j-循环(j>i)制备的ZrO2；和最上层UP8，其包括以m-循环(m>i,j)制备的HfO2。也就是说，第一层81是具有i*t的厚度的HfO2层，第二层82是具有j*t的厚度的ZrO2层，和最上层UP8是具有m*t(m>i,j)的厚度的HfO2层。在这些层中，最上层UP8是最厚的。
多个第一层81和多个第二层82可重复地设置。例如，第一层81和第二层82可重复地设置R次。当介电层508中的Hf的含量等于介电层508中的Zr的含量时，可满足m＝R*(j-i)。例如，可满足m＝6，R＝3，j＝3，以及i＝1。另外，介电层508可以不同的形式形成。
图12A为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。图12B为图12A的介电层的电子显微镜照片。
本实施方式的介电层506与前面提及的实施方式的不同之处在于，当Hf和Zr的含量比为a:b时，满足a>b。
介电层506包括：第一层61，其包括以i-循环制备的ZrO2并且具有i*t(i为整数，且t为实数)的厚度；和最上层UP6，其包括以j-循环制备的HfO2且具有j*t(j>i，j为3或更大的整数)的厚度。
介电层506可进一步包括：第二层62，其设置在第一层61上，具有j*t的厚度并且包括HfO2；以及第三层63，其设置在第二层62上，具有i*t的厚度并且包括ZrO2。第二层62和第三层63的对可重复地设置在第一层61和最上层UP6之间若干次。
图12B为图12A的介电层506的电子显微镜照片，并且示出如下情况：其中满足i＝1和j＝4，并且HfO2 4-循环和ZrO2 1-循环的对重复五次。图12B中所示的薄膜以Si层/SiO2层/介电层506/金属层M的顺序形成。介电层506形成Hf0.8Zr0.2O2。如图中所示，介电层506具有良好的结晶度。
图13为示出与图12A的介电层进行比较的对比介电层的结构的横截面图。
介电层55配置成使得成对的以4-循环制备的HfO2层3和以1-循环制备的ZrO2层重复地设置，并且在其对的放置顺序上与前面提及的介电层506不同。与前面提及的介电层506不同，对比介电层55配置成使得其最上层形成为比HfO2层3薄的ZrO2层4。
图14为比较图12A的介电层的介电常数和图13的对比介电层55的介电常数的图。
参考图14，可发现，即使在具有相同组成的Hf0.8Zr0.2O2的情况下，介电常数也取决于方法和所得结构而变化。可发现，其中厚的HfO2层设置为最上层UP6的介电层506的介电常数高于对比介电层55的介电常数。
分析对此的原因在于：与设置在介电层506上的导电材料接触的最上层UP6的种类和厚度被适当地设定，从而使得Hf0.8Zr0.2O2的结晶度良好。
尽管在图12A的实施方式中示出了当在介电层506中的Hf的含量高于在介电层506中的Zr的含量时，最上层设置成HfO2层，但在另一实施方式中，即使在这种情况下，最上层也可设置为ZrO2层，并且可设置为最厚的。
图15为示出根据又一实施方式的薄膜结构体中采用的介电层的另一示例结构的横截面图。
介电层509包括：第一层91，其包括以j-循环制备的ZrO2；第二层92，其包括以i-循环(i>j)制备的HfO2；和最上层UP9，其包括以n-循环(m>i,j)制备的ZrO2。也就是说，第一层91是具有j*t的厚度的ZrO2层，第二层92是具有i*t的厚度的HfO2层，和最上层UP9是具有n*t(n>i,j)的厚度的ZrO2层。在这些层中，最上层UP9是最厚的。
多个第一层91和多个第二层92可重复地设置。例如，第一层91和第二层92可重复地设置R次。当介电层509中的Hf的含量高于介电层509中的Zr的含量时，可满足n<R*(j-i)。例如，可满足n＝5，R＝3，j＝3和i＝1。另外，介电层509可以不同的形式形成。
图16为示意性地示出根据一种实施方式的制造薄膜结构体的方法的操作的流程图。
根据一种实施方式的制造薄膜结构体的方法包括以下操作：提供基底S100；在基底上形成介电层S200；和在介电层上形成导电层S500。
所述基底是在其上将形成介电层的目标基底，并且其种类不限于此。
介电层由包括包含掺杂剂A的掺杂剂层和HfO2层的多个层形成，以形成HfaAbOz的化合物。在这种情况下，在所述多个层中，其最上层形成为最厚的。
掺杂剂A可包括以下的任一种：过渡金属例如Zr、La和Y，Si，Al和Sn，并且可由二元或三元或更多元制成。掺杂剂层可包括以下的任一种：基于过渡金属的氧化物例如ZrO2、LaO2或YO2，以及SiO2，Al2O3和SnO2。
导电层可包括可包括以下的任一种：TiN；金属，例如W、Mo或Ni；导电氧化物，例如RuO2、SrRuO3或ITO；和2D材料，例如石墨烯。导电层可包括金属氮化物或金属氧氮化物。
为了形成介电层和导电层，可使用沉积方法例如原子层沉积(ALD)、金属有机原子层沉积(MOALD)、化学气相沉积(CVD)、金属有机化学气相沉积(MOCVD)、和物理气相沉积(PVD)。
为了形成介电层，首先，可进行确定Hf和A的组成比a:b并确定总厚度的操作S210；设置最上层的操作S230；和重复HfO2层和A-掺杂剂层的循环的操作S250。
设置最上层的操作S230是确定最上层的种类和厚度以获得在考虑到所确定的a:b和总厚度而限定的组成比和厚度方面的最佳介电常数的过程。如在前面提及的介电层500至509的说明中那样，可确定最上层以制备具有良好结晶性的HfaAbOz的化合物。
例如，当含量比为a:b时，在a≤b的情况下，最上层可设置为A-掺杂剂层，和在a>b的情况下，最上层可设置为HfO2层。替代地，即使在a≤b的情况下，最上层也可设置为HfO2层，和即使在a>b的情况下，最上层也可设置为A-掺杂剂层。接下来，为了使最上层具有最大厚度，可考虑总含量比和工艺条件来设置其他层即HfO2层和A-掺杂剂层的厚度、重复数和位置。
在形成介电层之后，可进行热处理S300。但是，可省略此操作。
接下来，在介电层上形成导电层之后，可进行热处理S500。该热处理用于加速介电层的结晶。在此，可进行两个操作，或者可选择性地进行仅一个操作。
图17为示出根据一种实施方式的电子器件的示意性结构的横截面图。
电子器件2000可包括半导体层100、形成在半导体层100上的绝缘层200、形成在绝缘层200上的介电层500以及形成在介电层500上的第一导电层700。
半导体层100可包括半导体基底。半导体基底可包括硅基底、锗基底或硅-锗基底。半导体层100可包括选自以下的至少一种：Al、Si、Sc、Ti、V、Cr、Mn、Fe、Co、Ni、Cu、Zn、Ga、Ge、Rb、Sr、Y、Zr、Nb、Mo、Tc、Ru、Rh、Pd、Ag、Cd、In、Sn、Sb、Te、Cs、Ba、Hf、Ta、W、Re、Os、Ir、Pt和Au，或者可包括所述至少一种的氮化物或氧化物。
绝缘层200可为用于抑制或防止漏电的层。作为绝缘层200，可使用氧化硅(SiO)层、氧化铝(AlO)层、氧化铪(HfO)层、氧化锆(ZrO)层或二维(2D)绝缘体。作为2D绝缘体，可使用诸如六方氮化硼(h-BN)的材料。然而，绝缘层200的材料不限于此。
介电层500可为前面提及的介电层500、501、502、503、504、505和506的任一种。介电层500可用作铁电畴切换层。
第一导电层700可包括以下的任一种：TiN；金属，例如W、Mo或Ni；导电氧化物，例如RuO2、SrRuO3或ITO；和2D材料，例如石墨烯。导电层可包括金属氮化物或金属氧氮化物。
第一导电层700可为栅极。源极(未示出)和漏极(未示出)可连接到半导体层100。可在半导体层100上提供源极区(未示出)和漏极区(未示出)，并且源极和漏极可分别连接到源极区和漏极区。沟道区(其为半导体层的区域)可设置在源极区和漏极区之间。
前面提及的电子器件2000可为逻辑晶体管。
图18是示出根据另一实施方式的电子器件的示意性结构的横截面图。
本实施方式的电子器件3000与图17的电子器件2000的不同之处在于，未提供绝缘层，并且在其他组件方面与图17的电子器件2000基本上相同。
图19为示出根据又一实施方式的电子器件的示意性结构的横截面图。
本实施方式的电子器件4000与图17的电子器件2000的不同之处在于，进一步提供第二导电层300，并且在其他组件方面与图17的电子器件2000基本上相同。
图17至19的电子器件可用作晶体管器件。
图20为示出根据又一实施方式的电子器件的示意性结构的横截面图。
电子器件5000包括第二导电层900、形成在第二导电层900上的介电层500和形成在介电层500上的第一导电层700。介电层500可为前面提及的介电层500、501、502、503、504、505和506的任一种。
图21为示出根据又一实施方式的电子器件的示意性结构的横截面图。
本实施方式的电子器件6000与图20的电子器件5000的不同之处在于，在第二导电层900和介电层500之间进一步提供绝缘层200，并且在其他组件方面与图20的电子器件5000基本上相同。
图20和21的电子器件5000和6000可为电容器，并且可包括高介电常数的介电层5000以呈现高电容。
图22为示出根据又一实施方式的电子器件的示意性结构的横截面图。
参考图22，在实施方式中，电子器件7000可包括：基底SUB，其包括彼此隔开的源极区/漏极区S/D；在源极区/漏极区S/D之间的基底SUB上的晶体管结构体Tr；在基底SUB和晶体管结构体Tr上的绝缘膜800；在绝缘膜800上的电容器C；以及延伸通过绝缘膜800以将电容器C电连接到源极区/漏极区SD之一的触头820。基底SUB可与图17-19中的基底100相同。绝缘膜800可为绝缘材料(例如，氧化硅)。源极区/漏极区S/D可为基底SUB的掺杂有杂质的区域。电容器C可为图20和21中的电子器件5000和6000之一，但不限于此。晶体管结构体Tr可为图17-19中的电子器件2000、3000和4000之一，但不限于此。
前面提及的电子器件2000、3000、4000、5000、6000和7000可形成集成器件。集成器件可形成基于硅的集成电路的一部分，并且该集成电路可包括多个电容器、多个晶体管和多个存储器。这样的器件可设置有具有高介电常数或铁电性的介电层，从而实现期望的高性能和小型化。
根据上述的薄膜结构体及其制造方法，提供了具有良好的结晶度和高介电常数的介电层。
上述的薄膜结构体可用于多种电子器件例如晶体管、电容器、集成电路器件中，并且这样的电子器件可表现出良好的操作性能。
应理解，本文中描述的实施方式应仅在描述的意义上考虑，且不用于限制的目的。各实施方式中的特征或方面的描述应典型地被认为可用于其他实施方式中的其他类似特征或方面。尽管已经参考附图描述了一种或多种实施方式，但是本领域普通技术人员将理解，可在不脱离由所附权利要求限定的精神和范围的情况下在其中进行形式和细节上的多种改变。

Claims (34)

1.薄膜结构体，包括：
包括多个层的介电层，所述多个层各自包括包含掺杂剂A的掺杂剂层和HfO2层以形成HfxA1-xOz的化合物，其中0<x<1、z为实数，所述多个层的最上层是在所述多个层中最厚的；和
在所述介电层上的第一导电层，所述第一导电层与所述介电层中的所述多个层的最上层接触。
2.如权利要求1所述的薄膜结构体，其中
所述最上层具有0.25nm或更大的厚度。
3.如权利要求1所述的薄膜结构体，其中
所述介电层包括在所述多个层中的第一层，
所述第一层具有i*t的厚度，其中i为整数且t为实数，
所述第一层包括HfO2，和
所述最上层包含掺杂剂A并且具有j*t的厚度，其中j为3或更大的整数，且j≥i。
4.如权利要求3所述的薄膜结构体，其中
所述介电层进一步包括在所述多个层中的第二层和第三层，
所述第二层在所述第一层上，
所述第二层具有j*t的厚度并且包含掺杂剂A，
所述第三层在所述第二层上，
所述第三层具有i*t的厚度并且包括HfO2，并且
满足j>i。
5.如权利要求4所述的薄膜结构体，其中
所述第二层和所述第三层的对在所述第一层和所述最上层之间在介电层中相互重复地堆叠若干次。
6.如权利要求3所述的薄膜结构体，其中
所述介电层进一步包括在所述多个层中的第二层和第三层，
所述第二层在所述第一层上，
所述第二层具有m*t的厚度并包含掺杂剂A，其中i<m<j，m为整数，
所述第三层在所述第二层上，
所述第三层具有n*t的厚度，其中i<n<j，n为整数，
所述第三层包括HfO2，并且
满足j>i。
7.如权利要求6所述的薄膜结构体，其中
在所述介电层中，所述第一层和所述第二层的对重复地设置在所述第三层下。
8.如权利要求3所述的薄膜结构体，其中
所述介电层进一步包括在所述多个层中的第二层和第三层，
所述第二层在所述第一层上，
所述第二层具有i*t的厚度，
所述第二层包含掺杂剂A，
所述第三层在所述第二层上，
所述第三层具有j*t的厚度，并且
所述第三层包括HfO2。
9.如权利要求8所述的薄膜结构体，其中
所述第一层和所述第二层的对在所述介电层中重复地设置在所述第三层下。
10.如权利要求3所述的薄膜结构体，其中
所述介电层进一步包括在所述多个层中的第二层和第三层，
所述第二层在所述第一层上，
所述第二层具有k*t的厚度，其中k<i,k为整数，
所述第二层包含掺杂剂A，
所述第三层在所述第二层上，
所述第三层具有k*t的厚度，
所述第三层包括HfO2，并且
满足i＝j。
11.如权利要求10所述的薄膜结构体，其中
所述第二层和所述第三层的对在所述介电层中重复地设置在所述第一层和所述最上层之间。
12.如权利要求1所述的薄膜结构体，其中
所述介电层包括所述多个层中的第一层，
所述第一层包含掺杂剂A，
所述第一层具有i*t的厚度，其中i为整数，且t为实数，
所述最上层具有j*t的厚度，其中j>i，j为3或更大的整数，并且
所述最上层包括HfO2。
13.如权利要求12所述的薄膜结构体，其中
所述介电层进一步包括在所述多个层中的第二层和第三层，
所述第二层在所述第一层上，
所述第二层具有j*t的厚度，
所述第二层包括HfO2，
所述第三层在所述第二层上，
所述第三层具有i*t的厚度，并且
所述第三层包含掺杂剂A。
14.如权利要求13所述的薄膜结构体，其中
所述第二层和所述第三层的对重复地设置在所述第一层和所述最上层之间。
15.如权利要求1所述的薄膜结构体，其中
所述介电层包括在所述多个层中的第一层和第二层，
所述第一层具有i*t的厚度，其中i为整数，且t为实数，
所述第一层包括HfO2，
所述第二层在所述第一层上，
所述第二层包含掺杂剂A，
所述第二层具有j*t的厚度，其中j>i，
所述最上层具有k*t的厚度，其中k>i，j，并且
所述最上层包括HfO2。
16.如权利要求1所述的薄膜结构体，其中
所述介电层包括在所述多个层中的第一层和第二层，
所述第一层包含掺杂剂A，
所述第一层具有j*t的厚度，其中j为整数，且t为实数，
所述第二层具有i*t的厚度，其中i>j，
所述第二层包括HfO2，
所述最上层具有n*t的厚度，其中n>i,j，并且
所述最上层包括掺杂剂A。
17.如权利要求3-16任一项所述的薄膜结构体，其中t为0.05nm或更大。
18.如权利要求1所述的薄膜结构体，其中
所述介电层具有约0.5nm至约20nm的厚度。
19.如权利要求1所述的薄膜结构体，其中
A包括Zr、La、Y、Si、Al和Sn的任一种。
20.如权利要求1所述的薄膜结构体，其中
所述第一导电层包括金属、导电氧化物和石墨烯的任一种。
21.如权利要求17所述的薄膜结构体，其中t为约0.1nm至约0.9nm。
22.如权利要求1所述的薄膜结构体，其中所述最上层为HfO2。
23.如权利要求1所述的薄膜结构体，其中所述最上层为ZrO2。
24.如权利要求1所述的薄膜结构体，其中
z为2，
x在0.2至0.8的范围内。
25.如权利要求1所述的薄膜结构体，其中
所述多个层中的最下层的材料与所述最上层的材料不同。
26.电子器件，包括：
半导体层；和
在所述半导体层上的如权利要求1-25任一项所述的薄膜结构体。
27.如权利要求26所述的电子器件，进一步包括：
在所述半导体层和所述薄膜结构体之间的绝缘层。
28.如权利要求27所述的电子器件，进一步包括：
在所述绝缘层和所述薄膜结构体之间的第二导电层。
29.电子器件，包括：
第二导电层；和
在所述第二导电层上的如权利要求1-25任一项所述的薄膜结构体。
30.如权利要求29所述的电子器件，进一步包括：
在所述第二导电层和所述薄膜结构体之间的绝缘层。
31.制造如权利要求1-25任一项所述的薄膜结构体的方法，包括：、
提供基底；
在所述基底上形成包括HfaAbOz的化合物的介电层，其中a、b、z为实数，所述介电层包括多个层，所述多个层各自包括包含掺杂剂A的掺杂剂层和HfO2层，所述多个层的最上层是在所述多个层中最厚的；和
在所述介电层上形成导电层，所述导电层接触所述最上层。
32.如权利要求31所述的方法，进一步包括：
根据所述介电层中Hf和A的含量比来设置所述最上层的种类和厚度。
33.如权利要求31所述的方法，其中
所述介电层中Hf和A的含量比为a:b，
形成介电层包括响应于a≤b的情况将所述最上层形成为掺杂剂层，或者
形成介电层包括响应于a>b的情况将所述最上层形成为HfO2层。
34.如权利要求31所述的方法，进一步包括：
进行热处理，其中
在形成所述导电层之前和形成所述介电层之后进行热处理，或者
在形成所述导电层之后进行热处理。
CN202011060074.6A 2019-09-30 2020-09-30 薄膜结构体、其制造方法和包括其的电子器件 Pending CN112582539A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190120539A KR20210037973A (ko) 2019-09-30 2019-09-30 박막 구조체 및 이를 포함하는 전자 소자
KR10-2019-0120539 2019-09-30

Publications (1)

Publication Number Publication Date
CN112582539A true CN112582539A (zh) 2021-03-30

Family

ID=72658982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011060074.6A Pending CN112582539A (zh) 2019-09-30 2020-09-30 薄膜结构体、其制造方法和包括其的电子器件

Country Status (5)

Country Link
US (1) US20210098596A1 (zh)
EP (1) EP3799538A1 (zh)
JP (1) JP2021057595A (zh)
KR (1) KR20210037973A (zh)
CN (1) CN112582539A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921702B2 (en) * 2002-07-30 2005-07-26 Micron Technology Inc. Atomic layer deposited nanolaminates of HfO2/ZrO2 films as gate dielectrics
KR100849854B1 (ko) * 2007-02-23 2008-08-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
WO2013150920A1 (ja) * 2012-04-05 2013-10-10 東京エレクトロン株式会社 半導体デバイスの製造方法及び基板処理システム
CN105493265B (zh) * 2013-07-25 2018-10-16 独立行政法人产业技术综合研究所 强介电体装置及其制造方法
DE102015015854B4 (de) * 2015-12-03 2021-01-28 Namlab Ggmbh Integrierte Schaltung mit einer ferroelektrischen Speicherzelle und Verwendung der integrierten Schaltung
CN109087949A (zh) * 2017-06-14 2018-12-25 萨摩亚商费洛储存科技股份有限公司 铁电场效应晶体管、铁电内存与数据读写方法及制造方法
US10950384B2 (en) * 2017-08-30 2021-03-16 Micron Technology, Inc. Method used in forming an electronic device comprising conductive material and ferroelectric material
US11688788B2 (en) * 2018-12-04 2023-06-27 Intel Corporation Transistor gate structure with hybrid stacks of dielectric material

Also Published As

Publication number Publication date
KR20210037973A (ko) 2021-04-07
JP2021057595A (ja) 2021-04-08
US20210098596A1 (en) 2021-04-01
EP3799538A1 (en) 2021-03-31

Similar Documents

Publication Publication Date Title
US8110473B2 (en) Semiconductor device comprising multilayer dielectric film and related method
US8542523B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US8169013B2 (en) Metal-insulator-metal (MIM) capacitor having capacitor dielectric material selected from a group consisting of ZRO2, HFO2, (ZRX, HF1-X)O2 (0&lt;x&lt;1), (ZRy, Ti (O&lt;y&lt;1), (Hfz, Ti-z)O2 (O&lt;z&lt;1) and (Zrk, Ti1, Hfm)O2 (O&lt;K, 1, m&lt;1, K+1+m=1)
US8574983B2 (en) Method for fabricating a DRAM capacitor having increased thermal and chemical stability
US7868421B2 (en) Analog capacitor
US20110248236A1 (en) Semiconductor device and method for fabricating the same
US8159012B2 (en) Semiconductor device including insulating layer of cubic system or tetragonal system
US20130320286A1 (en) Switching elements and devices, memory devices and methods of manufacturing the same
US8723250B2 (en) Integrated circuit devices including complex dielectric layers and related fabrication methods
CN101930979A (zh) 控制器件阈值电压的CMOSFETs结构及其制造方法
US20090296314A1 (en) Capacitor of semiconductor device and manufacturing method thereof
CN113314670A (zh) 电容器、包括其的半导体器件和电子设备、以及制造电容器的方法
CN113345795A (zh) 铁电薄膜结构以及包括该铁电薄膜结构的电子器件
CN103915437B (zh) 半导体结构及其形成方法
US20070145525A1 (en) Mim capacitor structure and method of manufacturing the same
US20150146341A1 (en) ALD dielectric films with leakage-reducing impurity layers
US20230399749A1 (en) Thin film structure including dielectric material layer, method of manufacturing the same, and electronic device employing the same
US11257899B2 (en) Film structure including hafnium oxide, electronic device including the same, and method of manufacturing the same
KR101401221B1 (ko) 결정질 산화막을 포함한 저항 메모리 소자 및 이의 제조 방법
CN112582539A (zh) 薄膜结构体、其制造方法和包括其的电子器件
KR101529674B1 (ko) 등축정계 또는 정방정계의 절연층을 가지는 반도체 소자
US20230102906A1 (en) Capacitor, memory device including the capacitor, and method of manufacturing the capacitor
US20240145531A1 (en) Semiconductor device including capacitor and method for fabricating the same
KR100818658B1 (ko) 다층 구조의 유전체 및 그를 구비한 캐패시터의 제조 방법
KR20050003050A (ko) 란탄옥사이드 유전막을 구비하는 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination