CN112581990A - 用于存储与修改-写入操作相关联的预读取数据的装置、系统和方法 - Google Patents

用于存储与修改-写入操作相关联的预读取数据的装置、系统和方法 Download PDF

Info

Publication number
CN112581990A
CN112581990A CN202010577344.4A CN202010577344A CN112581990A CN 112581990 A CN112581990 A CN 112581990A CN 202010577344 A CN202010577344 A CN 202010577344A CN 112581990 A CN112581990 A CN 112581990A
Authority
CN
China
Prior art keywords
read
read data
data
memory device
modify
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010577344.4A
Other languages
English (en)
Inventor
R·孙达拉姆
Z·S·夸克
M·斯瓦米纳坦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112581990A publication Critical patent/CN112581990A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1076—Parity data used in redundant arrays of independent storages, e.g. in RAID systems
    • G06F11/108—Parity data distribution in semiconductor storages, e.g. in SSD
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0862—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches with prefetch
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/0644—Management of space entities, e.g. partitions, extents, pools
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1056—Simplification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6022—Using a prefetch buffer or dedicated prefetch cache

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

实施例涉及包括预读取命令的装置、方法和系统，所述预读取命令用于消除对来自存储器设备的存储位置的读取数据的附加存取。在实施例中，存储器控制器发出预读取命令来将读取数据存储在预读取锁存器中。在实施例中，所述命令是在对来自存储位置的读取数据的第一存取期间与所述读取数据的修改‑写入操作相关地发出的。在实施例中，预读取锁存器位于或者耦合到存储器设备中的包括存储所述读取数据的存储分区的选定分区。在实施例中，存储器控制器随后发出修改‑写入命令以将存储在预读取锁存器中的读取数据与传入的数据进行比较，以消除在完成所述修改‑写入操作期间对于存储位置的第二存取的需要。可以描述和请求保护附加实施例。

Description

用于存储与修改-写入操作相关联的预读取数据的装置、系统 和方法
技术领域
本公开的实施例通常涉及集成电路(IC)领域，并且更加具体地涉及与存储器设备有关的写入操作。
背景技术
到存储器的修改-写入操作经常涉及冗余操作。例如，通常的读取和写入命令典型地与在服务器存储器上执行的写入相关地使用。服务器使用写入典型地总是涉及读取和写入操作二者。这些操作是冗余的并且要求附加的能量，因而限制了计算和存储器设备的性能。
附图说明
通过下面结合附图的详细描述，将容易理解实施例。为了促进这一描述，类似的附图标记指代类似的结构元件。在附图的各图中，通过示例而非限制的方式说明了实施例。
图1示出了根据本公开的实施例的可以包括存储器设备的存储位置的示例。
图2示意性示出了根据本公开的实施例的可以被包括在图1的存储器设备中的集成电路(IC)组件的横截面侧视图。
图3是示出了根据本公开的实施例的包括用于简化存储器设备中的修改-写入操作的存储元件的存储器设备的概览的示例框图。
图4A和图4B是根据本公开的实施例的示例框图，所述示例框图示出了与图3的存储器设备相关地用于简化修改-写入操作的操作。
图5是根据本公开的实施例的与图4A和图4B的实施例相关联的流程图。
图6是根据本公开的附加实施例的框图，所述框图示出了在与图4A和图4B的存储器设备类似的存储器设备中执行的读取操作。
图7是示出了根据本公开的实施例在其中执行修改-写入操作的存储器设备的另一实施例的框图。
图8是示出了根据本公开的实施例在其中执行修改-写入操作的存储器设备的另一实施例的框图。
图9是根据本公开的实施例与图3-图8的实施例相关联的计算机系统或者设备的图。
具体实施方式
所描述的实施例包括用于简化与存储器设备相关联的修改-写入操作的方法、装置和系统。在实施例中，预读取命令辅助降低或者消除对于来自存储器设备的存储位置的读取数据的附加或者第二存取的需要。在实施例中，存储器控制器向存储器设备发出预读取命令以将读取数据存储在存储元件中，例如预读取锁存器中，其中，所述命令是在来自存储器设备的存储位置的读取数据的第一存取期间与读取数据的修改-写入操作相关地发出的。在实施例中，预读取锁存器位于或者耦合到存储器设备中的包括存储读取数据的存储位置的选定分区中。在实施例中，存储器控制器随后发出修改-写入命令以将存储在预读取锁存器中的读取数据与传入的数据进行比较，以消除在完成读取数据的修改-写入操作期间对于来自存储位置的读取数据的第二存取的需要。
在下面的描述中，将使用本领域技术人员通常采用的术语来描述说明性实现的各种方面，以向本领域中的其它技术人员传递他们工作的实质。然而，对于本领域普通技术人员明显的是，可以仅使用所描述的方面中的一些来实践本公开的实施例。出于解释的目的，阐释了具体的数字、材料和配置以便提供对说明性实现的全面理解。然而，对于本领域技术人员来说明显的是，可以在没有具体细节的情况下实践本公开的实施例。在其它实例中，为了不混淆说明性实现，省去或者简化了公知的特征。
在下面的详细描述中，参照形成其一部分的附图，其中贯穿整个附图，类似的附图标记指代类似的部件，并且其中通过说明的方式示出了可以在其中实践本公开主题的实施例。应该理解，在不偏离本公开范围的情况下，可以利用其它实施例并且可以做出结构或逻辑改变。因此，下面的详细描述并不是在限制的意义上做出的，并且实施例的范围由所附权利要求书及其等同物限定。
为了本公开的目的，短语“A和/或B”意味着(A)、(B)、(A)或(B)或者(A和B)。为了本公开的目的，短语“A、B和/或C”意味着(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或者(A、B和C)。
描述可以使用基于透视法的描述，例如，顶部/底部、里/外、上方/下方等等。这样的描述仅仅用于促进讨论并且并不意在将本文描述的实施例的应用限制到任何特定取向。
描述可以使用短语“在一个实施例中”或者“在实施例中”，其中的每个指代相同或者不同实施例中的一个或多个。而且，关于本公开的实施例使用的术语“包括”、“包含”、“具有”等是同义的。
本文可以使用术语“与……耦合”连同其衍生词。“耦合”可以意味着下面中的一个或多个。“耦合”可以意味着两个或者更多个元件直接物理或者电学接触。然而，“耦合”也可以意味着两个或者更多个元件间接地彼此接触，但是仍然与彼此协同或者交互，并且可以意味着一个或者多个其它元件耦合在或者连接在被认为是与彼此耦合的元件之间。术语“直接耦合”可以意味着两个或者更多个元件直接接触。
图1示出了根据一些实施例的示例管芯，所述示例管芯可以包括位于与本公开的技术相关的存储器设备中的存储位置。更具体地说，图1示意性示出了根据一些实施例的包括晶圆形式10和单一形式140的管芯102的顶视图的集成电路(IC)组件100。在一些实施例中，管芯102可以是由例如以硅或者其它适合材料为例的半导体材料构成的晶圆11的多个管芯(例如，管芯102、102a、102b)中的一个。多个管芯可以被形成在晶圆11的表面上。每一个管芯可以是可以形成存储器设备的半导体产品的重复单元。例如，管芯102可以包括电路103和/或根据一些实施例在本文描述的另一存储器设备模块或者部件。根据各种实施例，电路103可以包括一个或多个存储器元件(存储器单元，例如以每单元多级(MLC)存储器单元为例)，所述存储器元件可以用作存储位置，所述存储位置可以被配置在阵列中，例如二维(2D)或者三维(3D)非易失性MLC存储器阵列。在一些实施例中，存储器阵列包括交叉点存储器阵列。在一些实施例中，诸如存储器单元的存储器元件被划分为分区或者多个分区，并且可以对修改-写入操作做出响应来存储数据，如结合图3-图8描述的。
电路103可以进一步包括耦合到存储器元件的一个或多个字线(也被称为“WL”或者“WLs”)(例如，150、152、154)和一个或多个位线(也被称为“BL”或者“BLs”)(例如，160、162)。为了容易理解，图1中仅示出了三个字线和两个位线。在一些实施例中，位线和字线可以被配置为使得在交叉点配置中每一个存储器元件可以被设置在每一个单独的位线和字线(例如，160和154)的交叉点(例如，164)处。电压或者偏置可以使用字线和位线被施加到存储器元件的单独目标存储器元件以选择用于读取或者写入操作的目标存储器单元。位线驱动器可以耦合到位线并且字线驱动器可以耦合到字线以促进存储器元件的解码/选择。为了使能存储位置选择，字线150、152、154可以经由互连与电路103的存储器单元和其它部件连接，如下面更加详细描述的，互连包括经过管芯102的层提供电连接性的相应的接触结构(例如，通孔)。注意到，电路103在图1中仅被进行了示意性描绘并且可以代表以电路或者其它适合设备形式的宽范围的适合逻辑或者存储器以及例如包括一个或多个状态机的配置，状态机包括被配置为执行诸如如本文描述的与修改-写入操作相关地存储预读取数据的动作的电路和/或存储装置中的指令(例如，固件或者软件)。注意到，如下面结合图3讨论的，序列器305可以控制这样的示例状态机的一个或多个。
在一些实施例中，电路103可以使用本文描述了其中的一些的适合的半导体制造技术形成。在半导体产品的制造过程完成之后，晶圆11可以经历单一过程，其中每一个管芯(例如，管芯102)可以与彼此分离以提供半导体产品的离散的“芯片”。晶圆11可以具有任何不同的尺寸。根据各种实施例，电路103可以被设置在晶圆形式10或者单一形式140的半导体衬底上。在一些实施例中，管芯102可以包括根据下面进一步描述的实施例的高速缓存或者主存储设备的存储位置。
图2示意性示出了根据本文描述的一些实施例提供的可以包括在存储器设备中的示例集成电路(IC)组件200的截面侧视图。在一些实施例中，IC组件200可以包括与封装衬底121电学和/或物理耦合的一个或多个管芯。管芯102可以包括电路(例如，图1的电路103)和/或其它适合的部件或模块以结合本文描述的简化修改-写入操作来执行操作。在一些实施例中，封装衬底121与电路板122耦合，如图所示。
IC组件200可以包括宽范围的配置，例如包括倒装芯片和/或线焊配置、转接板、多芯片封装配置(包括系统级封装(SiP)和/或封装上封装(PoP)配置)的适合组合。例如，如所描绘的，管芯102可以根据宽范围的适合配置(例如包括在倒装芯片配置中与封装衬底121直接耦合)被附接到封装衬底121。在倒装芯片配置中，管芯102的包括有源电路的有源侧S1使用管芯级互连结构106(例如，焊块、焊柱或者也可以将管芯102电耦合到封装衬底121的其它适合结构)被附接到封装衬底121的表面。管芯102的有源侧S1可以包括例如以参照图1描述的存储器元件为例的电路。无源侧S2可以设置为与有源侧S1相对，这可以从图中看出。在其它实施例中，管芯102可以在各种适合的堆叠管芯配置中的任意一种中被设置在与封装衬底121耦合的另一管芯上。例如，处理器管芯可以在倒装芯片配置中与封装衬底121耦合并且管芯102可以在倒装芯片配置中被安装在处理器管芯上并且使用通过处理器管芯形成的硅通孔(TSV)与封装衬底121电耦合。在又其它实施例中，管芯102可以被嵌入在封装衬底121中或者与嵌入在封装衬底121中的管芯耦合。在其它实施例中，其它管芯可以在与管芯102的并排配置中与封装衬底121耦合。
在一些实施例中，管芯级互连结构106可以被配置为在管芯102和封装衬底121之间路由电信号。电信号可以例如包括结合管芯的操作使用的输入/输出(I/O)信号和/或功率/接地信号。管芯级互连结构106可以与设置在管芯102有源侧S1上的相对应管芯触点以及设置在封装衬底121上的相对应封装触点耦合。管芯触点和/或封装触点可以例如包括焊盘、通孔、沟槽、迹线和/或其它适合的接触结构，下面描述了其中一些的制造。
在一些实施例中，封装衬底121可以包括具有核和/或例如以增层绝缘膜(ABF)衬底为例的增层的基于环氧树脂的层叠衬底。在其它实施例中，封装衬底121可以包括其它适合类型的衬底，例如包括由玻璃、陶瓷或者半导体材料形成的衬底。
封装衬底121可以包括被配置为将电信号路由到管芯102或者路由来自管芯102的电信号的电路由特征。电路由特征可以例如包括设置在封装衬底121的一个或多个表面上的封装触点(例如，焊盘110)和/或例如以沟槽、通孔或者用于通过封装衬底121路由电信号的其它互连结构为例的内部路由特征(未示出)。
在一些实施例中，封装衬底121可以与电路板122耦合，这可以从图中看出。电路板122可以是由例如环氧树脂叠层的电绝缘材料构成的印刷电路板(PCB)。例如，电路板122可以包括由可以是层叠到一起的材料构成的电绝缘层。诸如迹线、沟槽或者通孔的互连结构(未示出)可以通过电绝缘层形成以通过电路板122路由管芯102的电信号。在其它实施例中，电路板122可以由其它适合的材料构成。在一些实施例中，电路板122可以是主板并且可以被包括在例如以移动设备为例的计算设备中。例如以焊球112为例的封装级互连可以耦合到位于封装衬底121和/或电路板122上的焊盘110以形成相对应的焊点，该焊点可以被配置为在封装衬底121和电路板122之间进一步路由电信号。焊盘110可以由诸如金属的任何适合的导电材料构成。封装级互连可以包括其它结构和/或配置，例如栅格阵列(LGA)结构等。在实施例中，IC组件200的管芯102可以是包括在存储器设备中的IC、包括该IC或者是该IC的一部分，该存储器设备例如以包括存储元件的存储器设备为例，例如，与存储器设备的分区相关联的读取锁存器或者预读取锁存器中的一个或者多个，以辅助结合下面描述的图3-图8描述的简化修改-写入操作。
图3是根据实施例的示例框图300，示例框图300示出了包括与存储器设备301中的修改-写入操作相关的存储元件的存储器设备(或者存储器设备301的一部分)的概览。在实施例中，存储元件包括预读取锁存器，其用于辅助消除对于来自存储位置的读取数据的附加或者第二存取的需要。在实施例中，存储器设备301包括存储器设备中耦合到例如以序列器305为例的内部状态机的存储器单元的多个分区中的分区303。在实施例中，序列器305包括用于控制电压和电流的电路和/或固件以辅助在分区303中执行从存储器单元进行读取和写入到存储器单元。在实施例中，序列器305耦合到读取数据存储元件和预读取数据存储元件，例如相应的读取锁存器307和预读取锁存器309。在一些实施例中，读取锁存器307和预读取锁存器309包括用于存储状态信息的一个或多个电路。
如图所示，在实施例中，读取锁存器307和预读取锁存器309继而耦合到I/O高速缓存或者I/O缓冲器311以及相关联的管芯，以经由例如先进先出(FIFO)算法或逻辑而实现队列，所述队列继而耦合到I/O数据接口(“数据接口313”)，例如数据队列焊盘，以辅助接收和发送读取数据395。在实施例中，命令接口焊盘或者命令接口315耦合存储器设备301以例如从存储器控制器325接收命令318。在实施例中，数据接口313和命令接口315包括例如软件和/或硬件的接口，例如引线、端口、布线等，以便向存储器控制器325传输信号并且从存储器控制器325接收信号。在实施例中，如图所示，存储器设备301还包括耦合在序列器305和I/O缓冲器311之间的写入掩码逻辑317和诸如写入锁存器319的写入数据存储元件。应该理解，框图300被简化以便避免混淆实施例，因此存储器设备301的各种元件被省去。例如，尽管仅示出了一个分区303，但是应该理解，分区303仅是存储器设备301的多个分区中的一个。
接下来，图4A和图4B示出了根据实施例的在存储器设备401(与图3的存储器设备301类似或者相同)中执行的用于简化修改-写入操作的操作。注意到，在图4A、4B以及下面的图6-8中示出了类似的元件，但是为了避免混淆实施例，在各种情况下可能没有被重新介绍。因此，在实施例中，在图4A中，存储器控制器425发出要由存储器设备401的命令接口415接收的预读取命令418。在实施例中，预读取命令418指示存储器设备401在预读取锁存器409中取回并存储预读取数据409A。因此，分区403包括存储位置并且经由序列器405提供对来自存储位置的预读取数据409A的存取。在实施例中，预读取锁存器409存储预读取数据409A以用于随后的预读取操作。注意到，预读取数据409A包括与要被修改的读取数据类似或者相同(并且例如与预读取数据407A相同，如下面进一步讨论的)的数据。在实施例中，预读取数据409A在预读取锁存器409中的存储消除了对来自存储位置的读取数据的附加或者第二存取，这在修改-写入操作的写入部分(如下面结合图4B描述的)期间典型地被执行。在实施例中，存储位置包括选定分区的一个或多个存储器单元以存储读取数据。
注意到，在来自存储器设备的存储位置的读取数据的第一存取期间与读取数据的修改-写入操作相关地发出预读取命令418。在实施例中，存储器控制器425在其发出读取命令的类似时刻发出预读取命令418(例如，在429处)以与预读取命令取回读取数据(例如，预读取数据407A)并且将该读取数据传输到存储器控制器425以用于修改。因此，在读取数据的第一存取期间，存储设备401将预读取数据407A存储在读取锁存器407中。在实施例中，读取锁存器407耦合为将预读取数据407A提供到FIFO逻辑或I/O缓冲器311，到I/O数据接口313，并且随后到存储器控制器425。在实施例中，存储器控制器425接收预读取数据407A并且将该预读取数据407A修改为新的写入数据。在实施例中，新的写入数据包括由新的用户数据修改的预读取数据407A以及错误校正码(ECC)信息。注意到，存储在读取锁存器407中的预读取数据407A基于经过读取锁存器407的命令而被与存储在新的预读取锁存器409中的预读取数据409A不同的读取数据或者预读取数据重新写入。
因此，在图4B中，存储器控制器425向存储器设备401发出修改-写入命令427(经由命令接口415)以将存储在预读取锁存器409中的预读取数据409A与传入的数据或者用户数据进行比较。在实施例中，修改-写入命令427辅助消除在读取数据的修改-写入操作完成期间对于来自存储位置的读取数据的第二存取的需要。在实施例中，将存储在预读取锁存器409中的读取数据与写入锁存器419中的传入数据进行比较包括由写入掩码逻辑417执行包括例如由异或(XOR)逻辑门执行的异或操作的掩码操作。在实施例中，存储器设备401接着(例如经由序列器405)将已经改变的位写入到分区403的存储位置中。注意到，在图4B中，419A’指代要被写入到存储器设备401的位和/或与要被写入到存储器设备401的位有关的信息。因此，在实施例中，修改-写入命令427不包括典型的修改-写入命令要求的内侧预读取命令。
现在参照图5，其是描述与上述图4A和图4B相关联的过程500的流程图。在实施例中，过程500包括根据实施例的发出预读取命令以及随后的修改-写入命令以简化关于诸如存储器设备401的存储器设备的修改-写入操作。在实施例中，由于新的预读取命令，随后的修改-写入命令不要求内侧预读取命令。在一些实施例中，过程500由存储器控制器或者存储器控制器的组成部分执行。开始于框501，过程500包括发出预读取命令以在预读取锁存器中存储读取数据(例如，图4A和图4B的预读取锁存器409)，其中所述命令在对来自存储器设备中的存储位置的读取数据的第一存取期间与读取数据的修改-写入操作相关地发出。在实施例中，在读取数据的第一存取期间，在与发出读取命令类似的时刻处发出预读取命令(向例如存储器设备401的读取锁存器)。而且，在实施例中，由存储器控制器发出预读取命令进一步包括发出命令以将读取数据传输到存储器控制器以用于修改。随后，在实施例中，所述存储器控制器将读取数据修改为新的写入数据。在实施例中，新的写入数据还包括错误校正码(ECC)信息。
接下来，在框503处，过程500包括向存储器设备发出修改-写入命令以将存储在预读取锁存器中的读取数据与新的写入数据或者传入的数据进行比较。在实施例中，修改-写入命令消除了在完成对读取数据的修改-写入操作期间对于来自存储位置的读取数据的第二存取的需要。在实施例中，对读取数据的第二存取包括对来自存储位置的读取数据的存取以执行读取数据与新的写入数据的比较。在实施例中，如上面结合图4B描述的，存储设备随后将已经改变的位写入到例如分区403的选定分区的存储位置中，以完成修改-写入操作。
注意到，在与上面图4A和图4B中示出的那些相关的实施例中，对预读取命令418做出响应，存储在预读取锁存器409中的预读取数据(要在预读取操作中使用的读取数据)在一个或多个读取数据请求(例如，针对附加或者第二读取数据的读取数据请求，例如由存储器控制器425发出)期间保持完整。图6是示出了在与图4A和图4B的存储器设备类似的存储器设备中执行的读取操作的框图。在图6的实施例中，预读取命令可能已经被发出和完成，例如与图4A中示出的预读取命令418类似，但是还在图4B的修改-写入命令427之前)。因此，在图6中，预读取数据609A已经被存储在预读取锁存器609中。在实施例中，在过渡期间，在命令接口615处从存储器控制器625接收针对其它读取数据或者第二读取数据(与存储在预读取锁存器609中的当前预读取数据609A不同的读取数据或者与该当前预读取数据609A相关联的读取数据)的读取命令630。在实施例中，存储在读取锁存器607中的先前或者第一读取数据607A被新的或者第二读取数据607B重写。在实施例中，新的读取数据607B接着经由I/O缓冲器611和I/O数据接口613被提供到存储器控制器625。因此，在实施例中，存储在预读取锁存器609中的预读取数据609A保持完整。在实施例中，当存储器控制器625发出例如与图4B的修改-写入命令427类似的修改-写入命令时，发生与预读取数据609A的起始或者第一读取数据相关联的修改-写入操作的完成。在实施例中，如关于图4B示出和讨论的，发生修改-写入操作的完成。
现在参照图7，示出了用于简化在存储器设备701中执行的修改-写入操作的附加实施例。在实施例中，存储器设备701与图4A的存储器设备类似或者相同，除了附加的多个预读取锁存器737到预读取锁存器709。因此，多个分区的分区703提供对分区的存储位置中的读取数据的第一存取，其中，提供第一存取以与读取数据的修改-写入操作相关地存储要被发送用于进行修改的读取数据。在实施例中，第一存储元件和第二存储元件耦合为从存储位置接收读取数据。在实施例中，第一存储元件(例如，读取锁存器707)用于暂时存储读取数据以用于修改，并且第二存储元件(例如，预读取锁存器709)耦合到或者位于选定分区中以在读取数据被发送用于修改之后继续存储该读取数据，以消除在修改-写入操作的完成期间对来自存储位置的读取数据的第二存取。在图7的实施例中，第二存储元件是预存储锁存器并且存储器设备701包括位于分区中或者耦合到分区的附加的多个预读取锁存器737，以存储与附加的修改-写入请求相关联的附加的预读取数据。尽管在图7中仅示出了四个预读取锁存器，但是多个预读取锁存器737包括适合于简化修改-写入操作的更多或者更少的预读取锁存器。注意到，在实施例中，附加的多个预读取锁存器允许存储器控制器705在提供用于预读取数据709A或者读取数据707A的附加的存储元件方面的更多灵活性。
现在参照图8，示出了用于简化在存储器设备801中执行的修改-写入操作的附加实施例。在实施例中，在结构和功能上与图3、图4、图6和图7中的类似附图标记的元件类似，存储器设备801包括分区803、序列器805、读取锁存器807、写入掩码逻辑817、I/O缓冲器811、数据接口813和命令接口815。然而，图8中示出的实施例不包括预读取锁存器而是简单地包括读取锁存器807，其用于存储可能随后被用作预读取数据807A的读取数据。在实施例中，与读取数据的原始存储位置相关联的地址被存储在读取锁存器807中。在实施例中，存储器设备801进一步包括诸如读取锁存器837的多个附加的读取锁存器，以保存附加的相对应的预读取数据和相对应的地址。因此，多个分区的分区803提供对分区的存储位置中的读取数据的第一存取，其中，第一存取被提供为与读取数据的修改-写入操作相关地存储要被发送用于修改的读取数据。在实施例中，第一存储元件和第二存储元件耦合为从存储位置接收读取数据。因此，在实施例中，第一存储元件和第二存储元件(例如，读取锁存器807)是相同的存储元件并且分区803中原始存储位置的地址被存储在存储元件中。在实施例中，存储器设备801进一步包括比较逻辑，其用于对存储单位的地址与和新的写入请求(例如，在命令818处接收)相关联的新的地址进行比较。在实施例中，如果存储位置的地址与新的地址匹配，则存储器设备801可以使用例如写入掩码逻辑817在实际修改-写入操作期间从读取锁存器807简单地存取预读取数据807A，并且能够跳过执行典型的预读取操作。在实施例中，如果地址不匹配，则执行预读取操作，其中预读取数据被从存储位置取回以用于执行实际的修改-写入。因此，在一些实施例中，可以不需要新的预读取命令或者预读取锁存器。
图9示出了可以适合于实践本公开的选定方面的示例电子设备900(例如，计算机、服务器或者一些其它电子设备)。如图所示，电子设备900可以包括一个或多个处理器或者处理器核902。为了本申请的目的，包括权利要求书，术语“处理器”指代物理处理器，并且术语“处理器”和“处理器核”可以被认为是同义的，除非上下文清楚地以其它方式做出要求。电子设备900可以包括一个或多个存储器904，其可以包括一个或多个存储器设备901，例如本文描述的存储器设备301、401、601、701、801等。在实施例中，一个或多个存储器控制器925可操作地耦合到处理器或者处理器核902和存储器设备901。在实施例中，存储器控制器包括例如存储器控制器逻辑，其用于向存储器设备发出预读取命令，以用于将读取数据存储在预读取锁存器中，其中，所述命令是在对来自存储器设备中的存储位置的读取数据的第一存取期间与读取数据的修改-写入命令相关地发出的；并且向存储器设备发出修改-写入命令以将存储在预读取锁存器中的读取数据与传入的数据进行比较，以消除在完成读取数据的修改-写入操作期间对来自存储位置的读取数据的第二存取的需要。在实施例中，存储器设备901可以包括存储器单元或者介质，包括交叉点存储器阵列。在实施例中，存储器单元可以包括一个或多个相变存储器设备。
在实施例中，存储器设备901包括非易失性存储器NVM设备，例如，可字节寻址的就地写入三维交叉点存储器设备，或者其它可字节寻址的就地写入NVM设备(也被称为持久性存储器)，例如单级或者多级相变存储器(PCM)或者具有转换器的相变存储器(PCMS)，使用硫族化物相变材料(例如硫族化物玻璃)的NVM设备，包括金属氧化物基、氧空位基和传导桥随机存取存储器(CB-RAM)的电阻存储器，纳米导线存储器，铁电随机存取存储器(ReRAM、FRAM)，结合忆阻器技术的磁阻随机存取存储器(MRAM)、自旋转移力矩(STT)-MRAM、基于自旋电子磁结存储器的设备、基于磁隧道结(MTJ)的设备、基于DW(域壁)和SOT(自旋轨道转移)的设备、基于晶闸管的存储器设备或者上述或其它存储器的任意组合。
此外，电子设备900可以包括大容量存储设备906(例如磁盘、硬盘驱动器、压缩盘只读存储器(CD-ROM)等等)、输入/输出(I/O)设备908(例如显示器、键盘、光标控制等等)以及通信接口910(例如网络接口卡、调制解调器等等)。在一些实施例中，大容量存储设备还可以包括与存储器设备901和存储器控制器925类似的设备。元件可以经由系统总线912彼此耦合，总线912可以代表一个或多个总线。在多个总线的情况下，它们可以通过一个或多个总线桥(未示出)进行桥接。这些元件中的每一个可以执行本领域公知的其传统功能。具体地说，在一些实施例中，存储器904和大容量存储设备906可以被部署为存储被配置为执行针对电子设备900的一个或多个过程或者存储器/存储事务的编程指令的工作拷贝和持久性拷贝。编程指令可以被一起称为计算逻辑922。各种元件可以通过由处理器902支持的汇编器指令或者能够被编译为这样的指令的诸如C的高级语言实现。
图9中示出的元件的数目、能力和/或容量可以取决于电子设备900被用作服务器、通信设备或者一些其它类型的计算设备而变化。当用作服务器设备时，图9中示出的元件的能力和/或容量也可以取决于该服务器是单个单机服务器或者配置的服务器机架或者服务器元件的配置的机架而变化。
否则，图9中示出的元件的组合可以是已知的，并且因此将不再进行进一步描述。
根据各种实施例，本公开描述了多个示例。
示例1是一种装置，包括：包括在存储器设备中的多个分区中的分区，其用于提供对所述分区的存储位置中的读取数据的第一存取，其中，所述第一存取被提供以与对所述读取数据的修改-写入操作相关地存储要被发送用于修改的所述读取数据；以及被耦合以从所述存储位置接收所述读取数据的第一存储元件和第二存储元件，其中，所述第一存储元件用于暂时存储所述读取数据以用于所述修改并且所述第二存储元件被耦合或者位于选定分区中以在所述读取数据被发送用于修改之后继续存储所述读取数据，以消除在完成所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取。
示例2是示例1的装置，其中，所述装置是存储器设备并且所述第一存储元件包括读取锁存器，并且所述第二存储元件包括专用于存储预读取数据的预读取锁存器。
示例3是示例2的装置，其中，所述预读取锁存器用于对从耦合到所述存储器设备的存储器控制器接收到的预读取命令做出响应而将所述读取数据存储为预读取数据。
示例4是示例1的装置，其中，所述第一存储元件包括第一读取锁存器并且所述读取数据包括第一读取数据，并且所述第二存储元件包括第二读取锁存器，其用于与第二读取数据的读取数据请求相关地存储第二读取数据，并且其中，所述第一读取数据在完成所述读取数据请求期间在所述第一读取锁存器中保持完整。
示例5是示例1的装置，其中，完成所述修改-写入操作包括将所述读取数据与新的写入数据进行比较以在所述存储器设备的所述存储位置中存储已经改变的位。
示例6是示例5的装置，其中，对所述读取数据的所述第二存取包括对来自所述存储位置的所述读取数据的存取以执行对所述读取数据与所述新的写入数据的比较。
示例7是示例1-6中的任意一个的装置，进一步包括存储器控制器，其用于接收被发送用于修改的所述读取数据并且将所述读取数据修改为包括新的写入数据的修改的读取数据，其中，所述新的写入数据包括错误校正码(ECC)信息。
示例8是示例1的装置，其中，所述第一存储元件和所述第二存储元件是相同的存储元件，并且所述存储位置的地址被存储在所述存储元件中，并且所述装置进一步包括用于将所述存储位置的地址与同新的写入请求相关联的新的地址进行比较的逻辑。
示例9是示例8的装置，其中，所述存储元件是读取锁存器并且进一步包括附加的多个读取锁存器，其用于存储与附加的相对应的多个读取请求相关联的附加的读取数据。
示例10是示例1的装置，其中，所述第二存储元件是预读取锁存器并且所述装置进一步包括所述分区中的附加的多个预读取锁存器，其用于存储与附加的修改-写入请求相关联的附加的预读取数据。
示例11是一种方法，包括：由存储器控制器向存储器设备发出预读取命令以将读取数据存储在预读取锁存器中，其中，所述命令是在对来自所述存储器设备中的存储位置的所述读取数据的第一存取期间与所述读取数据的修改-写入操作相关地被发出的；并且由所述存储器控制器向所述存储器设备发出修改-写入命令，以将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较，以消除在完成所述读取数据的所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取的需要。
示例12是示例11的方法，其中，所述预读取锁存器位于或者耦合到存储器设备中的包括用于存储所述读取数据的所述存储位置的选定分区。
示例13是示例12的方法，其中，由所述存储器控制器向所述存储器设备发出所述预读取命令包括在对所述读取数据的所述第一存取期间，在与向所述存储器设备的读取锁存器发出读取命令的类似时刻处发出所述预读取命令。
示例14是示例11的方法，其中，由所述存储器控制器发出所述预读取命令进一步包括发出命令以向所述存储器控制器传输所述读取数据以用于修改。
示例15是示例14的方法，进一步包括由所述存储器控制器接收所述读取数据并且将所述读取数据修改为新的写入数据，其中，所述新的写入数据包括错误校正码(ECC)信息。
示例16是示例11的方法，其中，对所述读取数据的第二存取包括对来自所述存储位置的所述读取数据的存取以执行对所述读取数据与新的写入数据的比较。
示例17是示例11-16中的任意一个的方法，其中，将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较包括执行包括异或(XOR)操作的掩码操作。
示例18是一种系统，包括：处理器；存储器设备；以及可操作地耦合到所述处理器以及所述存储器设备的存储器控制器，其中，所述存储器控制器用于：向所述存储器设备发出预读取命令以将读取数据存储在预读取锁存器中，其中，所述命令是在对来自所述存储器设备中的存储位置的所述读取数据的第一存取期间与所述读取数据的修改-写入操作相关地被发出的；以及向所述存储器设备发出修改-写入命令，以将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较，以消除在完成所述读取数据的所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取的需要。
示例19是示例18的系统，其中，所述预读取锁存器位于或者耦合到存储器设备中的包括用于存储所述读取数据的所述存储位置的选定分区。
示例20是示例18或19中的任意一个的系统，其中，所述存储器控制器用于在对所述读取数据的第一存取期间，在与向所述存储器设备的读取锁存器发出读取命令的类似时刻处发出所述预读取命令。
示例21包括用于执行示例11-17中的任意一个的方法的单元。
各种实施例可以包括上述实施例的任何适合的组合，包括上面以结合的形式(和)(例如，“和”可以是“和/或”)描述的实施例的替代(或)实施例。而且，一些实施例可以包括具有存储在其上的指令的制造产品(例如，非暂时性计算机可读介质)，所述指令在被执行时导致上述实施例中的任意实施例的动作。而且，一些实施例可以包括具有用于执行上述实施例的各种操作的任何适合的单元的装置或者系统。
所示出的实现的上面描述(包括在摘要中描述的内容)并不意在是穷尽性的或者将本公开的实施例限制到所公开的精确形式。尽管出于说明性目的在本文描述了具体实现和示例，但是本领域普通技术人员将意识到，在本公开的范围内，各种等效修改是可能的。
可以在上面的详细描述的启发下做出对本公开的实施例的这些修改。下面权利要求书中使用的术语不应把被解释为将本公开的各种实施例限制到在说明和和权利要求书中公开的具体实现。而且，所述范围完全由根据所建立的权利要求解释的正式声明所解释的下面权利要求书限定。

Claims (20)

1.一种装置，包括：
包括在存储器设备中的多个分区中的分区，其用于提供对所述分区的存储位置中的读取数据的第一存取，其中，所述第一存取被提供以与对所述读取数据的修改-写入操作相关地存储要被发送用于修改的所述读取数据；以及
被耦合以从所述存储位置接收所述读取数据的第一存储元件和第二存储元件，其中，所述第一存储元件用于暂时存储所述读取数据以用于所述修改并且所述第二存储元件被耦合或者位于选定分区中以在所述读取数据被发送用于修改之后继续存储所述读取数据，以消除在完成所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取。
2.根据权利要求1所述的装置，其中，所述装置是存储器设备并且所述第一存储元件包括读取锁存器，并且所述第二存储元件包括专用于存储预读取数据的预读取锁存器。
3.根据权利要求2所述的装置，其中，所述预读取锁存器用于对从耦合到所述存储器设备的存储器控制器接收到的预读取命令做出响应而将所述读取数据存储为预读取数据。
4.根据权利要求1所述的装置，其中，所述第一存储元件包括第一读取锁存器并且所述读取数据包括第一读取数据，并且所述第二存储元件包括第二读取锁存器，其用于与第二读取数据的读取数据请求相关地存储第二读取数据，并且其中，所述第一读取数据在完成所述读取数据请求期间在所述第一读取锁存器中保持完整。
5.根据权利要求1所述的装置，其中，完成所述修改-写入操作包括将所述读取数据与新的写入数据进行比较以在所述存储器设备的所述存储位置中存储已经改变的位。
6.根据权利要求5所述的装置，其中，对所述读取数据的所述第二存取包括对来自所述存储位置的所述读取数据的存取以执行对所述读取数据与所述新的写入数据的比较。
7.根据权利要求1-6中的任一项所述的装置，进一步包括存储器控制器，其用于接收被发送用于修改的所述读取数据并且将所述读取数据修改为包括新的写入数据的修改的读取数据，其中，所述新的写入数据包括错误校正码(ECC)信息。
8.根据权利要求1所述的装置，其中，所述第一存储元件和所述第二存储元件是相同的存储元件，并且所述存储位置的地址被存储在所述存储元件中，并且所述装置进一步包括用于将所述存储位置的地址与同新的写入请求相关联的新的地址进行比较的逻辑。
9.根据权利要求8所述的装置，其中，所述存储元件是读取锁存器并且进一步包括附加的多个读取锁存器，其用于存储与附加的相对应的多个读取请求相关联的附加的读取数据。
10.根据权利要求1所述的装置，其中，所述第二存储元件是预读取锁存器并且所述装置进一步包括所述分区中的附加的多个预读取锁存器，其用于存储与附加的修改-写入请求相关联的附加的预读取数据。
11.一种方法，包括：
由存储器控制器向存储器设备发出预读取命令以将读取数据存储在预读取锁存器中，其中，所述命令是在对来自所述存储器设备中的存储位置的所述读取数据的第一存取期间与所述读取数据的修改-写入操作相关地被发出的；并且
由所述存储器控制器向所述存储器设备发出修改-写入命令，以将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较，以消除在完成所述读取数据的所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取的需要。
12.根据权利要求11所述的方法，其中，所述预读取锁存器位于或者耦合到存储器设备中的包括用于存储所述读取数据的所述存储位置的选定分区。
13.根据权利要求12所述的方法，其中，由所述存储器控制器向所述存储器设备发出所述预读取命令包括在对所述读取数据的所述第一存取期间，在与向所述存储器设备的读取锁存器发出读取命令的类似时刻处发出所述预读取命令。
14.根据权利要求11所述的方法，其中，由所述存储器控制器发出所述预读取命令进一步包括发出命令以向所述存储器控制器传输所述读取数据以用于修改。
15.根据权利要求14所述的方法，进一步包括由所述存储器控制器接收所述读取数据并且将所述读取数据修改为新的写入数据，其中，所述新的写入数据包括错误校正码(ECC)信息。
16.根据权利要求11所述的方法，其中，对所述读取数据的第二存取包括对来自所述存储位置的所述读取数据的存取以执行对所述读取数据与新的写入数据的比较。
17.根据权利要求11-16中的任一项所述的方法，其中，由所述存储器控制器向所述存储器设备发出修改-写入命令以将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较包括执行包括异或(XOR)操作的掩码操作。
18.一种系统，包括：
处理器；
存储器设备；以及
可操作地耦合到所述处理器以及所述存储器设备的存储器控制器，其中，所述存储器控制器用于：
向所述存储器设备发出预读取命令以将读取数据存储在预读取锁存器中，其中，所述命令是在对来自所述存储器设备中的存储位置的所述读取数据的第一存取期间与所述读取数据的修改-写入操作相关地被发出的；以及
向所述存储器设备发出修改-写入命令，以将存储在所述预读取锁存器中的所述读取数据与传入的数据进行比较，以消除在完成所述读取数据的所述修改-写入操作期间对来自所述存储位置的所述读取数据的第二存取的需要。
19.根据权利要求18所述的系统，其中，所述预读取锁存器位于或者耦合到存储器设备中的包括用于存储所述读取数据的所述存储位置的选定分区。
20.根据权利要求19所述的系统，其中，所述存储器控制器用于在对所述读取数据的第一存取期间，在与向所述存储器设备的读取锁存器发出读取命令的类似时刻处发出所述预读取命令。
CN202010577344.4A 2019-09-27 2020-06-22 用于存储与修改-写入操作相关联的预读取数据的装置、系统和方法 Pending CN112581990A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/586,428 2019-09-27
US16/586,428 US11204718B2 (en) 2019-09-27 2019-09-27 Apparatuses, systems, and methods to store pre-read data associated with a modify-write operation

Publications (1)

Publication Number Publication Date
CN112581990A true CN112581990A (zh) 2021-03-30

Family

ID=69139066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010577344.4A Pending CN112581990A (zh) 2019-09-27 2020-06-22 用于存储与修改-写入操作相关联的预读取数据的装置、系统和方法

Country Status (4)

Country Link
US (1) US11204718B2 (zh)
KR (1) KR20210037513A (zh)
CN (1) CN112581990A (zh)
DE (1) DE102020122118A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114003491A (zh) * 2021-10-15 2022-02-01 赛轮集团股份有限公司 试验设备参数修改方法、装置、电子设备及存储介质

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10025532B2 (en) * 2015-09-11 2018-07-17 Sandisk Technologies Llc Preserving read look ahead data in auxiliary latches
US9830108B2 (en) * 2015-10-12 2017-11-28 Sandisk Technologies Llc Write redirect
KR20170136829A (ko) * 2016-06-02 2017-12-12 삼성전자주식회사 반도체 장치, 메모리 장치 및 메모리 장치의 동작 방법

Also Published As

Publication number Publication date
US20200019348A1 (en) 2020-01-16
DE102020122118A1 (de) 2021-04-01
KR20210037513A (ko) 2021-04-06
US11204718B2 (en) 2021-12-21

Similar Documents

Publication Publication Date Title
US11923341B2 (en) Memory device including modular memory units and modular circuit units for concurrent memory operations
US10651153B2 (en) Three-dimensional (3D) memory with shared control circuitry using wafer-to-wafer bonding
TWI767489B (zh) 含晶圓級記憶體電路之高容量記憶體模組
US9311979B1 (en) I/O pin capacitance reduction using TSVs
US11081474B1 (en) Dynamic resource management in circuit bound array architecture
US9324380B2 (en) Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
JP2017514263A (ja) ローカルメモリを備えたコントローラを有するメモリ
JP6994067B2 (ja) 多接合メモリデバイスにおける並行メモリ動作
US11557333B2 (en) Techniques to couple high bandwidth memory device on silicon substrate and package substrate
US11217283B2 (en) Multi-chip package with reduced calibration time and ZQ calibration method thereof
US11475955B2 (en) Multi-chip package with reduced calibration time and ZQ calibration method thereof
CN113345869B (zh) 半导体存储装置
CN112581990A (zh) 用于存储与修改-写入操作相关联的预读取数据的装置、系统和方法
JP5439567B1 (ja) 半導体装置
US11735288B1 (en) Non-volatile storage system with power on read timing reduction
CN116264774A (zh) 存储装置、存储系统和存储装置的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination