CN112564664A - 一种滤波电路、集成电路以及缩短滤波响应时间的方法 - Google Patents

一种滤波电路、集成电路以及缩短滤波响应时间的方法 Download PDF

Info

Publication number
CN112564664A
CN112564664A CN202011413174.2A CN202011413174A CN112564664A CN 112564664 A CN112564664 A CN 112564664A CN 202011413174 A CN202011413174 A CN 202011413174A CN 112564664 A CN112564664 A CN 112564664A
Authority
CN
China
Prior art keywords
control switch
circuit
filtering
basic
filter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011413174.2A
Other languages
English (en)
Other versions
CN112564664B (zh
Inventor
刘勇江
金军贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Haiguang Microelectronics Technology Co Ltd
Original Assignee
Chengdu Haiguang Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Haiguang Microelectronics Technology Co Ltd filed Critical Chengdu Haiguang Microelectronics Technology Co Ltd
Priority to CN202011413174.2A priority Critical patent/CN112564664B/zh
Publication of CN112564664A publication Critical patent/CN112564664A/zh
Application granted granted Critical
Publication of CN112564664B publication Critical patent/CN112564664B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/01—Frequency selective two-port networks
    • H03H7/06—Frequency selective two-port networks including resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Networks Using Active Elements (AREA)

Abstract

本申请涉及一种滤波电路、集成电路及缩短滤波响应时间的方法，属于电子电路领域。该滤波电路包括：滤波基本电路以及第一控制开关；滤波基本电路，用于对输入所述滤波基本电路的输入信号进行滤波；第一控制开关，所述第一控制开关与所述滤波基本电路并联。本申请实施例中，通过在传统滤波电路(相当于滤波基本电路)的基础上，增加控制开关，通过控制控制开关的断开或闭合，以达到缩短响应时间的效果，从而在保证滤波性能的同时，提高滤波电路的响应速度，进而极大地提升了系统的工作速度。

Description

一种滤波电路、集成电路以及缩短滤波响应时间的方法
技术领域
本申请属于电子电路领域，具体涉及一种滤波电路、集成电路及缩短滤波响应时间的方法。
背景技术
滤波电路可以滤除输入信号(VIN)中的高频或低频噪声，在信号处理、电源滤波、基准电压与偏置电压的滤波中的应用非常广泛。但是，由于滤波电路存在响应时间，会使得输出(VOUT)与输入(VIN)之间存在延迟，也就是说滤波电路存在固有的建立时间。以图1所示的，由电阻R1与电容C1组成的RC低通滤波电路为例，该建立时间与R1、C1组成的时间常数τ有关，通常RC滤波电路的建立时间为tRC＝5*τ～7*τ(τ＝R1*C1)。从上述公式可以看出，R1与C1越大，延迟就会越大，RC滤波电路的建立时间tRC也就越长，进而会降低系统的工作速度。所以，对于高速、高精度、低噪声的应用系统中，设计一款滤波效果好、响应速度快的滤波电路就非常重要。
发明内容
鉴于此，本申请的目的在于提供一种滤波电路、集成电路及缩短滤波响应时间的方法，以改善现有滤波电路的响应时间长，难以适应高速的应用需求的问题。
本申请的实施例是这样实现的：
第一方面，本申请实施例提供了一种滤波电路，包括：滤波基本电路以及第一控制开关；滤波基本电路，用于对输入所述滤波基本电路的输入信号进行滤波；第一控制开关，所述第一控制开关与所述滤波基本电路并联。本申请实施例中，通过在传统滤波电路(相当于滤波基本电路)的基础上，增加第一控制开关，在滤波基本电路的输入端有输入信号输入时，通过控制第一控制开关闭合，从而可以降低滤波电路的电阻，使得第一控制开关所在支路可以加快VIN到VOUT的传输速度，以达到缩短响应时间的效果，从而在保证滤波性能的同时，提高滤波电路的响应速度，进而极大地提升了系统的工作速度。
结合第一方面实施例的一种可能的实施方式，所述滤波电路还包括：第二控制开关，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地。本申请实施例中，通过第二控制开关将滤波基本电路的输出端接地，使得在需要关断输出端的电压时，可以快速将输出端的电压下拉到VSS(指电路公共接地端电压)，这样便加快了VOUT的关断速度，缩短了滤波电路的关断时间。
结合第一方面实施例的一种可能的实施方式，所述滤波电路还包括：第三控制开关，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。在本申请实施例中，通过在滤波基本电路的输出端串接一控制开关，通过在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合，第三控制开关断开，使VIN直接从第一控制开关所在支路传输到VOUT，将滤波基本电路的输出电容与输出VOUT隔离，从而可以进一步提高滤波电路的响应速度。
结合第一方面实施例的一种可能的实施方式，所述滤波电路还包括控制器，所述控制器与所述第一控制开关连接，用于控制所述第一控制开关闭合或断开。本申请实施例中，通过额外增加一用于控制第一控制开关闭合或断开的控制器，来控制第一控制开关的状态，使得当该滤波电路应用于系统或设备时，只要修改系统或设备中主控制器的控制逻辑，便可实现提高系统响应速度的效果。
结合第一方面实施例的一种可能的实施方式，所述滤波基本电路为无源RC滤波电路、有源RC滤波电路、有源LC滤波电路、无源LC滤波电路或开关电容滤波电路。本申请实施例中，该滤波基本电路可以是各种常见的滤波电路，使得本申请实施例提供的滤波电路具备应用范围广，适用性强等优点。
第二方面，本申请实施例还提供了一种集成电路，包括：本体和如上述第一方面实施例和/或结合第一方面实施例的任一种可能的实施方式提供的滤波电路，所述本体与所述滤波电路连接。
第三方面，本申请实施例还提供了一种缩短滤波响应时间的方法，所述方法包括：在滤波基本电路的输入端有输入信号输入时，控制器控制与所述滤波基本电路并联的第一控制开关闭合；所述控制器确定所述第一控制开关的闭合时间到达预设建立时间，控制所述第一控制开关断开，以使所述滤波基本电路正常工作。
结合第三方面实施例的一种可能的实施方式，所述方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第二控制开关断开，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地；在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，且此时所述第一控制开关仍为断开状态。
结合第三方面实施例的一种可能的实施方式，所述方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制所述第三控制开关闭合，其中，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。
结合第三方面实施例的一种可能的实施方式，所述方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第二控制开关、第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制第三控制开关闭合，且此时所述第二开关仍为断开状态；以及在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，第三控制开关断开，且此时所述第一控制开关仍为断开状态，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。
本申请的其他特征和优点将在随后的说明书阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请实施例而了解。本申请的目的和其他优点可通过在所写的说明书以及附图中所特别指出的结构来实现和获得。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。通过附图所示，本申请的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本申请的主旨。
图1为现有的RC滤波电路的原理示意图。
图2示出了本申请实施例提供的一种滤波电路的原理示意图。
图3示出了本申请实施例提供的又一种滤波电路的原理示意图。
图4示出了本申请实施例提供的一种滤波电路与传统滤波电路的VIN、VOUT的时序关系示意图。
图5示出了本申请实施例提供的又一种滤波电路的原理示意图。
图6示出了本申请实施例提供的又一种滤波电路的原理示意图。
图7a示出了本申请实施例提供的滤波基本电路为LC滤波电路的原理示意图。
图7b示出了本申请实施例提供的滤波基本电路为RC滤波电路的原理示意图。
图7c示出了本申请实施例提供的滤波基本电路为有源RC滤波电路的原理示意图。
图8示出了本申请实施例提供的一种缩短滤波响应时间的方法的流程示意图。
图9示出了本申请实施例提供的一种集成电路的原理示意图。
图10示出了本申请实施例提供的又一种集成电路的原理示意图。
图11示出了本申请实施例提供的又一种集成电路的原理示意图。
图12示出了本申请实施例提供的又一种集成电路的原理示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中诸如“第一”、“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
再者，本申请中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
对于高速、高精度、低噪声的应用系统，输入电压或者输入信号进入到系统其它模块之前，通常需要进行滤波处理，将外界的高频噪声等无用信号滤除，保证系统的信号质量与整体工作性能(高速、低噪等)，而鉴于传统的滤波电路的响应时间(从有输入信号开始到输出信号稳定所需的时间)较长，很难适应高速的应用需求。基于此，本申请实施例提供了一种能缩短响应时间的滤波电路，通过在传统滤波电路的基础上，增加控制开关，通过控制控制开关的断开或闭合，以达到缩短响应时间的效果，从而在保证滤波性能的同时，提高滤波电路的响应速度，进而极大地提升了系统的工作速度。
为了便于理解，下面将结合图2对本申请实施例提供的滤波电路进行说明。如图2所示，该滤波电路包括：滤波基本电路以及第一控制开关(SW1)。其中，VIN为滤波电路的输入信号，VOUT为滤波电路的输出信号。
第一控制开关与滤波基本电路并联，也即该第一控制开关的第一端与该滤波基本电路的输入端连接，该第一控制开关的第二端与该滤波基本电路的输出端连接。在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合，待第一控制开关的闭合时间到达预设建立时间，控制第一控制开关断开，以使滤波基本电路正常工作。在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合，由于开关的导通电阻很小甚至为零，此时，第一控制开关所在支路与滤波基本电路并联，从而可以降低滤波电路的电阻，第一控制开关所在支路可以加快VIN到VOUT的传输速度，从而可以缩短滤波电路的响应时间，提高滤波电路的响应速度。
其中，闭合第一控制开关的时间不能太长，若太长会使得滤波基本电路短路，从而无法完成滤波工作。当第一控制开关的闭合时间到达预设建立时间时，便控制第一控制开关断开，此时第一控制开关所在支路关闭，滤波基本电路便能正常工作。该预设建立时间为预先设置，其值为滤波电路从有输入信号开始到输出信号稳定所需的时间，其值可以通过仿真或者测试进行确定，不同类型的滤波基本电路所设置的预设建立时间不同。
为了缩短滤波基本电路的关断时间，在一种可选的实施方式下，如图3所示，该滤波电路还可以包括：第二控制开关(SW2)。第二控制开关的第一端与滤波基本电路的输出端连接，第二控制开关的第二端接地。第二控制开关可以将VOUT快速拉到VSS(指电路公共接地端电压)，从而缩短滤波基本电路的关断时间。在该种实施方式下，在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合，控制第二控制开关断开。待第一控制开关的闭合时间到达预设建立时间，控制第一控制开关断开，以使滤波基本电路正常工作，此时第二控制开关仍为断开状态。待在需要关断所输出端时，例如包含该滤波电路所在的设备或系统需要关闭时，便可控制第二控制开关闭合，此时第一控制开关仍为断开状态，这样便加快了VOUT的关断速度。在该实施方式中，通过在传统滤波电路(滤波基本电路)的基础上，通过增加第一控制开关(SW1)以及第二控制开关(SW2)，加快了VOUT的关断速度。如上所述，加入开关SW1与开关SW2之后，缩短了滤波电路的响应时间、减小了系统的传输与关断时间，从而保证信号滤波的同时，系统的整体工作速度也得到了很大的提升。
其中，图4示出了传统滤波电路与本申请实施例提供的滤波电路的VIN、VOUT的时序关系。从图4可以明显看出，在系统开始工作时，传统滤波电路的响应时间t2远远大于本申请中的滤波电路的响应时间t1，所以，本申请中通过引入第一控制开关提升了系统的工作速度。当系统需要关闭时，传统滤波电路没有对VOUT进行处理，本申请中通过引入第二控制开关，通过快速将VOUT拉到VSS，以缩短滤波电路的关断时间t3，提升了系统关断的速度。
其中，在一种可选实施方式下，为了进一步提高滤波电路的响应速度以及关断速度，还可以在图3的基础上，进一步增加第三控制开关(SW3)，第三控制开关与滤波基本电路串联，且位于滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联，其示意图如图5所示。在该种实施方式下，滤波电路包括：滤波基本电路、第一控制开关(SW1)、第二控制开关(SW2)、第三控制开关(SW3)。在该种实施方式下，3个控制开关的控制逻辑可以是：在滤波基本电路的输入端有输入信号输入时，控制与滤波基本电路并联的第一控制开关闭合，控制第二控制开关、第三控制开关断开，以进一步提高滤波电路的响应速度；待第一控制开关的闭合时间到达预设建立时间时，则在控制第一控制开关断开时，控制第三控制开关闭合，且此时第二开关仍为断开状态，VIN经过滤波基本电路、SW3后产生VOUT，最终为系统提供高质量的输入信号VOUT；以及在需要关断输出端时，控制第二控制开关闭合，控制第三控制开关断开，且此时第一控制开关仍为断开状态，以进一步缩短滤波电路的关断时间，保证VOUT的电位为零。
当然，在该种实施方式下，3个控制开关的控制逻辑也可以是：在滤波基本电路的输入端有输入信号输入时，控制与滤波基本电路并联的第一控制开关闭合，控制第二控制开关、第三控制开关断开，以进一步提高滤波电路的响应速度；待第一控制开关的闭合时间到达预设建立时间时，则在控制第一控制开关断开时，控制第三控制开关闭合，且此时第二开关仍为断开状态；以及在需要关断输出端时，控制第二控制开关闭合，且此时第一控制开关仍为断开状态、第三控制开关仍为闭合状态。
此外，在该种实施方式下，3个控制开关的控制逻辑还可以是：在滤波基本电路的输入端有输入信号输入时，控制与滤波基本电路并联的第一控制开关闭合，控制第二控制开关断开，第三控制开关闭合；待第一控制开关的闭合时间到达预设建立时间时，在控制第一控制开关断开时，第三控制开关仍为闭合状态，且此时第二开关仍为断开状态；以及在需要关断输出端时，控制第二控制开关闭合，第三控制开关断开，且此时第一控制开关仍为断开状态，以进一步缩短滤波电路的关断时间。
其中，需要说明的是，若不需要缩短滤波电路的关断时间，在一种可选的实施方式下，该滤波电路也可以不包括第二控制开关，此时滤波电路包括滤波基本电路、第一控制开关以及第三控制开关，其示意图如图6所示。在该种实施方式下，在控制第一控制开关闭合时，控制第三控制开关断开，以及在控制第一控制开关断开时，控制第三控制开关闭合。这样便可进一步加快滤波电路的响应速度。
其中，上述的第一控制开关、第二控制开关以及第三控制开关可以是同一种类型的控制开关，也可以是不同类型的控制开关，例如，都可以是由PMOS(Positive channelMetal Oxide Semiconductor)、NMOS(Negative channel Metal Oxide Semiconductor)组成的CMOS(Channel Metal Oxide Semiconductor)传输门这种类型的开关，也可以根据需求选择NMOS开关、PMOS开关或者CMOS传输门这种类型的开关。当然，若是在片外实现的系统，也可以是继电器这类型的控制开关。
其中，上述的滤波基本电路，用于对输入自身的输入信号进行滤波，等效于传统的滤波电路。该滤波基本电路可以是由电容、电感、电阻和运放等组成的滤波电路，用于对特定频率的频点或该频点以外的频率进行有效滤除，得到特定带宽内的信号。该滤波基本电路可以是任何常见的滤波电路，例如无源RC滤波电路、有源RC滤波电路(带运算)、有源LC滤波电路(带运算)、无源LC滤波电路或开关电容滤波电路、gm-C滤波电路、用MOS管导通电阻等方式等效的RC滤波电路等。例如，该滤波基本电路为图1所示的RC电路，或者与图1所示的RC滤波电路结构相同的LC滤波电路；也可以是如图7a所示的LC滤波电路，又例如，该滤波基本电路可以为图7b所示的RC滤波电路，又例如，该滤波基本电路还可以为图7c所示的有源RC滤波电路。其中，需要说明的是，图7a、图7b以及图7c仅仅是将本申请实施例提供的方法应用于两种常见的传统滤波电路中的示例，不能将其理解为是对本申请的滤波基本电路的限制。另外，还需要说明的是，不能将图7a以及图7b中所示的滤波电路中同时包含三个控制开关的情形理解成是对本申请实施例的限制。不能将图7c中所示的滤波电路中包含第一控制开关以及第二控制开关的情形理解成是对本申请实施例的限制。
本申请实施例中的滤波电路的应用范围很广，可以是应用于基准电压与偏置电压等电压的滤波、低压差稳压器(Low Dropout regulatOr，LDO)与DC-DC(Direct Current-Direct Current)等电源电路的滤波、开关电容滤波器(Switch Capacitor Filter，SCF)、模数转换器(Analog-to-Digital Converter，ADC)与数模转换器(Digital-to-AnalogConverter，DAC)中的采样电路、锁相环(Phase Locked Loop，PLL)等时钟电路的滤波。
此外，为了便于控制上述的第一控制开关、第二控制开关以及第三控制开关，在一种可选的实施方式下，该滤波电路，还可以包括控制器。该控制器与第一控制开关、第二控制开关以及第三控制开关连接，用于控制第一控制开关、第二控制开关以及第三控制开关的闭合或断开。需要说明的是，当该滤波电路应用于高速的系统或设备中时，控制该滤波电路中的第一控制开关、第二控制开关、第三控制开关的控制器可以为系统或设备的主控制器。
其中，上述的控制器可以是一种集成电路或集成电路芯片，具有信号的处理能力。上述的控制器也可以是通用处理器，包括中央处理器(Central Processing Unit，CPU)、微控制单元(Micro Controller Unit，MCU)等；还可以是数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。该处控制器也可以是任何常规的处理器等。
本申请实施例还提供了一种缩短滤波响应时间的方法，如图8所示。下面将结合图8对其所包含的步骤进行说明。
步骤S101：在滤波基本电路的输入端有输入信号输入时，控制器控制与所述滤波基本电路并联的第一控制开关闭合。
步骤S102：所述控制器确定所述第一控制开关的闭合时间到达预设建立时间，控制所述第一控制开关断开，以使所述滤波基本电路正常工作。
在该种实施方式下，该滤波电路包括滤波基本电路、第一控制开关以及控制器。
在一种可选的实施方式下，若该滤波基本电路还包括第二控制开关时，此时该滤波电路包括滤波基本电路、第一控制开关、控制器，以及第二控制开关，相应地，该方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第二控制开关断开，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地；在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，且此时所述第一控制开关仍为断开状态。在该种实施方式下，2个控制开关的控制逻辑可以是：在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合，控制第二控制开关断开。待第一控制开关的闭合时间到达预设建立时间，控制第一控制开关断开，以使滤波基本电路正常工作，此时第二控制开关仍为断开状态。待在需要关断所输出端时，例如包含该滤波电路所在的设备或系统需要关闭时，便可控制第二控制开关闭合，此时第一控制开关仍为断开状态，这样便加快了VOUT的关断速度。
在一种可选的实施方式下，若该滤波基本电路还包括第三控制开关时，此时该滤波电路包括滤波基本电路、第一控制开关、控制器，以及第三控制开关，相应地，该方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制所述第三控制开关闭合，其中，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。也即在该种实施方式下，2个控制开关的控制逻辑可以是：在滤波基本电路的输入端有输入信号输入时，控制第一控制开关闭合、第三控制开关断开；待第一控制开关的闭合时间到达预设建立时间，控制所述第一控制开关断开，第三控制开关闭合，以使所述滤波基本电路正常工作。
在一种可选的实施方式下，若该滤波基本电路还包括第二控制开关、第三控制开关时，此时该滤波电路包括滤波基本电路、第一控制开关、控制器、第二控制开关，以及第三控制开关，相应地，该方法还包括：在控制所述第一控制开关闭合时，所述控制器控制第二控制开关、第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制第三控制开关闭合，且此时所述第二开关仍为断开状态；以及在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，第三控制开关断开，且此时所述第一控制开关仍为断开状态，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。在该种实施方式下，3个控制开关的控制逻辑可以是：在滤波基本电路的输入端有输入信号输入时，控制与滤波基本电路并联的第一控制开关闭合，控制第二控制开关、第三控制开关断开，以进一步提高滤波电路的响应速度；待第一控制开关的闭合时间到达预设建立时间时，则在控制第一控制开关断开时，控制第三控制开关闭合，且此时第二开关仍为断开状态，VIN经过滤波基本电路、SW3后产生VOUT，最终为系统提供高质量的输入信号VOUT；以及在需要关断输出端时，控制第二控制开关闭合，控制第三控制开关断开，且此时第一控制开关仍为断开状态，以进一步缩短滤波电路的关断时间，保证VOUT的电位为零。
本申请实施例还提供了一种集成电路，该集成电路包括本体和上述的滤波电路。其中，本体与滤波电路连接。其中，该集成电路可以是包含上述滤波电路的低压差稳压器、DC-DC电源、开关电容滤波器、模数转换器、数模转换器、锁相环等。
一种实施方式下，该集成电路可以是如图9所示的开关电容电路，该开关电容电路的N个输入端均与滤波电路的输入端连接，该滤波电路的输出端与一目标模块(Module)连接，该开关电容电路的N个输入端的输入信号可以不同。其中，需要说明的是，图9中所示的滤波电路(RC滤波电路)仅是本申请众多滤波电路中的一种示例而已，不能将其理解成是对本申请的限制。此外，在图9所示的示例中，仅示出了滤波电路包含第一控制开关的情况，其还可以包括第二控制开关和/或第三控制开关。
又一种实施方式下，该集成电路可以是图10所示的开关电容电路，在该开关电容电路中，滤波电路包括2个输入端和2个输出端，每一个输入端以及对应输出端均并联有一第一控制开关(SW1)，该滤波电路的两个输出端分别与运放(OPAMP)电路的两个输入端连接。其中，需要说明的是，在图10所示的示例中，仅示出了滤波电路包含第一控制开关的情况，其还可以包括第二控制开关和/或第三控制开关。此外，此处示例的滤波电路仅是本申请众多滤波电路中的一种示例而已。
又一种实施方式下，该集成电路可以是图11所示的结构，在该集成电路中，包括多个滤波电路和多个目标模块(Module)，多个滤波电路的输入端连接同一个输入信号，每一个滤波电路对应一个目标模块。当然，多个滤波电路的输入信号也可以各不相同，在该种实施方式下，集成电路的结构示意图可以如图12所示，在该集成电路中，包括多个滤波电路和多个目标模块(Module)，每个滤波电路的输出端连接不同的输入信号，每一个滤波电路对应一个目标模块。其中，需要说明的是，在图11、图12所示的示例中，仅示出了滤波电路包含第一控制开关的情况，其还可以包括第二控制开关和/或第三控制开关。此外，此处示例的滤波电路仅为π型架构的RC滤波电路，其还可以是其他类型或结构的滤波电路。
其中，上述的目标模块(Module)可以是用于接收经滤波电路滤波处理后的电路、芯片等器件，例如，可以是处理器、运放电路、驱动电路等。
其中，上述示例的图9-图11仅是应用本申请实施例提供的滤波电路的部分示例而已，本申请实施例中的滤波电路可以应用于各种具有滤波需求的集成电路中。
本申请实施例所提供的集成电路中的滤波电路，其实现原理及产生的技术效果和前述滤波电路实施例相同，为简要描述，集成电路实施例部分未提及之处，可参考前述滤波电路实施例中相应内容。
需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种滤波电路，其特征在于，包括：
滤波基本电路，用于对输入所述滤波基本电路的输入信号进行滤波；
第一控制开关，所述第一控制开关与所述滤波基本电路并联。
2.根据权利要求1所述的滤波电路，其特征在于，所述滤波电路还包括：
第二控制开关，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地。
3.根据权利要求1或2所述的滤波电路，其特征在于，所述滤波电路还包括：第三控制开关，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。
4.根据权利要求1所述的滤波电路，其特征在于，所述滤波电路还包括控制器，所述控制器与所述第一控制开关连接，用于控制所述第一控制开关闭合或断开。
5.根据权利要求1所述的滤波电路，其特征在于，所述滤波基本电路为无源RC滤波电路、有源RC滤波电路、有源LC滤波电路、无源LC滤波电路或开关电容滤波电路。
6.一种集成电路，其特征在于，包括：本体和如权利要求1-5任一项所述的滤波电路，所述本体与所述滤波电路连接。
7.一种缩短滤波响应时间的方法，其特征在于，所述方法包括：
在滤波基本电路的输入端有输入信号输入时，控制器控制与所述滤波基本电路并联的第一控制开关闭合；
所述控制器确定所述第一控制开关的闭合时间到达预设建立时间，控制所述第一控制开关断开，以使所述滤波基本电路正常工作。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在控制所述第一控制开关闭合时，所述控制器控制第二控制开关断开，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地；
在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，且此时所述第一控制开关仍为断开状态。
9.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在控制所述第一控制开关闭合时，所述控制器控制第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制所述第三控制开关闭合，其中，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。
10.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在控制所述第一控制开关闭合时，所述控制器控制第二控制开关、第三控制开关断开，以及在控制所述第一控制开关断开时，所述控制器控制第三控制开关闭合，且此时所述第二开关仍为断开状态；
以及在需要关断所述输出端时，所述控制器控制所述第二控制开关闭合，第三控制开关断开，且此时所述第一控制开关仍为断开状态，其中，所述第二控制开关的第一端与所述滤波基本电路的输出端连接，所述第二控制开关的第二端接地，所述第三控制开关与所述滤波基本电路串联，且位于所述滤波基本电路的输出端一侧，所述第一控制开关与串接所述第三控制开关后的所述滤波基本电路并联。
CN202011413174.2A 2020-12-03 2020-12-03 一种滤波电路、集成电路以及缩短滤波响应时间的方法 Active CN112564664B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011413174.2A CN112564664B (zh) 2020-12-03 2020-12-03 一种滤波电路、集成电路以及缩短滤波响应时间的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011413174.2A CN112564664B (zh) 2020-12-03 2020-12-03 一种滤波电路、集成电路以及缩短滤波响应时间的方法

Publications (2)

Publication Number Publication Date
CN112564664A true CN112564664A (zh) 2021-03-26
CN112564664B CN112564664B (zh) 2024-04-05

Family

ID=75048954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011413174.2A Active CN112564664B (zh) 2020-12-03 2020-12-03 一种滤波电路、集成电路以及缩短滤波响应时间的方法

Country Status (1)

Country Link
CN (1) CN112564664B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114513167A (zh) * 2022-04-20 2022-05-17 灵矽微电子(深圳)有限责任公司 通信模块及电池管理系统

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122282A (ja) * 1987-11-05 1989-05-15 Rohm Co Ltd 前値ホールド回路
US20040021506A1 (en) * 2002-07-30 2004-02-05 Tanase Gabriel E. Technique and circuit for fast settling of noise reduction filters used in voltage references
US6857002B1 (en) * 2000-07-05 2005-02-15 Cirrus Logic, Inc. Integrated circuit with a mode control selecting settled and unsettled output from a filter
US20070126526A1 (en) * 2003-05-14 2007-06-07 Tuyosi Ataka Input signal processing device, high-frequency component aqcuisition method, and low-frequency component acquisition method
US20080150626A1 (en) * 2006-12-21 2008-06-26 Northrop Grumman Systems Corporation Time variant filter with reduced settling time
EP2139117A1 (de) * 2008-06-23 2009-12-30 Moeller GmbH Verfahren und elektronische Schaltung für eine elektronische Schaltungseinheit
CN103051304A (zh) * 2012-12-13 2013-04-17 广州慧智微电子有限公司 具有较短建立延时的rc滤波器电路
JP2015226313A (ja) * 2014-05-30 2015-12-14 新日本無線株式会社 スイッチ回路付き利得可変型増幅器
US20160056774A1 (en) * 2014-08-19 2016-02-25 Infineon Technologies Ag System and Method for a Low Noise Amplifier
US20160248319A1 (en) * 2015-02-25 2016-08-25 Analog Devices Global Resonance detection and filtering circuitry
CN208709884U (zh) * 2017-10-20 2019-04-09 深圳讯丰通医疗股份有限公司 肌电信号的快速恢复电路
US20190386618A1 (en) * 2017-03-01 2019-12-19 Murata Manufacturing Co., Ltd. Amplification circuit
CN110995191A (zh) * 2019-12-23 2020-04-10 锐石创芯(重庆)科技有限公司 一种可切换频率的滤波网络及其构成的信号处理系统

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01122282A (ja) * 1987-11-05 1989-05-15 Rohm Co Ltd 前値ホールド回路
US6857002B1 (en) * 2000-07-05 2005-02-15 Cirrus Logic, Inc. Integrated circuit with a mode control selecting settled and unsettled output from a filter
US20040021506A1 (en) * 2002-07-30 2004-02-05 Tanase Gabriel E. Technique and circuit for fast settling of noise reduction filters used in voltage references
US20070126526A1 (en) * 2003-05-14 2007-06-07 Tuyosi Ataka Input signal processing device, high-frequency component aqcuisition method, and low-frequency component acquisition method
US20080150626A1 (en) * 2006-12-21 2008-06-26 Northrop Grumman Systems Corporation Time variant filter with reduced settling time
EP2139117A1 (de) * 2008-06-23 2009-12-30 Moeller GmbH Verfahren und elektronische Schaltung für eine elektronische Schaltungseinheit
CN103051304A (zh) * 2012-12-13 2013-04-17 广州慧智微电子有限公司 具有较短建立延时的rc滤波器电路
JP2015226313A (ja) * 2014-05-30 2015-12-14 新日本無線株式会社 スイッチ回路付き利得可変型増幅器
US20160056774A1 (en) * 2014-08-19 2016-02-25 Infineon Technologies Ag System and Method for a Low Noise Amplifier
US20160248319A1 (en) * 2015-02-25 2016-08-25 Analog Devices Global Resonance detection and filtering circuitry
US20190386618A1 (en) * 2017-03-01 2019-12-19 Murata Manufacturing Co., Ltd. Amplification circuit
CN208709884U (zh) * 2017-10-20 2019-04-09 深圳讯丰通医疗股份有限公司 肌电信号的快速恢复电路
CN110995191A (zh) * 2019-12-23 2020-04-10 锐石创芯(重庆)科技有限公司 一种可切换频率的滤波网络及其构成的信号处理系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
杨金涛;乐健;刘开培;韩英铎;: "一种具有双级LC滤波电路的动态电压调节器", 电力自动化设备, no. 08, 10 August 2016 (2016-08-10), pages 74 - 79 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114513167A (zh) * 2022-04-20 2022-05-17 灵矽微电子(深圳)有限责任公司 通信模块及电池管理系统

Also Published As

Publication number Publication date
CN112564664B (zh) 2024-04-05

Similar Documents

Publication Publication Date Title
CN107819468B (zh) 自举开关电路
JP5425701B2 (ja) 補償回路及び方法
US8049562B2 (en) Amplifier with improved input resistance and controlled common mode
KR20120129876A (ko) 고전압 스위칭 레귤레이터들을 위한 효율적인 전류 센싱
US9444468B2 (en) Oscillator devices and methods
US11984849B2 (en) Switchover schemes for transition of oscillator from internal-resistor to external-resistor mode
KR20180032126A (ko) 전압 비교기, 이의 전압 비교 방법, 그리고 이의 리셋 방법
US7906992B2 (en) High speed latch comparators
US20230223847A1 (en) Fast-Switching Current Mirror
EP2023486B1 (en) Cutoff frequency adjusting method, GmC filter circuit and semiconductor device
US20090237119A1 (en) Semiconductor integrated circuit
KR20070088563A (ko) 신규한 클럭 승압 방식을 사용하는 저전압 ｃｍｏｓ 스위치
CN112564664B (zh) 一种滤波电路、集成电路以及缩短滤波响应时间的方法
US20140354258A1 (en) Supply voltage circuit
US10038377B2 (en) Precharging a capacitor with an offset to mitigate control delays in a buck converter
US9634651B1 (en) Delay apparatus
US7279962B2 (en) Frequency tuning loop for active RC filters
US6696884B1 (en) Method and apparatus to achieve long time constants with a small MOS gate capacitor
US7129740B2 (en) Low noise output buffer
CN113225083A (zh) 自举开关电路
US7643808B2 (en) Device and method for mixing circuits
JPH04910A (ja) 遅延回路
US20240275368A1 (en) Delay correction for on-time generator circuitry
CN110896338A (zh) 时钟传输模块与网络传输方法
US10523231B1 (en) Dynamic integrator with boosted output impedance of the transconductance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant