CN112562767B

CN112562767B - 一种晶上软件定义互连网络装置与方法

Info

Publication number: CN112562767B
Application number: CN202011596396.2A
Authority: CN
Inventors: 刘勤让; 邬江兴; 吕平; 沈剑良; 李沛杰; 魏帅; 虎艳宾; 陈艇; 刘冬培; 董春雷
Original assignee: Information Technology Innovation Center Of Tianjin Binhai New Area; China National Digital Switching System Engineering and Technological R&D Center
Current assignee: Information Technology Innovation Center Of Tianjin Binhai New Area; China National Digital Switching System Engineering and Technological R&D Center
Priority date: 2020-12-29
Filing date: 2020-12-29
Publication date: 2021-09-28
Anticipated expiration: 2040-12-29
Also published as: CN112562767A

Abstract

本发明提供一种晶上软件定义互连网络装置与方法。该装置包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连。该方法包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；它们之间采用软件定义互连结构进行连接。本发明可增大晶圆级集成系统的集成度、提高灵活性、增加容错能力、扩大应用场景。

Description

一种晶上软件定义互连网络装置与方法

技术领域

本发明涉及集成电路技术领域，尤其涉及一种晶上软件定义互连网络装置与方法。

背景技术

晶圆级集成具备高带宽、低功耗、低延迟、低成本和高密度等特点，为了打破现有大型基础设施系统的边界条件束缚，解决当前大型基础设施堆砌式发展的困境，可将片上系统（SoC）升维到晶上系统（SoW），晶圆级集成是硅片级别的“复用”，将多个未封装的芯粒集成在硅基板上从而替代PCB的一种技术。

硅基板上的互连是晶圆级集成的基础。当前硅基板上的互连技术多是基于高级封装的互连技术。从目前的各种资料和研究成果看，高级封装技术更多的关注是工艺方面相关的内容，如微凸点、再布线、植球、C2W、W2W、拆键合、TSV工艺等，当前比较成熟的高级封装技术包括：1、基于2.5D Interposer技术CoWoS（Chip on Wafer on Substrate）；2、2.5D芯片封装技术EMIB（Embedded Multi-Die Interconnect Bridge）；3、3D堆叠封装技术Foveros。

现有的高级封装互连技术是晶圆级集成的基础，但是不足以支撑晶圆级集成，具体体现在以下几个方面：

（1）当前的高级封装技术仅支持＜10个的芯粒的集成，无法支持大规模的芯粒集成；（2）高级封装的互连接口是针对特定应用场景定制的，无法适应多种应用场景；（3）没有从网络的角度考虑互连系统，因此没有针对传输带宽、延迟和丢包率等QoS相关的衡量指标；（4）没有容错机制，一旦系统内某个芯粒出现问题，则需替换整个系统。

发明内容

为了解决现有的高级封装互连技术不足以支撑晶圆级集成的问题或者部分地解决上述问题，本发明提供一种晶上软件定义互连网络装置与方法。

一方面，本发明提供一种晶上软件定义互连网络装置，包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连。

进一步地，所述硅基板为圆形，圆形的最大直径为300mm。

进一步地，所述晶上路由装置包括第一晶上路由装置和第二晶上路由装置；其中，所述第一晶上路由装置的其中一个端口用于连接第二晶上路由装置，其余端口用于连接所述晶上系统网络的除所述第二晶上路由装置之外的其他节点；所述第二晶上路由装置的每个端口均用于连接一个所述第一晶上路由装置。

进一步地，所述硅基板上的每组互连线都预留有两个以上的空闲信号。

进一步地，所述晶上路由装置的内部设置有内建自测试电路，所述硅基板上设置有自测试电路。

另一方面，本发明提供一种晶上软件定义互连网络方法，应用于上述的一种晶上软件定义互连网络装置，所述方法包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；它们之间采用软件定义互连结构进行连接。

进一步地，还包括：根据通信模式，将晶上系统网络中的节点的各个端口的带宽定义成对称端口或非对称端口模式。

进一步地，还包括：根据通信模式，将晶上路由装置的各个端口定义成环形、树形、网格形拓扑结构中的一种。

本发明的有益效果：

（1）传统方案仅能支持＜10个的芯粒的集成，而本发明则可集成上百个不同大小不同功能的芯粒，大大提升了集成度；

（2）传统方案由于采用固定网络节点进行晶圆级集成，而不同的应用场景则需要不同的连接关系，因此对于传统方案而言，每一种应用场景都需要设计一种新的晶圆级集成的硅基板，不能灵活适用不同的应用场景；而本发明提供的晶上软件定义互连网络装置则可以根据实际应用需求进行灵活的软件定义，适应不同的应用场景，大大降低了系统设计成本，简化了大型基础设施的种类；

（3）通过设置晶上路由装置，使得系统内各节点之间的连接更灵活，网络的健壮性也大大增强；

（4）本发明设置有容错机制和内建自测试系统，提高了晶上系统的可测性。

附图说明

图1为本发明实施例提供的一种晶上软件定义互连网络装置的结构示意图；

图2为本发明实施例提供的晶上路由装置的连接示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例1

如图1所示，本发明实施例提供一种晶上软件定义互连网络装置，包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置（Router On Wafer，RoW）；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连。

具体地，考虑到计算资源、存储资源和网络资源是硬件基础设施基本的三类资源，本实施例中的晶上系统网络在设计时，也包括上述三类节点。本实施例中的晶上路由装置的互连线在物理上是固定不可变的，在逻辑上是可以根据应用需求进行软件定义的，以用来连接不同的处理节点和存储节点。图1中的“互连”包括网络节点之间、网络节点与其它节点之间的连接线和RoW上的互连接口逻辑。

本实施例硅基板的形状设置为圆形，该圆形的最大直径为300mm。可以理解的是，可根据系统规模缩小硅基板面积，形状亦可根据系统情况进行调整。直径300mm的硅基板可集成上百个芯粒（指本发明实施例中的各个节点），极大地提高了晶圆级集成系统的集成度。且由于每个芯粒之间的互连接口已标准化，相同的位置可集成具有不同功能的芯粒，增加了应用场景。

实施例2

在上述实施例的基础上，本发明实施例还提供了一种晶上软件定义互连网络装置，与上述实施例1的不同之处在于，本实施例中，所述晶上路由装置包括第一晶上路由装置和第二晶上路由装置；其中，所述第一晶上路由装置的其中一个端口用于连接第二晶上路由装置，其余端口用于连接所述晶上系统网络的除所述第二晶上路由装置之外的其他节点；所述第二晶上路由装置的每个端口均用于连接一个所述第一晶上路由装置。

具体地，软件定义的晶上路由装置，主要用于连接晶上系统网络内部的计算节点、存储节点和网络节点，每个晶上路由装置最多可连接N（N≥2）个节点。在实际应用中，根据晶上系统网络的规模和应用场景确定每个晶上路由装置可以连接的节点数量。

作为一种可实施方式，如图2所示，在本实施例中，每个第一晶上路由装置均连接有4个计算节点、1个存储节点和1个网络节点（即RoW2）（本实施案例仅以该种方式为示例说明，不同的系统不同的应用场景其计算节点、存储节点规模可以进行调整，计算节点不局限于4个，存储节点也不局限于1个）；每个第二晶上路由装置连接有4个第一晶上路由装置（RoW2连接的RoW1的数量和连接方式可根据应用场景进行调整）。图2中，CE表示计算节点，ME表示存储节点，RoW1表示第一晶上路由装置，RoW2表示第二晶上路由装置。

在上述各实施例中，为了增加晶上软件定义互连网络装置的容错能力，所述硅基板上的每组互连线都预留有两个以上的空闲信号。如此，晶上路由装置与硅基板上的互连线相结合构建成容错通道，如果发现连接错误，所有前往晶上路由装置的信号将转移至相邻的互连线，利用互连线中的空闲信号，可以排除这种单线路故障，提高晶上系统的成品率。此外，可根据晶上系统网络的规模确定互连线的位宽。

在上述各实施例中，晶上路由装置作为一个独立的器件，为了确保晶上路由装置是可以正常工作的，所述晶上路由装置的内部设置有内建自测试电路，所述硅基板上设置有自测试电路，该自测试电路用于确保硅基板板上的互连线没有电路错误，两点之间都是互通的。如此，可以确保晶上路由装置之间通过硅基板连通后可以正常工作。通过这种方式，晶上路由装置与硅基板上的互连线共同构建成晶上系统网络的内建自测试系统，通过该内建自测试系统可提高晶上系统网络功能点的测试覆盖率。

实施例3

对应上述的晶上软件定义互连网络装置，本发明实施例还提供一种晶上软件定义互连网络方法，包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；簇内的各节点之间采用软件定义互连结构进行连接。

具体地，软件定义互连结构可参考“吕平, 刘勤让, 邬江兴,等.新一代软件定义体系结构[J].中国科学:信息科学, 2018(3).”，此处不再赘述。通过采用软件定义互连结构进行连接，这些节点之间的互连则有高带宽、低时延、通信频繁、模式多样的特点，可通过软件定义互连方式进行灵活定义。

在本实施例中，根据通信模式，将晶上系统网络中的节点的各个端口的带宽定义成对称端口或非对称端口模式。根据通信模式，将晶上路由装置的各个端口定义成环形、树形、网格形拓扑结构中的一种。如此，可以满足不同算法通信模式的需求，端口之间支持低时延的分组交换也支持基于配置的电路交换。

通过本发明提供的上述互连方式，计算节点内部包含一定的局部缓存，各个计算节点可以是同构的，也可以是异构的；同时也支持多个计算节点迭代定义成更高颗粒度的处理单元，以满足高能效计算对不同颗粒度异构处理单元的多样性需求。

本发明提供的晶上软件定义互连网络装置与方法，可增大晶圆级集成系统的集成度、提高灵活性、增加容错能力、扩大应用场景。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims

1.一种晶上软件定义互连网络装置，其特征在于，包括：硅基板和设置在硅基板上的晶上系统网络，所述晶上系统网络中的节点包括计算节点、存储节点和网络节点，所述网络节点包括晶上路由装置；其中，所述晶上系统网络中的各个节点通过所述晶上路由装置进行互连；所述晶上路由装置包括第一晶上路由装置和第二晶上路由装置；其中，所述第一晶上路由装置的其中一个端口用于连接第二晶上路由装置，其余端口用于连接所述晶上系统网络的除所述第二晶上路由装置之外的其他节点；所述第二晶上路由装置的每个端口均用于连接一个所述第一晶上路由装置。

2.根据权利要求1所述的装置，其特征在于，所述硅基板为圆形，圆形的最大直径为300mm。

3.根据权利要求1所述的装置，其特征在于，所述硅基板上的每组互连线都预留有两个以上的空闲信号。

4.根据权利要求1所述的装置，其特征在于，所述晶上路由装置的内部设置有内建自测试电路，所述硅基板上设置有自测试电路。

5.一种晶上软件定义互连网络方法，应用于权利要求1至4任一所述的一种晶上软件定义互连网络装置，其特征在于，包括：将晶上系统网络中的节点进行簇划分，每个簇内包括计算节点、存储节点和晶上路由装置；它们之间采用软件定义互连结构进行连接。

6.根据权利要求5所述的方法，其特征在于，还包括：根据通信模式，将晶上系统网络中的节点的各个端口的带宽定义成对称端口或非对称端口模式。

7.根据权利要求5所述的方法，其特征在于，还包括：根据通信模式，将晶上路由装置的各个端口定义成环形、树形、网格形拓扑结构中的一种。