CN215183943U - 一种具有中介层的封装结构 - Google Patents

一种具有中介层的封装结构 Download PDF

Info

Publication number
CN215183943U
CN215183943U CN202120649898.0U CN202120649898U CN215183943U CN 215183943 U CN215183943 U CN 215183943U CN 202120649898 U CN202120649898 U CN 202120649898U CN 215183943 U CN215183943 U CN 215183943U
Authority
CN
China
Prior art keywords
interposer
active
passive
electrically connected
routing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120649898.0U
Other languages
English (en)
Inventor
胡楠
孔剑平
王琪
崔传荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Nanometer Technology Co ltd
Original Assignee
Zhejiang Nanometer Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Nanometer Technology Co ltd filed Critical Zhejiang Nanometer Technology Co ltd
Priority to CN202120649898.0U priority Critical patent/CN215183943U/zh
Application granted granted Critical
Publication of CN215183943U publication Critical patent/CN215183943U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

本实用新型实施例提供了一种具有中介层的封装结构,涉及集成电路芯片技术领域。该封装结构包括:有源中介层;M个小芯片,位于所述有源中介层的上方,并与所述有源中介层固定连接,且所述M个小芯片之间电连接;无源中介层,位于所述无源中介层的下方,并与所述有源中介层固定连接;封装衬底,位于所述无源中介层的下方,并与所述无源中介层固定连接;其中,M为大于1的正整数。本实用新型上述方案,将无源中介层和有源中介层的优势进行结合,不仅可以节省芯片的面积,还可以减少生产成本,提高生产良率。

Description

一种具有中介层的封装结构
技术领域
本实用新型涉及集成电路芯片技术领域,尤其涉及一种具有中介层的封装结构。
背景技术
随着摩尔定律的放慢和半导体面积成本的增加,出现了新的体系结构和封装技术,通过晶体管工艺缩放实现系统改进。近年来,多裸芯集成技术受到关注。芯片级集成技术不同于现代的片上系统(System-on-a-chip,SOC)整体式地制造在单个大芯片上,而是将多个半导体芯片(每个芯片单独制造)集成到一个封装结构中。
从历史上看,多芯片模块(Multichip Module,MCM)封装已用于将多个小芯片集成到单个基板上,为小芯片集成提供平台。但与片上互连相比,粗间距基板互连只能提供有限的带宽,从而降低了效率并增加了延迟。但是,这些限制可以通过使用细间距的硅中介层来解决,该中介层已在商业产品中用于集成3D高带宽存储器。如今,中介层技术主要分为无源中介层和有源中介层。
传统上,片上网络(Network on Chip,NOC)部署在片内的裸芯上,这样产生两个问题:一方面,网络带宽与小芯片上金属层的数量和密度相关,增加金属层会增加芯片成本和良率;另一方面,片上网络会消耗大量小芯片chiplet间的互连资源。
如果采用无源中介层passive interposer部署NOC,路由器件必须放置在小芯片chiplet中,降低了良率、提升了芯片面积的成本;如果采用有源中介层activeinterposer,即将有源器件(如:路由器或中继器repeater)部署在中介层,制造成本是无源中介层的数倍;另外,随着有源中介层硅片尺寸的增加,生产良率降低,进一步增加成本。
实用新型内容
本实用新型提供一种具有中介层的封装结构,以便在一定程度上解决现有中介层技术部署NOC会降低良率且制造成本较高的问题。
本实用新型实施例提供了一种具有中介层的封装结构,该封装结构包括:
有源中介层;
M个小芯片,位于所述有源中介层的上方,并与所述有源中介层固定连接,且所述M个小芯片之间电连接;
无源中介层,位于所述有源中介层的下方,并与所述有源中介层固定连接;
封装衬底,位于所述无源中介层的下方,并与所述无源中介层固定连接;
其中,M为大于1的正整数。
可选的,所述M个小芯片中每一小芯片均包含有第一路由器件,所述M个小芯片通过所述第一路由器件互连。
可选的,所述M个小芯片的每一小芯片外侧均包裹有封装材料;
不同小芯片中的第一路由器件通过第一导电线穿过所述封装材料互连。
可选的,在所述M个小芯片中的目标小芯片包含的第一路由器件的数量为N个的情况下,N个第一路由器件之间电连接;
其中,N为大于1的正整数。
可选的,所述有源中介层包括:第二路由器件;
所述第二路由器件与所述第一路由器件电连接。
可选的,所述有源中介层中设置有硅通孔;
所述第二路由器件通过所述硅通孔与所述第一路由器件电连接。
可选的,所述第二路由器件的数量为多个,多个第二路由器件之间电连接。
可选的,所述无源中介层中包含金属链路,多个第二路由器件之间通过所述金属链路电连接。
可选的,所述第二路由器件的数量大于或者等于所述第一路由器件的数量。
可选的,所述有源中介层和所述无源中介层均为硅中介层。
针对在先技术,本实用新型具备如下优点:
本实用新型实施例中,将M个小芯片设置于有源中介层的上方,并与有源中介层固定连接,并且,将无源中介层设置于有源中介层的下方,并与有源中介层固定连接,将无源中介层和有源中介层的优势进行结合,不仅可以节省芯片的面积还可以减少生产成本,提高生产良率。
上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,而可依照说明书的内容予以实施,并且为了让本实用新型的上述和其它目的、特征和优点能够更明显易懂,以下特举本实用新型的具体实施方式。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。
图1为现有技术中采用无源中介层部署NOC的结构示意图;
图2为现有技术中采用有源中介层部署NOC的结构示意图;
图3为现有技术中采用有源中介层的封装结构示意图;
图4为现有技术中基于有源中介层的片上网络3D结构示意图;
图5为本实用新型实施例提供的封装结构示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
本申请的说明书和权利要求书中的术语“第一”、“第二”等是用于区别类似的对象,而不用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施,且“第一”、“第二”等所区分的对象通常为一类,并不限定对象的个数,例如第一对象可以是一个,也可以是多个。此外,说明书以及权利要求中“和/或”表示所连接对象的至少其中之一,字符“/”,一般表示前后关联对象是一种“或”的关系。
在进行本实用新型实施例的说明时,首先对一些现有技术进行详细说明。
现有技术中,细间距的硅中介层利用标准的半导体互连技术,例如65nm工艺节点中的互连技术,并使用细间距微凸(如:微凸块)点来粘合每个小芯片。利用中介层集成技术,系统可以实现多小芯片集成的良率和灵活性优势,同时保持用于连接现代SOC中模块的片上网络NOC结构。
如今,中介层技术中使用的无源中介层只包含金属互连,但没有有源互补金属氧化物半导体(Complementary Metal-Oxide-Semiconductor,CMOS)晶体管。中介层技术中使用的有源中介层技术是无源中介层的替代方法,在该有源中介层中,有源中介层是由标准CMOS工艺制造的,增加了芯片薄化技术和硅通孔(Through Silicon Via,TSV)插入技术。有源中介层可以提供高速中继链路,并将NOC路由器移至中介层上,从而提供了比单片SOC上更多的网络带宽。
如果采用无源中介层passive interposer部署NOC可以提高带宽,但无源中介层仅含金属连接,不包含有源半导体器件,例如:路由器、中继器或先进先出(first-infirst-out,FIFO)队列,因此只能提供小芯片间无中继的点对点连接,即小芯片到小芯片的互连采用嵌入在无源中介层中的金属迹线,该无源中介层耦合到两个小芯片的微凸块上,每个微凸块可以用于发送单个信号,因此可实现高带宽且低延时的连接。
例如:采用无源中介层部署NOC的结构如图1所示,小芯片A中包含内核A1、内核A2、网卡A1、网卡A2、路由器A1以及路由器A2;其中,内核A1与内核A2电连接,网卡A1和网卡A2电连接,路由器A1和路由器A2电连接,网卡A1分别与内核A1、路由器A1电连接,网卡A2分别与内核A2、路由器A2电连接。小芯片B中包含内核B1、内核B2、网卡B1、网卡B2、路由器B1以及路由器B2;其中,内核B1与内核B2电连接,网卡B1和网卡B2电连接,路由器B1和路由器B2电连接,网卡B1分别与内核B1、路由器B1电连接,网卡B2分别与内核B2、路由器B2电连接。采用无源中介层部署NOC,由于无源中介层不含晶体管,因此只能提供小芯片A和小芯片B间无中继的点对点连接,CLK为片上同步时钟,网卡为连接内核core和路由器的网络接口卡(NetworkInterface Card,NIC)。小芯片A到小芯片B的互连采用嵌入在无源中介层中的金属迹线trace,即小芯片A中的路由器(路由器A1、路由器A2)与小芯片B中的路由器(路由器B1、路由器B2)通过无源中介层连接两个小芯片上面的微凸块(即无源中介层与小芯片A或者小芯片B之间的电连件),其中一个小芯片上的路由器与另一个小芯片上的路由器耦合。因此与两小芯片直连的数据传输相比,该连接方式可以实现高带宽、低延时的数据传输,并且减少了消耗微凸块。
采用无源中介层部署NOC缺点是路由器件必须放置在小芯片chiplet中,降低了良率、提升了芯片面积的成本;对于长链路,延迟时间与距离之间是二次方关系,易导致较大的延迟和较低的传输速度;另外由于无法在无源中介层上生成时钟且不能部署缓冲buffer以驱动低抖动时钟网络,因此很难在无源中介层上实现高频同步NOC。
如果采用有源中介层active interposer部署NOC,即将有源器件(如:路由器或中继器repeater)部署在有源中介层;NOC链路可以利用路由器降低传输延迟,长链路的延迟从与距离的二次方关系变为线性关系,延迟降低导致了更高的NOC频率和更远的传输距离;此外,路由器部署在有源中介层中,可避免使用微凸块电容和静电放电(Electro-Staticdischarge,ESD)保护电路的电容,从而减少延迟,静电放电ESD保护电路是在键合期间保护小芯片接口所必需的;但有源中介层采用先进制程工艺,制造成本是无源中介层的数倍;另外,随着有源中介层硅片尺寸的增加,生产良率降低,进一步增加成本。
例如:采用有源中介层部署NOC的结构如图2所示,小芯片C中包含内核C1、内核C2、网卡C1、网卡C2;其中,内核C1与内核C2电连接,网卡C1和网卡C2电连接,网卡C1与内核C1电连接,网卡C2与内核C2电连接。小芯片D中包含内核D1、内核D2、网卡D1、网卡D2;其中,内核D1与内核D2电连接,网卡D1和网卡D2电连接,网卡D1与内核D1电连接,网卡D2与内核D2电连接。有源中介层内部署有互相电连接的路由器C1、路由器C2、路由器D1和路由器D2,路由器C1使用微凸块与小芯片C中的网卡C1电连接,路由器C2使用微凸块(即有源中介层与小芯片C或者小芯片D之间的电连件)与小芯片C中的网卡C2电连接;路由器D1使用微凸块与小芯片D中的网卡D1电连接,路由器D2使用微凸块与小芯片D中的网卡D2电连接;有源中介层采用标准CMOS工艺制成,在中介层上集成了有源器件,具有可中继链路,同时有源中介层上的时钟网络,提供高效同步传输。如图3所示,一般的封装结构还包括封装衬底,有源中介层与封装衬底之间通过电连件,以减少消耗上层小芯片C和小芯片D上的资源。
例如:基于有源中介层的片上网络3D结构如图4所示,有源中介层中的R表示不同的路由器Router;小芯片C中的不同的N表示不同的网络接口卡(即网卡),不同的PE表示与不同的网络接口卡连接的运算单元(Process Element,PE),小芯片C中的不同的网络接口卡与有源中介层中不同的路由器R连接;同理,小芯片D中的不同的N表示不同的网络接口卡(即网卡),不同的PE表示与不同的网络接口卡连接的运算单元,小芯片D中的不同的网络接口卡与有源中介层中不同的路由器R连接。
因此,本实用新型实施例提供了一种具有中介层的封装结构,采用有源中介层部署路由器件,即将片上网络的其中一部分路由器件从小芯片移出,从而节省小芯片的面积;采用无源中介层对有源中介层进行连接,减少生产成本,提高生产良率。
具体的,如图5所示,本实用新型实施例提供了一种具有中介层的封装结构,该封装结构具体包括:
有源中介层53;
M个小芯片,位于所述有源中介层53的上方,并与所述有源中介层53固定连接,且所述M个小芯片之间电连接;
无源中介层54,位于所述有源中介层54的下方,并与所述有源中介层53固定连接;
封装衬底,位于所述无源中介层54的下方,并与所述无源中介层54固定连接;
其中,M为大于1的正整数。
进一步的,所述有源中介层和所述无源中介层均可以为硅中介层。
在上述实施例中,M个小芯片位于所述有源中介层53的上方,即有源中介层53设置在M个小芯片的下方;无源中介层54位于所述有源中介层53的下方,即有源中介层53设置在无源中介层54的上方;封装衬底设置在无源中介层54的下方;换句话说,该封装结构的具体结构从上至下依次为:M个小芯片、有源中介层53、无源中介层54、封装衬底,且顺次固定连接。其中,M个小芯片可以根据需要进行设置,在此并不具体限定。例如:如图5所示,M的取值可以为2,即该封装结构具有2个小芯片,分别为第一小芯片51和第二小芯片52,第一小芯片51和第二小芯片52之间电连接,电连接的方式可以通过导电链路连接等。
本实用新型上述实施例中,将M个小芯片设置于有源中介层53的上方,并与有源中介层53固定连接,并且,将无源中介层54设置于有源中介层53的下方,并与有源中介层53固定连接,该封装结构将无源中介层54和有源中介层53的优势进行结合,不仅可以节省芯片的面积还可以减少生产成本,提高生产良率。
可选的,所述M个小芯片中每一小芯片均包含有第一路由器件,所述M个小芯片通过所述第一路由器件互连。
在上述实施例中,第一路由器件可进行数据处理、数据同步以及小芯片内不同部分的数据传输,每一个小芯片内接口可以连接一个小芯片内的两个第一路由器件,每一个小芯片间接口可以经由有源中介层连接不同小芯片中的第一路由器件。其中,所述第一路由器件为可以进行通信的器件,可以为处理器、路由器、网卡等,在此不做具体限定。
具体的,如果M取值为2,且每一个小芯片中包含有一个第一路由器件,则2个小芯片分别为第一小芯片和第二小芯片;第一小芯片中包含的第一路由器件与第二小芯片中包含的第一路由器件电连接。如图5所示,如果M取值为2,且每一个小芯片中包含有两个第一路由器件,则第一小芯片51中包含的第一路由器件分别为:第三路由器件511和第四路由器件512;第二小芯片52中包含的第一路由器件分别为:第五路由器件521和第六路由器件522;第一小芯片51和第二小芯片52的电连接可以通过第四路由器件512和第五路由器件521电连接实现。
需要说明的是,上述实施例中M的取值、每一个小芯片中的第一路由器件的数量均为示例,并不进行限定。
优选的,所述M个小芯片的每一小芯片外侧均包裹有封装材料;
不同小芯片中的第一路由器件通过第一导电线穿过所述封装材料互连。
在上述实施例中,M个小芯片中的每一个小芯片均设置于封装材料中,即每一个小芯片外侧均包裹有封装材料,相邻的两个小芯片之间不直接相连,需要通过第一导电线连接。例如:如图5所示,第一小芯片51中的第四路由器件512与第一导电线55的一端连接,第一导电线55的另一端穿过所述封装材料56与第二小芯片52中的第五路由器件521连接。
可选的,在所述M个小芯片中的目标小芯片包含的第一路由器件的数量为N个的情况下,N个第一路由器件之间电连接;
其中,N为大于1的正整数。
在上述实施例中,所述目标小芯片可以为M个小芯片中的其中一个,或者所述目标小芯片也可以为M个小芯片中的多个小芯片,或者所述目标小芯片也可以为M个小芯片。如果目标小芯片中包含有N个第一路由器件,则N个第一路由器件之间电连接;如:电连接的方式可以通过第一导电线连接。
例如:如图5所示,如果M取值为2,且目标小芯片为第一小芯片51和第二小芯片52,且每一个小芯片中包含有两个第一路由器件,则第一小芯片51中的第三路由器件511与第四路由器件512之间电连接,第二小芯片52中的第五路由器件521和第六路由器件522之间电连接。
需要说明的是,目标小芯片中包含的第一路由器件的数量不仅限于多个,也可以为一个,上述实施例仅为示例。
可选的,所述有源中介层包括:第二路由器件;
所述第二路由器件与所述第一路由器件电连接。
在上述实施例中,所述有源中介层中包含有第二路由器件,通过将第二路由器件与第一路由器件电连接,实现有源中介层与小芯片之间的电连接。其中,所述第二路由器件为可以进行通信的器件,可以为处理器、路由器、网卡等,在此不做具体限定。
例如:如图5所示,有源中介层53中包含有四个第二路由器件,不同的第二路由器件与小芯片中不同的第一路由器件电连接,由此形成有源中介层53与小芯片之间的电连接。
进一步的,所述有源中介层中设置有硅通孔;
所述第二路由器件通过所述硅通孔与所述第一路由器件电连接。
在上述实施例中,有源中介层中设置有第二路由器件,小芯片设置于有源中介层的上方,小芯片中的第一路由器件分别通过导电线、微凸块、有源中介层中的硅通孔与第二路由器件连接,形成通路。如图5所示,小芯片(第一小芯片51、第二小芯片52)与有源中介层53之间的电连件为微凸块,起到固定连接以及导电的作用。
可选的,所述第二路由器件的数量为多个,多个第二路由器件之间电连接。
如图5所示,在上述实施例中,有源中介层53中的第二路由器件的数量为4个,分别为:第七路由器件531、第八路由器件532、第九路由器件533、第十路由器件534;第七路由器件531与第八路由器件532电连接,第八路由器件532与第九路由器件533电连接,第九路由器件533与第十路由器件534电连接,由此实现有源中介层53中的第二路由器件之间互连。
进一步的,所述无源中介层中包含金属链路,多个第二路由器件之间通过所述金属链路电连接。
如图5所示,在上述实施例中,无源中介层54中包含金属链路541,该金属链路541用于将有源中介层53中的多个第二路由器件之间互连,即有源中介层53与无源中介层54之间通过微凸块连接,微凸块起到固定连接以及导电的作用,由此有源中介层53中的第七路由器件531通过微凸块以及金属链路541与第八路由器件532电连接,第八路由器件532通过微凸块以及金属链路541与第九路由器件533电连接,第九路由器件533通过微凸块以及金属链路541与第十路由器件534电连接。
可选的,所述第二路由器件的数量大于或者等于所述第一路由器件的数量。优选的,如图5所示,第二路由器件的数量与第一路由器件的数量相同,及第二路由器件与第一路由器件之间一一对应连接,减少第二路由器件的成本。
综上所述,本实用新型实施例中,有源中介层中的第二路由器件,与上层小芯片中的第一路由器件通过微凸块和TSV相连,并且小芯片中的第一路由器件互连,有源中介层中的第二路由器件通过无源中介层中的金属链路互连,由此,数据可以通过无源中介层中的金属链路、有源中介层中的第二路由器件,以及小芯片上的微凸块进行传输;并且,有源中介层的制造成本远高于无源中介层的成本,因此充分利用有源中介层部署NOC路由器,同时集成无源中介层可以在减少占用上层小芯片面积的同时,尽量简化有源中介层的制造难度,提高良率。
在本实用新型的描述中,需要理解的是,术语“左”、“底部”、“一端”、“顶部”、“前侧”、“另一端”、“上”、“一侧”、“顶部”、“后侧”、“前部”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,还需要说明的是,除非另有明确的规定和限定,术语“设置”、“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是拆卸连接或一体连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接连接,可以是两个元件内部的连通或两个元件的相互作用关系,除非另有明确的限定,对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本实用新型的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是至少两个,例如两个,三个等,除非另有明确具体的限定。
以上所述仅为本实用新型的较佳实施例而已,并非用于限定本实用新型的保护范围。凡在本实用新型的精神和原则之内所作的任何修改、等同替换、改进等,包含在本实用新型的保护范围内。

Claims (10)

1.一种具有中介层的封装结构,其特征在于,包括:
有源中介层;
M个小芯片,位于所述有源中介层的上方,并与所述有源中介层固定连接,且所述M个小芯片之间电连接;
无源中介层,位于所述有源中介层的下方,并与所述有源中介层固定连接;
封装衬底,位于所述无源中介层的下方,并与所述无源中介层固定连接;
其中,M为大于1的正整数。
2.根据权利要求1所述的具有中介层的封装结构,其特征在于,所述M个小芯片中每一小芯片均包含有第一路由器件,所述M个小芯片通过所述第一路由器件互连。
3.根据权利要求2所述的具有中介层的封装结构,其特征在于,所述M个小芯片的每一小芯片外侧均包裹有封装材料;
不同小芯片中的第一路由器件通过第一导电线穿过所述封装材料互连。
4.根据权利要求2所述的具有中介层的封装结构,其特征在于,在所述M个小芯片中的目标小芯片包含的第一路由器件的数量为N个的情况下,N个第一路由器件之间电连接;
其中,N为大于1的正整数。
5.根据权利要求2所述的具有中介层的封装结构,其特征在于,所述有源中介层包括:第二路由器件;
所述第二路由器件与所述第一路由器件电连接。
6.根据权利要求5所述的具有中介层的封装结构,其特征在于,所述有源中介层中设置有硅通孔;
所述第二路由器件通过所述硅通孔与所述第一路由器件电连接。
7.根据权利要求5所述的具有中介层的封装结构,其特征在于,所述第二路由器件的数量为多个,多个第二路由器件之间电连接。
8.根据权利要求7所述的具有中介层的封装结构,其特征在于,所述无源中介层中包含金属链路,多个第二路由器件之间通过所述金属链路电连接。
9.根据权利要求5所述的具有中介层的封装结构,其特征在于,所述第二路由器件的数量大于或者等于所述第一路由器件的数量。
10.根据权利要求1所述的具有中介层的封装结构,其特征在于,所述有源中介层和所述无源中介层均为硅中介层。
CN202120649898.0U 2021-03-30 2021-03-30 一种具有中介层的封装结构 Active CN215183943U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120649898.0U CN215183943U (zh) 2021-03-30 2021-03-30 一种具有中介层的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120649898.0U CN215183943U (zh) 2021-03-30 2021-03-30 一种具有中介层的封装结构

Publications (1)

Publication Number Publication Date
CN215183943U true CN215183943U (zh) 2021-12-14

Family

ID=79354268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120649898.0U Active CN215183943U (zh) 2021-03-30 2021-03-30 一种具有中介层的封装结构

Country Status (1)

Country Link
CN (1) CN215183943U (zh)

Similar Documents

Publication Publication Date Title
US11557516B2 (en) 3D chip with shared clock distribution network
US20240234320A1 (en) Stacked ic structure with orthogonal interconnect layers
US11824042B2 (en) 3D chip sharing data bus
EP2641270B1 (en) Multichip module for communications
US10600780B2 (en) 3D chip sharing data bus circuit
US10325841B2 (en) Semiconductor device
CN104011851B (zh) 具有窗口插入器的3d集成电路封装
US7537960B2 (en) Method of making multi-chip package with high-speed serial communications between semiconductor dice
EP3828928A1 (en) Embedded multi-die interconnect bridge with improved power delivery
KR102603163B1 (ko) 고밀도 3d 상호연결 구성
CN102859686B (zh) 用于在芯片级封装占用面积内将宽总线存储器及串行存储器附接到处理器的方法
US11842986B1 (en) Multi-chip module (MCM) with interface adapter circuitry
Clermidy et al. 3D embedded multi-core: Some perspectives
Stow et al. Investigation of cost-optimal network-on-chip for passive and active interposer systems
CN113097179A (zh) 一种具有中介层的封装结构
Liu et al. Fan-out embedded bridge solution in HPC application
CN215183943U (zh) 一种具有中介层的封装结构
Vivet et al. 3D NoC using through silicon Via: An asynchronous implementation
CN114446913A (zh) 半导体封装结构
EP1310996A2 (en) Direct interconnect multi-chip module, method for making the same and electronic package comprising same
CN113299629B (zh) 链路单元及其制备方法、半导体封装结构
WO2022261812A1 (zh) 三维堆叠封装及三维堆叠封装制造方法
CN113939911A (zh) 一种芯片以及集成芯片
US20220208712A1 (en) Multi-level bridge interconnects
JPS6252954A (ja) 半導体装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant