CN112542380A - 异质结结构的制作方法及电极结构和电子器件 - Google Patents

异质结结构的制作方法及电极结构和电子器件 Download PDF

Info

Publication number
CN112542380A
CN112542380A CN201910890185.0A CN201910890185A CN112542380A CN 112542380 A CN112542380 A CN 112542380A CN 201910890185 A CN201910890185 A CN 201910890185A CN 112542380 A CN112542380 A CN 112542380A
Authority
CN
China
Prior art keywords
gan substrate
heterojunction structure
graphene
gan
graphene layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910890185.0A
Other languages
English (en)
Inventor
冯会会
徐俞
徐科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN201910890185.0A priority Critical patent/CN112542380A/zh
Publication of CN112542380A publication Critical patent/CN112542380A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种异质结结构的制作方法及电极结构和电子器件，其中，异质结结构的制作方法包括：提供一具有原子台阶形貌的GaN衬底，在GaN衬底的表面上生长石墨烯层；其中，将GaN衬底的原子台阶的宽度设置为大于60nm，使得GaN衬底与石墨烯层之间形成具有欧姆接触特性的异质结结构；或者是，将所述GaN衬底的原子台阶的宽度设置为小于20nm，使得GaN衬底与石墨烯层之间形成具有肖特基接触特性的异质结结构。本发明方便了石墨烯/GaN异质结结构的使用。本发明的电极结构和电子器件均采用了通过上述制作方法来制作的异质结结构。

Description

异质结结构的制作方法及电极结构和电子器件
技术领域
本发明涉及半导体技术领域，尤其涉及一种异质结结构的制作方法及电极结构和电子器件。
背景技术
石墨烯由于存在面内大π键，导致其具有很高的电子迁移率，单层石墨烯的白光透光率为97.7％，因此，石墨烯是优异的透明异质结结构。GaN(氮化镓)作为第三代半导体材料的代表，具有宽禁带，高电子迁移率等一系列的优势。因此有了将结合石墨烯和GaN，以此有望在半导体异质结器件中获得较好的器件性能。但是，目前发现，在GaN衬底上直接生长了石墨烯层，获得的异质结结构的接触类型完全是随机的(例如：第一批次的接触类型可能是欧姆接触，也可能是肖特基接触，第二批次的接触类型也是欧姆接触或者是肖特基接触)，所以无法保证石墨烯/GaN异质结结构的接触类型的统一性，甚至在同一衬底上制备的异质结构，其接触特性也不一致(例如：2寸GaN晶圆上不同区域的接触特性不同)，也就是，目前无法指定所制作的石墨烯/GaN异质结结构的接触类型。因此，目前通过常规工艺生产的石墨烯/GaN异质结结构在使用前都要先确认异质结结构的接触类型，并根据接触类型进行用途分类后才能应用在后续的产品中。
发明内容
为了达到上述的目的，本发明采用了如下的技术方案：
在本发明的一方面提供了一种异质结结构的制作方法，所述制作方法包括：
提供一具有原子台阶形貌的GaN衬底，在所述GaN衬底的表面上生长石墨烯层；
其中，将所述GaN衬底的原子台阶的宽度设置为大于60nm，以形成具有欧姆接触特性的异质结结构；
或者是，将所述所述GaN衬底的原子台阶的宽度设置为小于20nm，以形成具有肖特基接触特性的异质结结构。
优选地，所述GaN衬底为单晶GaN衬底，所述GaN衬底的位错密度小于5x106cm-2。
优选地，所述石墨烯层通过PECVD工艺生长在所述GaN衬底的原子台阶的表面上。
优选地，所述石墨烯层的生长温度为600℃～700℃。
优选地，所述PECVD工艺的离子源的功率为45W～55W。
优选地，所述石墨烯层由石墨烯纳米颗粒构成，所述石墨烯纳米颗粒的尺寸为20nm～60nm。
在本发明的另一方面提供了一种电极结构，所述电极结构包括如上述的异质结结构的制作方法来制作的异质结结构。
在本发明的又一方面提供了一种电子器件，所述电子器件包括如上述的电极结构。
本发明在GaN衬底上生长石墨烯之前，将GaN衬底的原子台阶的宽度设置为大于60nm，使得GaN衬底与石墨烯层之间形成具有欧姆接触特性的异质结结构，或者将将所述GaN衬底的原子台阶的宽度设置为小于20nm，使得GaN衬底与所述石墨烯层之间形成具有肖特基接触特性的异质结结构，以此能够指向性地选择GaN衬底与石墨烯层之间的接触类型，因此在使用前没必要做接触类型的确认和用途分类，直接根据需要制作具有对应接触类型的异质结结构即可，从而方便了石墨烯/GaN异质结结构的使用。
附图说明
图1为本发明实施例的异质结结构的制作方法的流程图；
图2为本发明实施例的GaN衬底的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明的具体实施方式进行详细说明。这些优选实施方式的示例在附图中进行了例示。附图中所示和根据附图描述的本发明的实施方式仅仅是示例性的，并且本发明并不限于这些实施方式，而且为了避免因不必要的细节而模糊了本发明，在附图中仅仅示出了与根据本发明的方案密切相关的结构和/或处理步骤，而省略了与本发明关系不大的其他细节。
在这里还需要说明的是，本申请的异质结结构的制作方法是基于本申请人的科研成果。本申请人通过研究发现同一2寸GaN衬底上不同区域生长的石墨烯与GaN衬底之间形成的接触特性不同；进一步研究发现在GaN位错密度比较高的情况下(108cm-2)，由于表面位错会导致原子台阶钉扎，造成原子台阶的宽度不均匀(虽然斜切角决定原子台阶的宽度，但是表面位错钉扎会影响原子台阶的宽度)，在不同原子台阶的宽度情况下石墨烯纳米颗粒与GaN衬底的接触特性不同。进一步通过微观电学表征获知，在具有原子台阶的GaN衬底上直接形成石墨烯层时，石墨烯纳米颗粒与GaN衬底的台阶平面(terrace：附图2中的A)之间形成欧姆接触，石墨烯纳米颗粒与GaN衬底的台阶边缘(step：附图2中的B)之间形成肖特基接触。当采用自支撑GaN衬底时，其位错密度可以实现小于5×106cm-2，表面位错对台阶宽度基本没有影响。通过倾斜一定角度切割GaN单晶晶体，然后研磨抛光其表面来实现不同斜切角度的GaN衬底。基于上述科研结论，本申请人得出，通过调整GaN衬底的斜切角(附图2中的θ)的方式来调整原子台阶的台阶平面宽度，以此来控制石墨烯层与GaN衬底的原子台阶的台阶平面之间的接触面积(其中，台阶边缘的高度为固定量，相当于GaN的晶格常数，具体为0.52nm)，即GaN衬底的斜切角越小，台阶平面的宽度越大；GaN衬底的斜切角越大，台阶平面的宽度越小，以此可以决定石墨烯层与GaN衬底之间起到主导作用的接触特性，也就是，与石墨烯层(由石墨烯纳米颗粒构成)形成欧姆接触的台阶平面的面积大于石墨烯纳米颗粒最大值(60nm)时，整体石墨烯/GaN异质结结构在宏观上表现出欧姆接触特性。而与石墨烯层形成欧姆接触的台阶平面的面积小于石墨烯纳米颗粒最小值(20nm)时，整体石墨烯/GaN异质结结构在宏观上表现出肖特基接触特性。其中，GaN衬底为单晶GaN衬底，GaN衬底的原子台阶的宽度可以通过倾斜一定角度切割GaN单晶，然后研磨抛光其表面的方式来实现。本申请人经计算还得出了，斜切角小于0.25度时，GaN衬底的原子台阶的宽度大于60nm；斜切角大于0.75度时，GaN衬底的原子台阶的宽度小于20nm。
以下通过具体的实施例来进一步说明本发明的异质结结构的制作方法。
实施例1
本实施例公开了异质结结构的制作方法，如图1所示，所述制作方法包括：
步骤1、提供一GaN衬底，在所述GaN衬底上形成原子台阶，将所述GaN衬底的原子台阶的宽度设置为大于60nm。具体地，所述GaN衬底为单晶GaN衬底，所述GaN衬底的位错密度小于5x106cm-2。
步骤2、在所述原子台阶的表面上生长石墨烯层。具体地，所述石墨烯层通过PECVD工艺生长在所述GaN衬底的原子台阶的表面上，其中，所述石墨烯层的生长温度为600℃～700℃，所述PECVD工艺的离子源的功率为45W～55W。
通过本步骤来制作的石墨烯/GaN异质结结构表现出了欧姆接触特性，在这里所指的欧姆接触特性是指，整体石墨烯/GaN异质结结构在宏观上表现出欧姆接触特性(也就是，虽然包括了欧姆接触和肖特基接触类型，但是整体表现的是欧姆接触特性)。
本实施例还公开了另一种异质结结构的制作方法，如图1所示，所述制作方法包括：
步骤1、提供一GaN衬底，在所述GaN衬底上形成原子台阶，将所述所述GaN衬底的原子台阶的宽度设置为小于20nm。具体地，所述GaN衬底为单晶GaN衬底，所述GaN衬底的位错密度小于5x106cm-2。
步骤2、在所述原子台阶的表面上生长石墨烯层。具体地，所述石墨烯层通过PECVD工艺生长在所述GaN衬底的原子台阶的表面上，其中，所述石墨烯层的生长温度为600℃～700℃，所述PECVD工艺的离子源的功率为45W～55W。
通过本步骤来制作的石墨烯/GaN异质结结构表现出了肖特基接触特性，在这里所指的肖特基接触特性是指，整体石墨烯/GaN异质结结构在宏观上表现出肖特基接触特性(也就是，虽然包括了欧姆接触和肖特基接触类型，但是整体表现的是肖特基接触特性)。
与现有技术相比，本发明在GaN衬底上生长石墨烯之前，将GaN衬底的原子台阶的宽度设置为大于60nm，使得GaN衬底与石墨烯层之间形成具有欧姆接触特性的异质结结构，或者将将所述GaN衬底的原子台阶的宽度设置为小于20nm，使得GaN衬底与所述石墨烯层之间形成具有肖特基接触特性的异质结结构，以此能够指向性地选择GaN衬底与石墨烯层之间的接触类型，因此在使用前没必要做接触类型的确认和用途分类，直接根据需要制作具有对应接触类型的异质结结构即可，从而方便了石墨烯/GaN异质结结构的使用。
实施例2
本实施例提供了一种电极结构，作为应用通过实施例1的制作方法来制作的石墨烯/GaN异质结结构的后续产品，该电极结构包括由实施例1所述的异质结结构的制作方法来制作的异质结结构。例如，通过实施例1制作的具有肖特基接触特性的石墨烯/GaN异质结结构可以直接作为肖特基器件的电极来使用；或者通过实施例1制作的具有欧姆接触特性石墨烯/GaN异质结结构可以直接作为GaN基发光二级管LED器件的电极来使用。
实施例3
本实施例提供了一种电子器件，例如GaN基器件或发光二级管(LED)，该器件包括如实施例2所述的电极结构，也就是，具有石墨烯/GaN异质结结构的电极结构。通过本发明的制作方法来制作的石墨烯/GaN异质结结构具有较好的透光性和导电性，因此足以替代通常的ITO透明电极。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (8)

1.一种异质结结构的制作方法，其特征在于，所述制作方法包括：
提供一具有原子台阶形貌的GaN衬底，在所述GaN衬底的表面上生长石墨烯层；
其中，将所述GaN衬底的原子台阶的宽度设置为大于60nm，以形成具有欧姆接触特性的异质结结构；
或者是，将所述所述GaN衬底的原子台阶的宽度设置为小于20nm，以形成具有肖特基接触特性的异质结结构。
2.根据权利要求1所述的异质结结构的制作方法，其特征在于，所述GaN衬底为单晶GaN衬底，所述GaN衬底的位错密度小于5x106cm-2。
3.根据权利要求1或2所述的异质结结构的制作方法，其特征在于，所述石墨烯层通过PECVD工艺生长在所述GaN衬底的原子台阶的表面上。
4.根据权利要求3所述的异质结结构的制作方法，其特征在于，所述石墨烯层的生长温度为600℃～700℃。
5.根据权利要求3所述的异质结结构的制作方法，其特征在于，所述PECVD工艺的离子源的功率为45W～55W。
6.根据权利要求1所述的异质结结构的制作方法，其特征在于，所述石墨烯层由石墨烯纳米颗粒构成，所述石墨烯纳米颗粒的尺寸为20nm～60nm。
7.一种电极结构，其特征在于，所述电极结构包括如权利要求1至6任一所述的异质结结构的制作方法来制作的异质结结构。
8.一种电子器件，其特征在于，所述电子器件包括如权利要求6所述的电极结构。
CN201910890185.0A 2019-09-20 2019-09-20 异质结结构的制作方法及电极结构和电子器件 Pending CN112542380A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910890185.0A CN112542380A (zh) 2019-09-20 2019-09-20 异质结结构的制作方法及电极结构和电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910890185.0A CN112542380A (zh) 2019-09-20 2019-09-20 异质结结构的制作方法及电极结构和电子器件

Publications (1)

Publication Number Publication Date
CN112542380A true CN112542380A (zh) 2021-03-23

Family

ID=75012478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910890185.0A Pending CN112542380A (zh) 2019-09-20 2019-09-20 异质结结构的制作方法及电极结构和电子器件

Country Status (1)

Country Link
CN (1) CN112542380A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029248A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 ＧａＮ 웨이퍼 제조방법
CN102392225A (zh) * 2011-07-22 2012-03-28 中国科学院上海微系统与信息技术研究所 一种在绝缘基底上制备石墨烯纳米带的方法
CN102769081A (zh) * 2011-05-03 2012-11-07 山东华光光电子有限公司 一种以石墨烯作为缓冲层外延GaN的结构及其制备方法
US20130022813A1 (en) * 2011-07-22 2013-01-24 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Method for preparing graphene nanoribbon on insulating substrate
CN109873031A (zh) * 2019-03-30 2019-06-11 华南理工大学 一种石墨烯辅助GaN整流器及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120029248A (ko) * 2010-09-16 2012-03-26 삼성엘이디 주식회사 ＧａＮ 웨이퍼 제조방법
CN102769081A (zh) * 2011-05-03 2012-11-07 山东华光光电子有限公司 一种以石墨烯作为缓冲层外延GaN的结构及其制备方法
CN102392225A (zh) * 2011-07-22 2012-03-28 中国科学院上海微系统与信息技术研究所 一种在绝缘基底上制备石墨烯纳米带的方法
US20130022813A1 (en) * 2011-07-22 2013-01-24 Shanghai Institute Of Microsystem And Information Technology, Chinese Academy Method for preparing graphene nanoribbon on insulating substrate
CN109873031A (zh) * 2019-03-30 2019-06-11 华南理工大学 一种石墨烯辅助GaN整流器及其制备方法

Similar Documents

Publication Publication Date Title
CN111682061B (zh) 氮化物外延片及其制备方法和半导体器件
Kim et al. Fabrication of the hybrid ZnO LED structure grown on p-type GaN by metal organic chemical vapor deposition
TWI449086B (zh) 半導體基板、半導體基板之製造方法及電子裝置
JP5684455B2 (ja) 成長中にｐ型ドーパントがドープされたｐ型半極性ＩＩＩ窒化物半導体を使用して、該ＩＩＩ窒化物デバイスまたはＩＩＩ窒化物半導体を製造する方法、半極性ＩＩＩ窒化物半導体、および、ｐ型ＩＩＩ窒化物半導体を製造する方法
US8809908B2 (en) Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device
CN101897004B (zh) 半导体基板以及半导体基板的制造方法
EP1883103A2 (en) Deposition of group III-nitrides on Ge
US20060043419A1 (en) Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate
KR20060059820A (ko) 고배향 다이아몬드 막, 그 제조 방법, 및 고배향다이아몬드 막을 갖는 전자 장치
WO2009084240A1 (ja) 半導体基板、半導体基板の製造方法および電子デバイス
JP2009526405A5 (zh)
CN107180747B (zh) 半导体结构、自支撑氮化镓层及其制备方法
US20080296626A1 (en) Nitride substrates, thin films, heterostructures and devices for enhanced performance, and methods of making the same
KR102112249B1 (ko) 반도체 웨이퍼
US20110101502A1 (en) Composite wafers and substrates for iii-nitride epitaxy and devices and methods therefor
CN104025260A (zh) 氮化物半导体元件结构体及其制造方法
WO2009039408A1 (en) Method for increasing the area of non-polar and semi-polar nitride substrates
JP2004200234A (ja) 半導体及び半導体基板、その製造方法、並びに半導体素子
CN117317077A (zh) AlGaN基紫外发光器件及制备方法
KR101373403B1 (ko) 실리콘 기판상에 ⅲ-질화계 에피층을 성장하는 방법 및 그 반도체 기판
WO2004086520A1 (ja) ＺｎＯ系半導体素子およびその製造方法
CN112542380A (zh) 异质结结构的制作方法及电极结构和电子器件
WO2023167709A2 (en) Semiconductor heterostructures with scandium iii-nitride layer
CN115360236A (zh) 一种具有高阻缓冲层的GaN HEMT器件及其制备方法
JP2007258258A (ja) 窒化物半導体素子ならびにその構造および作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination