CN112534591A - 发光元件及其制造方法和包括该发光元件的显示装置 - Google Patents

发光元件及其制造方法和包括该发光元件的显示装置 Download PDF

Info

Publication number
CN112534591A
CN112534591A CN201980051758.9A CN201980051758A CN112534591A CN 112534591 A CN112534591 A CN 112534591A CN 201980051758 A CN201980051758 A CN 201980051758A CN 112534591 A CN112534591 A CN 112534591A
Authority
CN
China
Prior art keywords
layer
electrode
emitting element
light emitting
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980051758.9A
Other languages
English (en)
Inventor
闵正泓
金大贤
赵显敏
金东旭
李东彦
李昇我
车炯来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112534591A publication Critical patent/CN112534591A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了发光元件、其制造方法和包括该发光元件的显示装置。用于制造发光元件的方法包括以下步骤：制备下基底，下基底包括基底和形成在基底上的缓冲材料层；形成分离层，分离层设置在下基底上并且包括至少一个石墨烯层；在分离层上层叠第一导电半导体层、活性材料层和第二导电半导体层以形成元件层叠件；在竖直方向上蚀刻元件层叠件和分离层来形成元件棒；以及将元件棒与下基底分离来形成发光元件。

Description

发光元件及其制造方法和包括该发光元件的显示装置
技术领域
本公开涉及一种发光元件、其制造方法和包括该发光元件的显示装置，具体地，涉及一种具有带有平滑的分离表面的一端的发光元件、其制造方法和包括该发光元件的显示装置。
背景技术
随着多媒体技术的发展，显示装置的重要性已经稳步增加。因此，已经使用了诸如有机发光显示器(OLED)和液晶显示器(LCD)等的各种类型的显示装置。
显示装置是用于显示图像的装置，并且包括诸如有机发光显示面板或液晶显示面板的显示面板。在它们之中，发光显示面板可以包括发光元件。发光二极管(LED)的示例包括使用有机材料作为荧光材料的有机发光二极管(OLED)和使用无机材料作为荧光材料的无机发光二极管。
使用有机材料作为发光元件的荧光材料的有机发光二极管(OLED)具有制造工艺简单的优点，并且显示装置可以具有柔性。然而，已知的是，有机材料易受高温操作环境的影响，并且蓝光效率相对低。
另一方面，使用无机半导体作为荧光材料的无机发光二极管具有即使在高温环境中也具有耐久性的优点，并且与有机发光二极管相比蓝光效率高。此外，在指出作为常规无机发光二极管的局限性的制造工艺中，已经开发了使用介电泳(DEP)方法的转移方法。因此，已经对与有机发光二极管相比具有优异耐久性和效率的无机发光二极管进行了持续研究。
发明内容
技术问题
可以通过在基底上生长n型或p型掺杂的半导体层和无机荧光材料层，形成具有特定形状的棒，然后将棒分离来制造无机发光二极管。然而，在使用物理方法将发光元件分离的情况下，发光元件的纵向端表面可能是不平坦的。发光元件的纵向端表面的不平坦、参差不齐或粗糙可能在发光元件与接触电极之间接触的情况下导致短路问题。
鉴于上面的情况，本公开的方面提供了一种具有用于与接触电极接触的平坦端表面的发光元件及其制造方法。
本公开的方面还提供了一种包括能够防止在与接触电极连接的情况下发生电极材料的开路或短路问题的发光元件的显示装置。
应注意的是，本公开的方面不限于上面提及的方面，本领域技术人员将从以下描述中清楚地理解本公开的其他未提及的方面。
技术方案
根据本公开的示例性示例，一种制造显示元件的方法包括：制备下基底，下基底包括基底和形成在基底上的缓冲材料层；形成分离层，分离层设置在下基底上并且包括至少一个石墨烯层；通过在分离层上沉积第一导电型半导体层、活性材料层和第二导电型半导体层来形成元件沉积结构；通过在竖直方向上蚀刻元件沉积结构和分离层来形成元件棒；以及将元件棒与下基底分离来形成发光元件。
在元件棒的形成中，可以至少一部分地蚀刻并图案化分离层。
在分离层与下基底之间的第一界面处的在分离层与下基底之间的界面吸引力可以比在分离层与元件棒之间的第二界面处的在分离层与元件棒之间的界面吸引力大。
在发光元件的形成中，第二界面可以被剥离，但是第一界面可以不被剥离，并且图案化的分离层可以保留在下基底上。
在发光元件中，分离表面可以是基本平坦的并且平行于第二导电型半导体层的顶表面，分离表面是元件棒从第二界面剥离的表面。
在发光元件中，分离表面可以具有8nm Ra至12nm Ra的范围内的表面粗糙度。
元件棒的形成还可以包括形成绝缘层，绝缘层被设置为围绕元件棒的侧表面，并且发光元件还可以包括被设置为围绕第一导电型半导体层的侧表面、活性材料层的侧表面和第二导电型半导体层的侧表面的绝缘层。
分离层可以包括：第一石墨烯层；以及第二石墨烯层，设置在第一石墨烯层上，第一石墨烯层可以与缓冲材料层形成第三界面，第二石墨烯层可以与元件棒形成第五界面，并且第一石墨烯层和第二石墨烯层可以形成第四界面。
在发光元件的形成中，第三界面可以不剥离，第四界面和第五界面中的至少一部分可以剥离，第一石墨烯层可以保留在下基底上，并且第二石墨烯层可以与第一石墨烯层可以形成在第四界面上，或者第二石墨烯层与元件棒形成在第五界面上。
分离层可以包括：第一子分离层，设置在下基底上；以及第二子分离层，置于基底与缓冲材料层之间。
元件沉积结构还可以包括在第二导电型半导体层上的电极材料层。
元件棒的形成可以包括：在元件沉积结构上形成蚀刻掩模层，并且在蚀刻掩模层上形成蚀刻图案层，蚀刻图案层包括一个或更多个彼此分离的纳米图案；通过竖直地蚀刻由彼此分离的纳米图案形成的区域来形成孔；以及去除蚀刻掩模层和蚀刻图案层。
元件沉积结构和分离层可以包括不同蚀刻选择性的材料，并且孔的形成可以包括竖直地蚀刻元件沉积结构以暴露叠置区域的至少一部分，叠置区域在分离层与由彼此分离的纳米图案形成的区域之间；并且蚀刻分离层的暴露区域并使分离层的暴露区域图案化。
在元件沉积结构的竖直地蚀刻中，蚀刻剂可以包括氯气(Cl2)和氧气(O2)，并且分离层和元件沉积结构可以被同时蚀刻。
根据本公开的另一示例性示例，一种发光元件包括：第一导电型半导体，掺杂有第一极性；活性层，设置在第一导电型半导体上；第二导电型半导体，设置在活性层上并且掺杂有与第一极性相反的第二极性；电极材料层，设置在第二导电型半导体上；以及绝缘材料层，被设置为围绕第一导电型半导体的侧表面、第二导电型半导体的侧表面、活性层的侧表面和电极材料层的侧表面，其中，第一导电型半导体的底表面是基本平坦的并且平行于第二导电型半导体的顶表面。
第一导电型半导体的底表面和第二导电型半导体的顶表面可以具有8nm Ra至12nm Ra的范围内的表面粗糙度。
发光元件在长轴方向上测量的长度可以在3.0μm至6.0μm的范围内，并且发光元件在与长轴方向交叉的另一方向上指定的长度在400nm至700nm的范围内。
根据本公开的其他示例性示例，一种显示装置包括：基底；至少一个第一电极和至少一个第二电极，至少一个第一电极和至少一个第二电极在基底上在第一方向上延伸并且在与第一方向不同的第二方向上彼此间隔开；至少一个发光元件，设置在第一电极与第二电极之间的分离空间中；第一接触电极，部分地覆盖第一电极并且接触发光元件的第一端；以及第二接触电极，与第一接触电极间隔开，并且部分地覆盖第二电极以接触发光元件的与第一端相对的第二端，其中，发光元件具有平坦的形状，使得第一端和第二端的每个侧表面平行于与基底垂直的平面。
发光元件可以包括：第一导电型半导体；活性层，设置在第一导电型半导体上；第二导电型半导体，设置在活性层上，并且具有与第一导电型半导体的极性相反的极性；电极材料层，设置在第二导电型半导体上；以及绝缘材料层，被设置为围绕第一导电型半导体的侧表面、活性层的侧表面、第二导电型半导体的侧表面和电极材料层的侧表面。
发光元件的第一端和第二端中的每个侧表面可以具有8nm Ra至12nm Ra的范围内的表面粗糙度。
通过参照附图详细描述本发明的示例性实施例，其上面和其他的特征和优点将变得更加明显。
有益效果
根据实施例，发光元件的制造方法通过剥离石墨烯层将生长在基底上的元件棒与基底分离，能够制造具有平坦的分离表面的发光元件。发光元件的制造方法还可以能够以在元件棒的外表面上形成绝缘层并将元件棒从基底分离的这样的方式制造发光元件。因此，发光元件制造方法能够制造在其两端是平坦的发光元件，而无需任何额外的蚀刻工艺。
布置在显示装置的两个电极之间的发光元件具有平坦的且基本平行的两个端表面，这能够防止在与接触电极连接的情况下发生接触电极材料的开路或短路问题。
根据本公开的有益效果不限于上面提及的那些，并且这里包括各种其他有益效果。
附图说明
图1是根据实施例的显示装置的平面图。
图2是沿着图1的线I-I'、线II-II'和线III-III'截取的剖视图。
图3a是根据实施例的发光元件的示意图。
图3b是沿着图3a的线3b-3b'截取的剖视图。
图4是图3b的一部分的放大图。
图5是图2的部分A的放大图。
图6至图18是示意性地示出根据实施例的用于制造发光元件的方法的示意性剖视图。
图19至图24是示意性地示出根据另一实施例的发光元件的制造方法的一部分的剖视图。
具体实施方式
现在，将在下文中参照其中示出了发明的优选实施例的附图更全面地描述本发明。然而，本发明可以以不同的形式实施，并且不应被解释为限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域的技术人员充分传达发明的范围。
还将理解的是，当层被称为“在”另一层或基底“上”时，该层可以直接在所述另一层或基底上，或者还可以存在中间层。贯穿说明书，相同的附图标号表示相同的组件。
将理解的是，尽管可以在这里使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区分开。例如，下面讨论的第一元件可以被称为第二元件而不脱离本发明的教导。类似地，第二元件也可以被称为第一元件。
在下文中，将参照附图描述示例性实施例。
图1是根据实施例的显示装置的平面图。
显示装置10可以包括被限定为像素PX的至少一个区域。显示装置10可以包括由多个像素PX组成的显示区域，每个像素PX向显示装置10的外部发射特定波长带中的光。尽管在图1中示例性地示出三个像素PX1、PX2和PX3，但是明显的是，显示装置10也可以包括更多数量的像素。尽管在附图中示出了多个像素PX在剖视图中布置在一个方向(例如，第一方向D1)上，但是多个像素PX也可以布置在与第一方向D1交叉的第二方向D2上。此外，图1的像素PX中的每个可以被划分为多个部分，并且每个部分可以构成一个像素PX。像素不必如图1中所示仅在第一方向D1上平行布置，并且可以具有诸如在竖直方向(或第二方向D2)上布置或以Z字形方式布置的各种结构。
尽管在附图中未示出，但是显示装置10可以包括其中布置有用于发射某些颜色的光的发光元件300的发射区域和被限定为在排除发射区域之后剩余的区域的非发射区域。非发射区域可以被从显示装置10的外部视觉上不被感知的某些构件覆盖。用于驱动设置在发射区域中的发光元件300的各种构件可以设置在非发射区域中。例如，非发射区域可以包括布线、电路单元和用于向发射区域施加电信号的驱动单元，但是本公开不限于此。
多个像素PX可以通过包括发射特定波长带的光的一个或更多个发光元件300来显示颜色。从发光元件300发射的光可以通过显示装置10的发光构件投射到外部。在实施例中，表现不同颜色的像素PX中的每个可以包括发射不同颜色光的不同发光元件300。例如，表现红色的第一像素PX1可以包括发射红光的发光元件300，表现绿色的第二像素PX2可以包括发射绿光的发光元件300，表现蓝色的第三像素PX3可以包括发射蓝光的发光元件300。然而，本公开不限于此，在一些情况下，表现不同颜色的像素可以包括发射相同颜色的光(例如，蓝光)的发光元件300，或者它们均可以在光发射路径上包括波长转换层或滤色器以产生像素特定颜色。然而，本公开不限于此，在一些情况下，相邻的像素PX可以发射相同颜色的光。
参照图1，显示装置10可以包括多个电极210和220以及多个发光元件300。电极210和220中的每个的至少一部分可以布置在每个像素PX中并且电连接到发光元件300以施加电信号，从而使发光元件300发射特定颜色的光。
电极210和220中的每个的至少一部分还可以有助于在像素PX中产生电场，以使发光元件300对准。更详细地，在使发射不同颜色光的发光元件300在多个像素PX中对准的期间，有必要使像素特定(PX特定)发光元件300精确地对准。在使用用于使发光元件300对准的电泳方法的情况下，可以以在显示装置10上沉积包括发光元件300的溶液并向其施加交流电力以产生具有电场的电容的方式使发光元件300对准，所述电场产生针对发光元件300的电泳力。
多个电极210和220可以包括第一电极210和第二电极220。在示例性实施例中，第一电极210可以是针对每个像素PX进行分支的像素电极，第二电极220可以是共同连接到多个像素PX的共电极。第一电极210和第二电极220中的一个可以是发光元件300的阳极电极，另一个可以是发光元件300的阴极电极。然而，本公开不限于此，并且情况也可以是相反的。
第一电极210和第二电极220可以包括被布置为在第一方向D1上延伸的相应的电极主干210S和220S以及在与第一方向D1交叉的第二方向D2上从相应的电极主干210S和220S延伸的至少一个相应的电极分支210B和220B。
详细地，第一电极210可以包括被布置为在第一方向D1上延伸的第一电极主干210S和从第一电极主干210S分支并在第二方向D2上延伸的至少一个第一电极分支210B。尽管在附图中未示出，但是第一电极主干210S可以在其一端处连接到信号输入垫(pad，或称为“焊盘”)，并且在其另一端处在第一方向D1上延伸来保持像素PX之间的电断开。信号输入垫可以连接到显示装置10的电源或外部以向第一电极主干210S施加电信号，或在使发光元件300对准的情况下施加交流电力。
一个像素的第一电极主干210S可以与属于同一行的相邻(例如，在第一方向D1上相邻)的像素的第一电极主干210S基本布置在同一行上。也就是说，一个像素的第一电极主干210S可以被布置为使得其两端在对应的像素之间终止同时彼此间隔开，并且相邻的像素的第一电极主干210S可以与一个像素的第一电极主干210S的延伸线对准。以此方式，第一电极主干210S可以以在制造工艺中形成为连续主干电极的这种方式布置，并且在执行发光元件300的对准工艺之后通过激光器等切割而断开。因此，相应的像素PX的第一电极主干210S可以向相应的第一电极分支210B施加不同的电信号，第一电极主干210S可以彼此独立地操作。
第一电极分支210B可以从第一电极主干210S的至少一部分分支并且在第二方向D2上延伸并终止，以与被布置为面对第一电极主干210S的第二电极主干220S保持一定距离。也就是说，第一电极分支210B可以被布置为在其一端处连接到第一电极主干210S，并且在其另一端处放置在像素PX内部并且与第二电极主干220S保持一定距离。第一电极分支210B可以连接到针对每一像素PX电分离的第一电极主干210S，以每一像素PX接收不同的电信号。
每一像素PX布置一个或更多个第一电极分支210B也可以是可能的。尽管在图1中示出了布置有两个第一电极分支210B并且第二电极分支220B布置在它们之间，但是本公开不限于此，可以布置更多个第一电极分支210B。在这种情况下，第一电极分支210B可以交替地布置为与多个第二电极分支220B分离，使得多个发光元件300布置在第一电极分支210B与多个第二电极分支220B之间。在一些实施例中，第二电极分支220B可以布置在第一电极分支210B之间，使得每个像素PX关于第二电极分支220B对称。然而，本公开不限于此。
第二电极220可以包括第二电极主干220S和至少一个第二电极分支220B，所述第二电极主干220S被布置为在第一方向D1上延伸，并且面对第一电极主干210S且与第一电极主干210S保持一定距离，所述至少一个第二电极分支220B从第二电极主干220S分支以在第二方向D2上延伸，并且面对第一电极分支210B且与第一电极分支210B保持一定距离。与第一电极主干210S一样，第二电极主干220S也可以在其一端处连接到信号输入垫。然而，第二电极主干220S可以在其另一端处在第一方向D1上朝向多个相邻的像素PX延伸。也就是说，第二电极主干220S可以在各个像素PX之间电连续。因此，某个像素的第二电极主干220S在其相对的两端处连接到像素PX之间的相邻的像素的第二电极主干220S的一端，以向每个像素PX施加相同的电信号。
第二电极分支220B可以从第二电极主干220S的至少一部分分支并且在第二方向D2上延伸并终止，以与第一电极主干210S保持一定距离。也就是说，第二电极分支220B可以被布置为在其一端处连接到第二电极主干220S，并且在其另一端处放置在像素PX内部并且与第一电极主干210S保持一定距离。第二电极分支220B可以连接到针对各个像素PX电连续的第二电极主干220S，以针对每个像素PX接收相同的电信号。
第二电极分支220B可以被布置为面对第一电极分支210B并且与第一电极分支210B保持一定距离。这里，第一电极主干210S和第二电极主干220S关于每个像素PX的中心彼此面对并且保持一定距离，使得第一电极分支210B和第二电极分支220B在相反的方向上延伸。也就是说，第一电极分支210B可以延伸到第二方向D2的一个朝向，而第二电极分支220B可以延伸到第二方向D2的另一个朝向，使得各个分支的一端被布置为关于像素PX的中心面对相反的朝向。然而，本公开不限于此，第一电极主干210S和第二电极主干220S可以被布置为关于像素PX的中心面对同一朝向并且彼此保持一定距离。在这种情况下，从相应的电极主干210S和220S分支的第一电极分支210B和第二电极分支220B可以在同一方向上延伸。
尽管在图1中示出了在每个像素PX中布置一个第二电极分支220B，但是本公开不限于此，并且可以布置更多个第二电极分支220B。
多个发光元件300可以在第一电极分支210B与第二电极分支220B之间对准。详细地，多个发光元件300中的至少一部分均在其一端处电连接到第一电极分支210B，并且在其另一端处电连接到第二电极分支220B。
多个发光元件300可以基本彼此平行地对准，并且在第二方向D2上保持一定距离。发光元件300之间的间隔没有具体限制。一些发光元件300可以相邻地布置以形成组，而另一些发光元件300可以被布置为彼此保持预定距离以形成组，并且它们也可以以不均匀的密度面对一个朝向而对准。
第一电极分支210B和第二电极分支220B可以具有布置在其上的相应的接触电极260。
多个接触电极260可以被布置为在第二方向D2上延伸并且在第一方向D1上彼此间隔开。接触电极260可以接触发光元件300的至少一端，并且可以接触第一电极210和第二电极220以接收电信号。因此，接触电极260可以向发光元件300传输通过第一电极220和第二电极220接收的电信号。
详细地，接触电极260可以包括布置在相应的电极分支210B和220B上的第一接触电极261和第二接触电极262，以部分地覆盖电极分支210B和220B并接触发光元件300的一端或另一端。
第一接触电极261可以布置在第一电极分支210B上，以接触发光元件300的电连接到第一电极210的一端。第二接触电极262可以布置在第二电极分支220B上，以接触发光元件300的电连接到第二电极220的另一端。
在一些实施例中，发光元件300中的每个的各自电连接到第一电极分支210B或第二电极分支220B的相对端可以是n型掺杂或p型掺杂的导电半导体层。在发光元件300的电连接到第一电极分支210B的一端是p型掺杂的导电半导体层的情况下，发光元件300的电连接到第二电极分支220B的另一端可以是n型掺杂的导电半导体层。然而，本公开不限于此，相反的情况也是可能的。
第一接触电极261和第二接触电极262可以被布置为部分地覆盖相应的第一电极分支210B和第二电极分支220B。如图1中所示，第一接触电极261和第二接触电极262可以被布置为在第二方向D2上延伸并且彼此面对且保持一定距离。然而，第一接触电极261和第二接触电极262可以在其一端处终止，以暴露相应的电极分支210B和220B的一端。第一接触电极261和第二接触电极262也可以在其另一端处终止，以在与相应的电极主干210S和220S间隔开的状态下不与相应的电极主干210S和220S叠置。然而，本公开不限于此，第一接触电极261和第二接触电极262可以覆盖相应的电极分支210B和220B。
同时，如图1中所示，第一电极主干210S和第二电极主干220S可以经由相应的接触孔(例如，第一电极接触孔CNTD和第二电极接触孔CNTS)电连接到薄膜晶体管120或电力布线161(稍后将描述)。尽管在图1中示出了，在每一像素PX中，第一电极主干210S和第二电极主干220S均具有布置在其上的接触孔，但是本公开不限于此。因为第二电极主干220S可以延伸为如上所述与相邻的像素PX建立电连接，所以在一些实施例中，第二电极主干220S可以经由一个接触孔电连接到薄膜晶体管。
在下文中，参照图2更详细地描述布置在显示装置10上的多个构件的构造。
图2是沿着图1的线I-I'、线II-II'和线III-III'截取的剖视图。尽管图2示出了单个像素PX，但是该构造可以同样适用于其他像素。图2示出了横跨某一发光元件300的一端和另一端的剖面。
参照图1和图2，显示装置10可以包括基底110、设置在基底110上的薄膜晶体管120和140、设置在薄膜晶体管120和140上的电极210和220、以及发光元件300。薄膜晶体管可以包括第一薄膜晶体管120和第二薄膜晶体管140，并且它们可以分别是驱动晶体管和开关晶体管。薄膜晶体管120和140中的每个可以包括有源层、栅电极、源电极和漏电极。第一电极210可以电连接到第一薄膜晶体管120的漏电极。
具体地，基底110可以是绝缘基底。基底110可以由诸如玻璃、石英或聚合物树脂的绝缘材料制成。聚合物树脂的示例可以包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚烯丙酯化物、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、乙酸丙酸纤维素(CAP)或其组合。此外，基底110可以是刚性基底，但也可以是可以弯曲、折叠或卷曲的柔性基底。
缓冲层115可以设置在基底110上。缓冲层115可以防止杂质离子的扩散，防止湿气或外部空气的渗透，并且执行表面平坦化功能。缓冲层115可以包括氮化硅、氧化硅、氮氧化硅等。
半导体层设置在缓冲层115上。半导体层可以包括辅助层163、第一薄膜晶体管120的第一有源层126和第二薄膜晶体管140的第二有源层146。半导体层可以包括多晶硅、单晶硅和氧化物半导体等。
第一栅极绝缘层170设置在半导体层上。第一栅极绝缘层170覆盖半导体层。第一栅极绝缘层170可以用作薄膜晶体管的栅极绝缘膜。第一栅极绝缘层170可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆或氧化钛等。这些可以单独使用或彼此组合使用。
第一导电层设置在第一栅极绝缘层170上。第一导电层可以分别包括设置在第一薄膜晶体管120的第一有源层126上的第一栅电极121、设置在第二薄膜晶体管140的第二有源层146上的第二栅电极141和设置在辅助层163上的电力布线161，且第一栅极绝缘层170置于它们之间。第一导电层可以包括选自由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中的至少一种金属。第一导电层可以是单层或多层。
第二栅极绝缘层180设置在第一导电层上。第二栅极绝缘层180可以是层间绝缘层。第二栅极绝缘层180可以由诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽和氧化锌等的无机绝缘材料形成。
第二导电层设置在第二栅极绝缘层180上。第二导电层包括设置在第一栅电极121上的电容器电极128，且第二绝缘层180置于它们之间。电容器电极128可以与第一栅电极121协作形成存储电容器。
以与上述第一导电层相同的方式，第二导电层可以包括选自由钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中的至少一种金属。
层间绝缘层190设置在第二导电层上。层间绝缘层190可以是层间绝缘膜。此外，层间绝缘层190可以执行表面平坦化功能。层间绝缘层190可以包括选自由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中的有机绝缘材料。
第三导电层设置在层间绝缘层190上。第三导电层包括第一薄膜晶体管120的第一漏电极123和第一源电极124、第二薄膜晶体管140的第二漏电极143和第二源电极144以及设置在电力布线161上的电力电极162。
第一源电极124和第一漏电极123可以通过穿过层间绝缘层190、第二栅极绝缘层180和第一栅极绝缘层170的第一接触孔129电连接到第一有源层126。第二源电极144和第二漏电极143可以通过穿过层间绝缘层190、第二栅极绝缘层180和第一栅极绝缘层170的第二接触孔149电连接到第二有源层146。电力电极162可以通过穿过层间绝缘层190和第二栅极绝缘层180的第三接触孔169电连接到电力布线161。
第三导电层可以包括选自由铝(Al)、钼(Mo)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钙(Ca)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)组成的组中的至少一种金属。第三导电层可以是单层或多层。例如，第三导电层可以具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的堆叠结构。
绝缘基底层200设置在第三导电层上。绝缘基底层200可以由选自由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚亚苯基树脂、聚苯硫醚树脂和苯并环丁烯(BCB)组成的组中的有机绝缘材料形成。绝缘基底层200的表面可以是平坦的。
绝缘基底层200可以包括多个堤410和420。在每个像素PX内部，多个堤410和420可以被布置为彼此面对并且保持它们之间的距离，并且间隔开的堤410和420(例如，第一堤410和第二堤420)可以具有分别布置在其上的第一电极210和第二电极220。如图1中所示，三个堤410和420(即，两个第一堤410和一个第二堤420)被布置为在一个像素PX内被相应的第一电极210和第二电极220覆盖。尽管图2仅示出了它们之中的一个第一堤410和一个第二堤420的剖面，但是其布置构造可以同样适用于图2中未示出的另一个第一堤410。
然而，本公开不限于此，更多个堤410和420可以布置在一个像素PX内。例如，将更多个堤410和420与更多个第一电极210和第二电极220一起布置可以是可能的。堤410和420可以包括其上布置有第一电极210的至少一个第一堤410和其上布置有第二电极220的至少一个第二堤420。在这种情况下，第一堤410和第二堤420可以被布置为彼此面对并且在它们之间保持一定距离，使得多个堤在一个方向上交替地布置。在一些实施例中，布置两个第一堤410并且在它们之间保持一定距离，并且一个第二堤420布置在间隔开的第一堤410之间可以是可能的。
此外，尽管在图2中未示出，但是第一电极210和第二电极220可以包括如上所述的相应的电极主干210S和220S以及相应的电极分支210B和220B。在图2中可以理解的是，第一电极分支210B和第二电极分支220B分别布置在第一堤410和第二堤420上。
多个堤410和420可以在单个工艺中用基本相同的材料形成。在这种情况下，堤410和420可以形成网格图案。堤410和420可以包括聚酰亚胺。
同时，尽管附图中未示出，但是多个堤410和420的至少一部分可以布置在像素PX的边界上以将它们区分。这样的堤可以与前面提及的第一堤410和第二堤420一起布置成基本网格图案。布置在像素PX的边界上的堤410和420的至少一部分可以形成为覆盖显示装置10的电极线。
多个堤410和420均可以具有至少部分地从绝缘基底层200突出的结构。堤410和420可以从其上布置有发光元件300的平坦平面向上突出，使得突出部分可以至少部分地具有斜面。具有带斜面的突出结构的堤410和420可以具有布置在其上的反射层211和221(稍后将描述)以反射入射光。从发光元件300引导到反射层211和221的光可以被反射到显示装置10的外部(即，从堤410和420向上反射到显示装置10的外部)。具有突出结构的堤410和420可以不受形状限制。尽管在图2中示出了堤具有带有平坦顶表面和有棱角的拐角的形状，但是本公开不限于此，堤可以突出以具有弧形的拐角。
反射层211和221可以布置在多个堤410和420上。
第一反射层211覆盖第一堤410，并且经由穿透绝缘基底层200的第四接触孔319_1部分地电连接到第一薄膜晶体管120的第一漏电极123。第二反射层221覆盖第二堤420，并且经由穿透绝缘基底层200的第五接触孔319_2部分地电连接到电力电极162。
第一反射层211可以经由像素PX内的第四接触孔319_1电连接到第一薄膜晶体管120的第一漏电极123。因此，第一薄膜晶体管120可以布置在与像素PX叠置的区域中。图1示出了经由布置在第一电极主干210S上的第一电极接触孔CNTD到第一薄膜晶体管120的电连接。也就是说，第一电极接触孔CNTD可以是第四接触孔319_1。
第二反射层221还可以经由像素PX内的第五接触孔319_2电连接到电力电极162。图2示出了第二反射层221通过一个像素PX内的第五接触孔319_2连接。图1示出了每个像素PX的第二电极220经由第二电极主干220S上的多个第二电极接触孔CNTS电连接到电力布线161。也就是说，第二电极接触孔CNTS可以是第五接触孔319_2。
如参照图1描述的，第一电极接触孔CNTD和第二电极接触孔CNTS可以分别布置在第一电极主干210S和第二电极主干220S上。在这方面，图2示出了，在显示装置10的剖视图中，第一电极210和第二电极220在与其上布置有第一电极分支210B和第二电极分支220B的堤410和420分离的区域中经由相应的第四接触孔319_1和第五接触孔319_2电连接到第一薄膜晶体管120或电力布线161。
然而，本公开不限于此。例如，在图1中，第二电极接触孔CNTS可以布置在第二电极主干220S上的不同位置处，并且在一些情况下，可以布置在第二电极分支220B上。在一些实施例中，第二反射层221也可以连接到在一个像素PX外的区域中的一个第二电极接触孔CNTS或第五接触孔319_2。
在其中设置有显示装置10的像素PX的发射区域外部的区域(例如，发射区域的外部区域)中，可以存在其中未布置有发光元件300的非发射区域。如上所述，每个像素PX的第二电极220可以经由第二电极主干220S电连接，以接收相同的电信号。
在一些实施例中，在第二电极220的情况下，第二电极主干220S可以经由在作为显示装置10的外部区域的非发射区域中的一个第二电极接触孔CNTS电连接到电力电极162。与图1的显示装置10不同，即使第二电极主干220S经由一个接触孔连接到电力电极162，但是因为第二电极主干220S被布置为延伸到相邻的像素并且彼此电连接，所以向各个像素PX的第二电极分支220B施加相同的电信号可以是可能的。在显示装置10的第二电极220的情况下，用于从电力电极162接收电信号的接触孔的位置可以根据显示装置10的结构而变化。然而，本公开不限于此。
同时，返回参照图1和图2，为了反射从发光元件300发射的光，反射层211和221可以包括具有高反射率的材料。例如，反射层211和221可以包括但不限于诸如银(Ag)和铜(Cu)的材料。
第一电极层212和第二电极层222可以分别布置在第一反射层211和第二反射层221上。
第一电极层212可以直接布置在第一反射层211上。第一电极层212可以具有与第一反射层211的图案基本相同的图案。第二电极层222可以直接布置在第二反射层221上以与第一电极层212间隔开。第二电极层222可以具有与第二反射层221的图案基本相同的图案。
在实施例中，电极层212和222可以分别覆盖其下方的反射层211和221。也就是说，电极层212和222可以形成为在尺寸上比反射层211和221大，以覆盖电极层212和222的侧端表面。然而，本公开不限于此。
第一电极层212和第二电极层222可以向接触电极261和262(稍后将描述)传输被引导到与第一薄膜晶体管120或电力电极162连接的第一反射层211和第二反射层221的电信号。电极层212和222可以包括透明导电材料。例如，电极层212和222可以包括诸如氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)的材料，但不限于此。在一些实施例中，反射层211和221以及电极层212和222可以具有其中堆叠有至少一个透明导电层(诸如ITO、IZO或ITZO)和至少一个金属层(诸如银(Ag)或铜(Cu))的结构。例如，反射层211和221以及电极层212和222可以具有ITO/Ag/ITO的堆叠结构。
设置在第一堤410上的第一反射层211和第一电极层212形成第一电极210。第一电极210可以突出到从第一堤410的两端延伸的区域，因此，第一电极210可以在突出区域中接触绝缘基底层200。设置在第二堤420上的第二反射层221和第二电极层222形成第二电极220。第二电极220可以突出到从第二堤420的两端延伸的区域，因此，第二电极220可以在突出区域中接触绝缘基底层200。
第一电极210和第二电极220可以被布置为分别覆盖第一堤410和第二堤420的整个区域。然而，如上所述，第一电极210和第二电极220被布置为彼此面对并且在它们之间保持一定距离。在电极之间，可以布置稍后将描述的第一绝缘层510，并且发光元件300可以布置在第一绝缘层510上。
另外，第一反射层211可以从第一薄膜晶体管120接收驱动电压，第二反射层221可以从电力布线161接收电源电压。因此，第一电极210和第二电极220分别接收驱动电压和电源电压。第一电极210可以电连接到第一薄膜晶体管120，第二电极220可以电连接到电力布线161。因此，分别布置在第一电极210和第二电极220上的第一接触电极261和第二接触电极262可以接收驱动电压和电源电压。驱动电压和电源电压可以被传输到发光元件300，使得发光元件300以流过其的预定电流发射光。
第一绝缘层510被布置为部分地覆盖第一电极210和第二电极220。第一绝缘层510可以被布置为主要覆盖第一电极210和第二电极220的顶表面，并且部分地暴露第一电极210和第二电极220。第一绝缘层510也可以布置在第一电极210与第二电极220之间的空间中。第一绝缘层510可以具有在平面图中沿着第一电极分支210B和第二电极分支220B之间的空间形成的小岛形状或线形状。
图2示出了第一绝缘层510布置在一个第一电极210(例如，第一电极分支210B)与一个第二电极220(例如，第二电极分支220B)之间的空间中。然而，如上所述，可以存在多个第一电极210和第二电极220，使得第一绝缘层510也可以布置在一个第一电极210与另一个第二电极220之间或一个第二电极220和另一个第一电极210之间。第一绝缘层510可以被布置为部分地覆盖第一电极210和第二电极220的与彼此面对的侧表面相对的侧表面。也就是说，第一绝缘层510可以被布置为暴露第一电极210和第二电极220的中心部分。
在第一绝缘层510上，布置发光元件300。第一绝缘层510可以布置在发光元件300与绝缘基底层200之间。第一绝缘层510可以具有接触绝缘基底层200的底表面，发光元件300可以布置在第一绝缘层510的顶表面上。第一绝缘层510可以在其两个侧表面处接触电极210和220，以使第一电极210和第二电极220彼此电绝缘。
第一绝缘层510可以与电极210和220上的部分区域(例如，在第一电极210和第二电极220彼此面对的方向上突出的区域的一部分)叠置。第一绝缘层510也可以布置在堤410和420的倾斜表面和平坦顶表面与电极210和220叠置的区域上。
例如，第一绝缘层510可以覆盖在第一电极210和第二电极220彼此面对的方向上突出的端部。第一绝缘层510可以在其底表面上部分地接触绝缘基底层200，并且可以在其底表面上和其侧表面上部分地接触电极210和220。因此，第一绝缘层510可以保护与相应电极210和220叠置的区域并使它们电绝缘。此外，第一绝缘层510可以防止发光元件300的第一导电型半导体310和第二导电型半导体320直接接触其他构件，从而防止对发光元件300的损坏。
然而，本公开不限于此，在一些实施例中，第一绝缘层510可以仅布置在第一电极210和第二电极220上的区域中的与堤410和420的倾斜侧表面叠置的区域上。在这种情况下，第一绝缘层510的底表面可以在堤410和420的倾斜侧表面上终止，并且布置在堤410和420的倾斜侧表面的一部分上的电极210和220可以被暴露以接触接触电极260。
第一绝缘层510还可以被布置为暴露发光元件300的两端。因此，接触电极260可以接触电极210和220的暴露的顶表面以及发光元件300的两端，并且接触电极260可以向发光元件300传输施加到第一电极210和第二电极220的电信号。
至少一个发光元件300可以设置在第一电极210与第二电极220之间。尽管在图2中示出了一个发光元件300布置在第一电极210与第二电极220之间，但是明显的是，多个发光元件300可以在如图1中所示的平面图中布置在不同的方向(例如，第二方向D2)上。
详细地，发光元件300可以在其一端处电连接到第一电极210并且在其另一端处电连接到第二电极220。发光元件300的两端可以分别接触第一接触电极261和第二接触电极262。
同时，图1例示了在每个像素PX中仅布置发射相同的颜色光的发光元件300的情况。然而，本公开不限于此，如上所述，发射不同颜色的光的发光元件300可以一起设置在一个像素PX中。
发光元件300可以是发光二极管。发光元件300可以是主要具有纳米尺寸的纳米结构。发光元件300可以是由无机材料制成的无机发光二极管。当发光元件300是无机发光二极管时，具有无机晶体结构的发光材料设置在彼此面对的两个电极之间，并且在发光材料中在特定方向上形成电场。然后，无机发光二极管可以在具有特定极性的两个电极之间对准。
在一些实施例中，发光元件300可以具有包括第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370的堆叠结构。发光元件300可以通过在绝缘基底层200上依次水平地沉积第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370来制造。也就是说，可以在与绝缘基底层200平行的宽度方向上布置通过沉积多个层形成的发光元件300。然而，本公开不限于此，发光元件300可以被制造为使得层以相反的顺序在第一电极210与第二电极220之间沉积。
第二绝缘层520可以被布置为与发光元件300的至少一部分叠置。第二绝缘层520可以保护发光元件300并且同时将发光元件300固定在第一电极210与第二电极220之间。
尽管在图2中示出了在剖视图中第二绝缘层520仅布置在发光元件300的顶表面上，但是第二绝缘层520可以被布置为围绕发光元件300的外表面。也就是说，与第一绝缘层510一样，第二绝缘层520可以被布置为具有在平面图中沿着第一电极分支210B与第二电极分支220B之间的空间在第二方向D2上延伸的小岛形状或线形状。
第二绝缘层520的材料的一部分也可以布置在发光元件300的底表面和第一绝缘层510彼此叠置的区域处。所述一部分可以在显示装置10的制造期间在发光元件300在第一绝缘层510上对准然后在发光元件300上设置第二绝缘层520时形成。所述一部分也可以通过在第二绝缘层520的形成期间第二绝缘层520部分地渗透到形成在第一绝缘层510的与发光元件300的底表面接触的部分中的孔中来形成。
第二绝缘层520可以被布置为暴露发光元件300的两个端表面。也就是说，在剖视图中，布置在发光元件300的顶表面上的第二绝缘层520在轴线方向上测量的长度比发光元件300短，使得第二绝缘层520可以与发光元件300的两端相比向内收缩。因此，第一绝缘层510、发光元件300和第二绝缘层520可以沉积为使得其侧表面以阶梯方式排列。这可以促进接触电极261和262与发光元件300的两个端表面之间的接触。然而，本公开不限于此。第二绝缘层520和发光元件300可以具有相同的长度，并且其两侧可以对齐。
同时，第二绝缘层520可以以在第一绝缘层510上沉积相应的材料并使区域(例如，为了使发光元件300与接触电极260接触而暴露的区域)中的相应的材料图案化的这样的方式来形成。图案化第二绝缘层520可以使用常规干蚀刻或湿蚀刻工艺来执行。这里，第一绝缘层510和第二绝缘层520可以包括蚀刻选择性不同的材料，以防止第一绝缘层510被图案化。也就是说，第一绝缘层510可以在图案化第二绝缘层520时用作蚀刻停止层。
因此，即使当覆盖发光元件300的外表面的第二绝缘层520被图案化以暴露发光元件300的两端时，第一绝缘层510也可以不经受材料损坏。具体地，第一绝缘层510和发光元件300可以在发光元件300的两端处具有平滑的接触表面，其中，发光元件300和接触电极260在发光元件300的两端处彼此接触。
在第二绝缘层520上，可以布置设置在第一电极210上并与第二绝缘层520的至少一部分叠置的第一接触电极261和设置在第二电极220上并与第二绝缘层520的至少一部分叠置的第二接触电极262。
第一接触电极261和第二接触电极262可以分别布置在第一电极210和第二电极220的顶表面上。详细地，第一接触电极261和第二接触电极262可以在第一绝缘层510被图案化以暴露第一电极210和第二电极220的部分的区域中分别接触第一电极层212和第二电极层222。第一接触电极261和第二接触电极262可以接触发光元件300(例如，第一导电型半导体310、第二导电型半导体320或电极材料层370)的一端侧。因此，第一接触电极261和第二接触电极262可以向发光元件300传输施加到第一电极层212和第二电极层222的电信号。
第一接触电极261可以布置在第一电极210上以部分地覆盖第一电极210，并且在第一接触电极261的底表面上部分地接触发光元件300以及第一绝缘层510和第二绝缘层520。第一接触电极261的朝向第二接触电极262的一端布置在第二绝缘层520上。第二接触电极262可以布置在第二电极220上以部分地覆盖第二电极220，并且在第二接触电极262的底表面上部分地接触发光元件300以及第一绝缘层510和第三绝缘层530。第二接触电极262的朝向第一接触电极261的一端布置在第三绝缘层530上。
第一绝缘层510和第二绝缘层520可以被图案化为覆盖在第一堤410和第二堤420的顶表面上的第一电极210和第二电极220的区域。因此，相应的第一电极210和第二电极220的第一电极层212和第二电极层222可以被暴露以电连接到相应的接触电极261和262。
第一接触电极261和第二接触电极262可以在第二绝缘层520或第三绝缘层530上彼此间隔开。也就是说，第一接触电极261和第二接触电极262可以被布置为与发光元件300和第二绝缘层520或第三绝缘层530一起接触，以在第二绝缘层520上在沉积方向上间隔开从而电绝缘。因此，第一接触电极261和第二接触电极262可以分别从第一薄膜晶体管120和电力布线161接收不同的电力。例如，第一接触电极261可以接收从第一薄膜晶体管120施加到第一电极210的驱动电压，第二接触电极262可以接收从电力布线161施加到第二电极220的共电源电压。然而，本公开不限于此。
同时，如图1中所示，第一接触电极261和第二接触电极262都不布置在形成于第一电极主干210S和第二电极主干220S上的第一电极接触孔CNTD和第二电极接触孔CNTS上。也就是说，即使在图5中，第一接触电极261和第二接触电极262也可以分别不与布置有第一电极接触孔CNTD和第二电极接触孔CNTS的区域叠置。然而，本公开不限于此，在一些情况下，第一接触电极261和第二接触电极262可以与在相应的第一电极210和第二电极220上布置有第一电极接触孔CNTD或第二电极接触孔CNTS的区域部分地叠置。
接触电极261和262可以包括导电材料。例如，它们可以包括ITO、IZO、ITZO或铝(Al)等。然而，本公开不限于此。
此外，接触电极261和262可以包括与电极层212和222相同的材料。接触电极261和262可以被布置为在电极层212和222上具有基本相同的图案以接触电极层212和222。例如，接触第一电极212的第一接触电极261和接触第二电极222的第二接触电极262可以向发光元件300传输施加到第一电极层212和第二电极层222的电信号。
第三绝缘层530可以布置在第一接触电极261上，以使第一接触电极261和第二接触电极262彼此电绝缘。第三绝缘层530可以被布置为覆盖第一接触电极261而不与发光元件300的区域叠置，使得发光元件300接触第二接触电极262。第三绝缘层530可以在第二绝缘层520的顶表面上部分地接触第一接触电极261、第二接触电极262和第二绝缘层520。第三绝缘层530可以被设置为覆盖第一接触电极261的在第二绝缘层520的顶表面上的一端。因此，第三绝缘层530可以保护第一接触电极361并使第一接触电极261与第二接触电极262电绝缘。
第三绝缘层530的朝向第二电极220的一端可以与第二绝缘层520的一个侧表面对齐。
同时，在一些实施例中，可以在显示装置10中省略第三绝缘层530。因此，第一接触电极261和第二接触电极262可以基本设置在同一平面上，并且可以通过稍后将描述的钝化层550彼此电绝缘。
钝化层550可以形成在第三绝缘层530和第二接触电极262上，以保护设置在绝缘基底层200上的构件免受外部环境的影响。当第一接触电极261和第二接触电极262被暴露时，由于电极损坏可能发生接触电极材料断开的问题，因此需要利用钝化层550覆盖它们。也就是说，钝化层550可以被设置为覆盖第一电极210、第二电极220和发光元件300等。另外，如上所述，当省略第三绝缘层530时，钝化层550可以形成在第一接触电极261和第二接触电极262上。在这种情况下，钝化层550可以使第一接触电极261和第二接触电极262彼此电绝缘。
上面描述的第一绝缘层510、第二绝缘层520、第三绝缘层530和钝化层550中的每个可以包括无机绝缘材料。例如，第一绝缘层510、第二绝缘层520、第三绝缘层530和钝化层550可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氮化铝(AlN)等的材料。第一绝缘层510、第二绝缘层520、第三绝缘层530和钝化层550可以由相同的材料制成，但也可以由不同的材料制成。另外，赋予第一绝缘层510、第二绝缘层520、第三绝缘层530和钝化层550绝缘性质的各种材料是可适用的。
同时，如上所述，第一绝缘层510和第二绝缘层520的蚀刻选择性可以不同。作为一个示例，当第一绝缘层510包括氧化硅(SiOx)时，第二绝缘层520可以包括氮化硅(SiNx)。作为另一示例，当第一绝缘层510包括氮化硅(SiNx)时，第二绝缘层520可以包括氧化硅(SiOx)。然而，本公开不限于此。
同时，可以通过外延生长在基底上制造发光元件300。用于形成半导体层的籽晶层可以形成在基底上，并且可以沉积期望的半导体材料以生长。在下文中，将参照图3详细描述根据各个实施例的发光元件300的结构。
图3a是根据实施例的发光元件的示意图。图3b是沿着图3a的线3b-3b'截取的剖视图。
参照图3，发光元件300可以包括多个导电型半导体310和320、电极材料层370、绝缘材料层380和布置在多个导电型半导体310和320之间的元件活性层330。通过第一电极210和第二电极220接收的电信号可以经由多个导电型半导体310和320传输到元件活性层330来发射光。
详细地，发光元件300可以包括第一导电型半导体310、第二导电型半导体320、绝缘材料层380、布置在第一导电型半导体310与第二导电型半导体320之间的元件活性层330、以及布置在第二导电型半导体320上的电极材料层370。尽管在图3a中示出了发光元件300具有其中第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370在其长度方向上依次沉积的分层结构，但是本公开不限于此。可以省略电极材料层370，在一些实施例中，电极材料层370可以布置在第一导电型半导体310和第二导电型半导体320中的每个的两个侧表面中的至少一个上。在下文中，对图3a的示例性发光元件300进行了描述，明显的是，发光元件300的以下描述同样可适用于包括不同结构的发光元件300。
第一导电型半导体310可以是n型半导体层。作为一个示例，当发光元件300发射蓝色波段的光时，第一导电型半导体310可以包括具有化学式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，它可以是n型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第一导电型半导体310可以掺杂有第一导电掺杂剂。例如，第一导电掺杂剂可以是Si、Ge或Sn等。第一导电型半导体310的长度可以在1.5μm至5μm的范围内，但不限于此。
第二导电型半导体320可以是p型半导体层。作为一个示例，当发光元件300发射蓝色波段的光时，第二导电型半导体320可以包括具有化学式InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，它可以是p型掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种或更多种。第二导电型半导体320可以掺杂有第二导电掺杂剂。例如，第二导电掺杂剂可以是Mg、Zn、Ca、Se或Ba等。第二导电型半导体320的长度可以在0.08μm至0.25μm的范围内，但不限于此。
元件活性层330设置在第一导电型半导体310与第二导电型半导体320之间，并且可以包括具有单量子阱结构或多量子阱结构的材料。当元件活性层330包括具有多量子阱结构的材料时，多个量子层和阱层可以交替地堆叠。元件活性层330可以根据通过第一导电型半导体310和第二导电型半导体320施加的电信号由电子-空穴对的结合来发光。例如，当元件活性层330发射蓝色波段的光时，它可以包括诸如AlGaN或AlInGaN的材料。具体地，当元件活性层330具有其中量子层和阱层可以交替地堆叠的多量子阱结构时，量子层可以包括诸如AlGaN或AlInGaN的材料，阱层可以包括诸如GaN或AlGaN的材料。然而，本公开不限于此，元件活性层330可以具有其中具有大的带隙能的半导体材料和具有小的带隙能的半导体材料交替地堆叠的结构，并且可以根据发射的光的波长带而包括其他III族至V族半导体材料。由元件活性层330发射的光不限于蓝色波长带的光，而是在一些情况下还可以发射红色或绿色波长带的光。元件活性层330的长度可以在0.05μm至0.25μm的范围内，但不限于此。
从元件活性层330发射的光可以在纵向方向上投射通过发光元件300的两个侧表面以及外表面。从元件活性层330发射的光的方向性不限于一个方向。
电极材料层370可以是欧姆接触电极。然而，本公开不限于此，电极材料层370可以是肖特基(Schottky)接触电极。电极材料层370可以包括导电金属。例如，电极材料层370可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)和银(Ag)中的至少一种。电极材料层370可以包括相同的材料或不同的材料。然而，本公开不限于此。
绝缘材料层380可以形成在发光元件300外部以保护发光元件300。例如，绝缘材料层380可以形成为围绕发光元件300的侧表面，并且可以不形成在发光元件300在纵向方向上的两端处(例如，不形成在设置有第一导电型半导体310和第二导电型半导体320的两端处)。然而，本公开不限于此。绝缘材料层380可以包括具有绝缘性质的材料，例如，氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlN)和氧化铝(Al2O3)等。因此，可以防止当元件活性层330直接接触第一电极210或第二电极220时可能发生的电短路。此外，绝缘材料层380保护包括元件活性层330的发光元件300的外表面，这可以防止发光效率的劣化。
绝缘材料层380可以形成为在长度方向上延伸，以覆盖第一导电型半导体310至电极材料层370。然而，本公开不限于此，绝缘材料层380可以仅覆盖第一导电型半导体310、元件活性层330和第二导电型半导体320，或者仅覆盖电极材料层370的外表面的一部分并暴露电极材料层370的外表面的一部分。
在一些实施例中，绝缘材料层380可以被表面处理，以在溶液中分散而不是与其他绝缘材料层380粘附。在这种情况下，如稍后将描述的，发光元件300可以在溶液中保持处于分散状态，以在发光元件300的对准期间在第一电极210和第二电极220之间独立地对准。例如，绝缘材料层380可以以疏水或亲水方式进行表面处理，使得发光元件300在溶液中保持处于相互分散的状态。
绝缘材料层380的厚度可以在0.5μm至1.5μm的范围内，但不限于此。
发光元件300可以具有圆柱形形状。如图3b中所示，通过在与发光元件300的两端交叉的长度方向上将发光元件300平分而截取的剖面可以具有矩形形状。然而，发光元件300的形状不限于此，并且可以具有诸如规则立方体、长方体和六角棱柱的各种形状。发光元件300可以具有1μm至10μm或2μm至5μm的长度l，并且优选地约4μm的长度l。另外，发光元件300的直径可以在400nm至700nm的范围内，并且优选地可以是约500nm。
尽管为了便于解释而对图3a中所示的示例性发光元件300进行了以下描述，但是本公开可以同样可适用于包括更多电极材料层370或其他结构的发光元件。
同时，图4是图3a的部分的放大图，图5是图2的部分A的放大图。
参照图4，根据实施例的发光元件300可以具有平坦且相对较不粗糙的分离表面390。如稍后描述的，发光元件300可以包括其端表面在发光元件300的制造中变成分离表面390的第一导电型半导体310。发光元件300的第一导电型半导体310可以形成为具有平坦的表面，这防止在接触第一接触电极261时发生开路问题。
参照图5，发光元件300的一端的分离表面390的形状可以确定在发光元件300的一端的分离表面390和第一接触电极261的表面彼此接触的平面(图5中的线5a-5a')上的接触质量。例如，如果发光元件300的分离表面390是粗糙的或者突出或凹陷而形成斜面，则在接触第一接触电极261时这可能降低接触电极材料的薄膜阶梯覆盖，这导致电极材料的部分中断。也就是说，在接触区域(图5的5a-5a')处发光元件300与第一接触电极261之间的故障接触可能阻止电信号到达发光元件300，从而导致发光错误。
同时，如果发光元件300的分离表面390如图5中所示是平坦的，则这使得能够防止在发光元件300和接触电极260彼此接触的区域(图5的5a-5a')处发生接触电极材料的短路问题。这可以能够提高显示装置10的发光元件300的可靠性。根据实施例，发光元件300的分离表面390可以具有8nm Ra至12nm Ra的粗糙度值。然而，本公开不限于此。同时，尽管附图中未示出，但是上述方法可以同样可适用于接触第二接触电极262的第二导电性半导体320，或同样可适用于由电极材料层370形成的侧表面。
发光元件300的分离表面390的平坦性可以通过在制造发光元件300的工艺中以剥离其上形成有发光元件300的分离层1300(图7中所示)的这样的方式将发光元件300与其上生长有发光元件300的下基底层分离来实现。也就是说，发光元件300可以在没有任何让发光元件300的一端的分离表面390上生长的材料中断的外部物理力的情况下通过剥离其上生长有发光元件300的分离层1300而与下基底层分离。
以此方式，根据实施例的发光元件300可以被制造为具有拥有接触第一接触电极261和第二接触电极262的平坦的均匀的分离表面390的两端，这使得能够防止由接触电极261和262的材料而发生短路问题。在下文中参照图6至图18详细描述用于制造发光元件300的方法。
图6至图18是示意性地示出根据实施例的用于制造发光元件的方法的示意性剖视图。
首先，参照图6，制备包括基体基底1100和形成在基体基底1100上的缓冲材料层1200的下基底层1000。如图6中所示，下基底层1000可以具有通过依次沉积基体基底1100和缓冲材料层1200而形成的分层结构。
基体基底1100可以包括诸如蓝宝石(Al2O3)基底和玻璃基底的透明基底。然而，本公开不限于此，并且其可以由诸如GaN、SiC、ZnO、Si、GaP和GaAs的导电基底形成。以下描述针对其中基体基底1100是蓝宝石(Al2O3)基底的示例性示例。尽管不受限制，但是基体基底1100可以具有例如在400μm至1500μm的范围内的厚度。
在基体基底1100上，形成多个导电型半导体层。通过外延生长方法生长的多个导电型半导体层可以通过形成籽晶并在其上沉积晶体材料来生长。这里，可以使用电子束沉积、物理气相沉积(PVD)、化学气相沉积(CVD)、等离子体激光沉积(PLD)、双型热蒸发、溅射和金属有机化学气相沉积(MOCVD)中的一种(优选使用金属有机化学气相沉积(MOCVD))来形成导电型半导体层。然而，本公开不限于此。
通常，可以在没有任何限制的情况下在通常可选择的范围内选择用于形成多个导电型半导体层的前驱体材料来形成目标材料。例如，前驱体材料可以是包括烷基(例如甲基或乙基)的金属前驱体。前驱体材料的示例可以包括但不限于三甲基镓Ga(CH3)3、三甲基铝Al(CH3)3和磷酸三乙酯(C2H5)3PO4。在下文中，省略了用于形成多个导电型半导体层的方法和工艺条件的描述，详细描述了用于制造发光元件300的方法的工艺顺序和发光元件300的分层结构。
在基体基底1100上形成缓冲材料层1200。尽管在附图中示出了沉积一个缓冲材料层1200，但是本公开不限于此，并且可以形成多个层。
在稍后将描述的步骤，可以在缓冲材料层1200上设置分离层1300，然后可以在分离层1300上生长用于第一导电型半导体层3100的晶体。缓冲材料层1200可以置于基体基底1100与分离层1300之间，以减小第一导电型半导体层3100的晶格常数差。尽管第一导电型半导体层3100可以直接形成在设置在基体基底1100上的分离层1300上，但是缓冲材料层1200可以提供籽晶以促进第一导电型半导体层3100的晶体生长。
例如，缓冲材料层1200可以包括未掺杂的半导体，并且可以是包括与第一导电型半导体层3100的材料基本相同的且既不是n型掺杂的也不是p型掺杂的材料。在示例性实施例中，缓冲材料层1200可以是但不限于未掺杂的InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的至少一种。
同时，在一些实施例中，可以在缓冲材料层1200上形成多个层，并且可以在缓冲材料层1200上沉积分离层1300。也可以根据基体基底1100而省略缓冲材料层1200。将参照其他实施例给出其详细描述。在下文中，对包括未掺杂半导体材料的缓冲材料层1200形成在基体基底1100上的示例性案例进行描述。
接下来，参照图7，在下基底层1000上形成分离层1300。
分离层1300可以具有形成在其上的第一导电型半导体层3100。也就是说，分离层1300可以置于第一导电型半导体层3100与缓冲材料层1200之间，分离层1300可以包括促进第一导电型半导体层3100的晶体生长的材料。在稍后将描述的步骤中，可以将分离层1300从下基底层1000剥离，以分离在其上制造的发光元件300。
在示例性实施例中，分离层1300可以包括石墨烯层。由于石墨烯的表面特性的性质，石墨烯可以促进导电型半导体层的晶体生长。具体地，在几乎不包括作为杂质的石墨烯氧化物(GO)的纯石墨烯的情况下，导电型半导体可以在用于制造发光元件300的外延工艺中生长。
石墨烯层可以具有碳原子的二维平面单层结构，其在层之间形成相对弱的相互吸引。也就是说，可以在两个不同材料层之间的界面上设置石墨烯层，以促进将一个材料层从另一个材料层剥离。也就是说，可以在缓冲材料层1200与第一导电型半导体层3100之间的界面上设置包括石墨烯层的分离层1300，以促进使制造的发光元件300分离。
例如，分离层1300可以具有由单个纯石墨烯层或两个层叠的石墨烯层形成的结构。尽管在图7中示出分离层1300包括单个石墨烯层，但是在一些情况下分离层1300可以具有两个层叠的石墨烯层的结构。因此，在稍后将描述的发光元件300的分离工艺中，分离层1300和第一导电型半导体层3100可以在它们之间或在构成分离层1300的多个石墨烯层之间的界面上分离。在示例性实施例中，分离层1300可以具有在0.3nm至1.0nm范围内的厚度。单个石墨烯层可以具有约0.35nm的厚度。因此，由一个或两个石墨烯层组成的分离层1300可以具有在前面提及的范围内的厚度。稍后对其进行更详细的描述，并且在下文中对分离层1300包括单个石墨烯层的示例性案例进行描述。
在蚀刻元件沉积结构3000的工艺期间，分离层1300还可以用作元件沉积结构3000与缓冲材料层1200之间的蚀刻停止层。也就是说，当蚀刻元件沉积结构3000时，分离层1300可以在一个工艺中同时图案化，或者在不同的工艺中单独图案化。对制造发光元件300的方法没有限制。
然而，本公开不限于此，除了在缓冲材料层1200与第一导电型半导体层1300之间界面上，还可以在元件沉积结构3000或下基底层1000中布置更多的分离层1300，并且还可以在区域中布置更多的分离层1300。将参照其他实施例给出其详细描述。
接下来，参照图8，通过在分离层1300上依次沉积第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700来形成元件沉积结构3000。
在稍后将描述的步骤中，可以部分地蚀刻元件沉积结构3000以形成发光元件300。包括在元件沉积结构3000中的多个材料层可以通过如上所述的常规工艺形成。在分离层1300上，可以依次沉积第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700，并且它们可以分别包括与发光元件300的第一导电型半导体310、元件活性层330、第二导电型半导体320和电极材料层370的材料相同的材料。
同时，可以在省略电极材料层370的情况下或者在进一步包括形成在第一导电型半导体310的底表面上的不同的电极材料层370的情况下制造发光元件300。也就是说，如图11中所示，可以省略形成在第二导电型半导体层3200上的导电电极材料层3700。以下描述针对元件沉积结构3000包括导电电极材料层3700的示例性案例。
接下来，参照图9至图12，可以以在竖直方向上蚀刻元件沉积结构3000来形成元件棒ROD，然后形成部分覆盖元件棒ROD的外表面的绝缘层3800的这样的方式制造发光元件300。
首先，参照图9和图10，通过竖直地蚀刻元件沉积结构3000来形成元件棒ROD可以包括可以常规地执行的图案化工艺。例如，通过蚀刻元件沉积结构3000形成元件棒ROD可以包括：在元件沉积结构3000上形成蚀刻掩模层1600和蚀刻图案层1700；并根据蚀刻图案层1700的图案来蚀刻元件沉积结构3000，然后去除蚀刻掩模层1600和蚀刻图案层1700。
蚀刻掩模层1600可以用作用于连续蚀刻元件沉积结构3000的第一导电型半导体层3100、活性材料层3300、第二导电型半导体层3200和导电电极材料层3700的掩模。蚀刻掩模层1600可以包括第一蚀刻掩模层1610和第二蚀刻掩模层1620，第一蚀刻掩模层1610包括绝缘材料，第二蚀刻掩模层1620包括金属。
包括在蚀刻掩模层1600的第一蚀刻掩模层1610中的绝缘材料可以是氧化物或氮化物。绝缘材料的示例可以包括氧化硅(SiOx)、氮化硅(SiNx)和氮氧化硅(SiOxNy)。第一蚀刻掩模层1610可以具有在0.5μm至1.5μm的范围内的厚度，但不限于此。
第二蚀刻掩模层1620的材料可以不受限制，只要其可以用作用于连续蚀刻元件沉积结构3000的掩模即可。例如，第二蚀刻掩模层1620可以包括铬(Cr)。第二蚀刻掩模层1620可以具有在30nm至150nm范围内的厚度，但不限于此。
形成在蚀刻掩模层1600上的蚀刻图案层1700可以包括在蚀刻掩模层1600上彼此分离的至少一个纳米图案。蚀刻图案层1700可以用作用于连续蚀刻元件沉积结构3000的掩模。对蚀刻方法没有限制，只要其可以在蚀刻图案层1700上形成包括聚合物、聚乙烯球或二氧化硅球的图案即可。
例如，在蚀刻图案层1700包括聚合物的情况下，为了利用聚合物形成图案，可以能够采用常规方法。例如，可以能够使用诸如光刻、电子束光刻、纳米压印光刻的方法来形成包括聚合物的蚀刻图案层1700。
具体地，蚀刻图案层1700的结构、形状和分离间隔可以与最终制造的发光元件300的形状相关联。然而，因为发光元件300可以具有如上所述的不同形状，所以蚀刻图案层1700在结构上没有具体限制。例如，如果蚀刻图案层1700具有彼此分离的圆形的图案，则元件沉积结构3000可以被竖直地蚀刻以制造具有圆柱形形状的发光元件300。然而，本公开不限于此。
接下来，可以根据蚀刻图案层1700的图案来蚀刻元件沉积结构3000以形成元件棒ROD。可以对蚀刻图案层1700中的多个纳米图案之间的空间进行竖直地蚀刻以形成孔，孔被选择性地形成为具有从蚀刻掩模层1600到分离层1300的深度。
可以使用常规方法形成孔。例如，可以用干蚀刻、湿蚀刻、反应离子蚀刻(RIE)或电感耦合等离子体反应离子蚀刻(ICP-RIE)等来执行蚀刻工艺。干蚀刻能够进行各向异性蚀刻，其可以适合于通过竖直蚀刻来形成孔。在使用前面提及的蚀刻技术的情况下，可以能够使用Cl2或O2作为蚀刻剂。然而，本公开不限于此。
在一些实施例中，可以利用干蚀刻和湿蚀刻的组合来实施蚀刻元件沉积结构3000。例如，可以能够利用干蚀刻在深度方向上执行蚀刻，然后利用湿蚀刻进行各向异性蚀刻，使得被蚀刻的侧壁位于垂直于表面的平面上。
同时，通过蚀刻元件沉积结构3000形成元件棒ROD可以包括在一个蚀刻工艺期间使分离层1300一起图案化，或者在通过另一蚀刻工艺形成元件棒ROD之后使分离层1300的一部分图案化。
也就是说，可以在通过蚀刻元件沉积结构3000形成孔的蚀刻工艺中使分离层1300一起图案化，或者在蚀刻元件沉积结构3000的工艺中分离层1300作为蚀刻停止层之后在单独的工艺中使分离层1300图案化。
例如，在用于使元件沉积结构3000图案化的蚀刻剂包括用于去除分离层1300的物质的情况下，可以在一个工艺中同时使元件沉积结构3000和分离层1300图案化。另一方面，参照图11，如果蚀刻剂被准备为仅蚀刻元件沉积结构3000，则分离层1300可以用作蚀刻停止层，使得蚀刻剂仅蚀刻元件沉积结构而不蚀刻分离层1300。因此，可以在分离层1300未被蚀刻的状态下形成元件棒ROD，并且可以通过不同的蚀刻工艺使分离层1300图案化。
在一些实施例中，如果分离层1300包括石墨烯层并且蚀刻剂包括氧气(O2)，则可以能够使元件沉积结构3000和分离层1300同时图案化。在另一实施例中，如果蚀刻剂不包括氧气(O2)，则可以通过使元件沉积结构3000图案化来形成元件棒ROD，并且可以在另一蚀刻工艺中选择性地蚀刻分离层1300。
如参照图12描述的，可以通过常规方法(例如，干蚀刻和湿蚀刻)去除保留在竖直地蚀刻的元件沉积结构3000上的蚀刻掩模层1600和蚀刻图案层1700来形成元件棒ROD。
接下来，参照图13和图14，可以形成绝缘层3800，以部分地覆盖元件棒ROD的外表面来制造发光元件300。
绝缘层3800是形成在元件棒ROD的外表面上的绝缘材料，并且可以通过将绝缘材料沉积在竖直地蚀刻的元件棒ROD的外表面上或将元件棒ROD浸入绝缘材料中来形成绝缘层3800，且不限于此。例如，可以使用原子层沉积(ALD)形成绝缘层3800。绝缘层3800可以形成发光元件300的绝缘材料层380。如上所述，绝缘层3800可以包括诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氧化铝(Al2O3)和氮化铝(AlN)的材料。
参照图13，可以在元件棒ROD的侧表面和顶表面上以及缓冲材料层1200与在为了形成分离的元件棒ROD的蚀刻过程中暴露于外部的分离层1300之间形成绝缘层3800。为了暴露元件棒ROD的两个端侧表面，可以去除形成在元件棒ROD的顶表面上的绝缘层3800。因此，可能需要部分地去除在垂直于元件棒ROD的长度方向的方向(即，与基体基底1100平行的方向)上形成的绝缘层3800。也就是说，如图14中所示，可以通过至少去除在元件棒ROD的顶表面上和在缓冲材料层1200与分离层1300之间的绝缘层3800来暴露元件棒ROD的顶表面。为了实现这一点，可以执行诸如作为各向异性蚀刻的干蚀刻或回蚀的工艺。通过上述工艺，可以能够制造包括覆盖元件棒ROD的外表面的绝缘层3800的发光元件300。
最后，如图15中所示，可以将发光元件300与形成在下基底层1000上的分离层1300分离。
如上所述，包括石墨烯层的分离层1300可以在不同材料层之间的界面上形成相对弱的吸引力。然而，分离层1300可以与不同材料层中的一个形成相对强的吸引力，并且与另一材料层形成相对弱的吸引力。在这种情况下，在将分离层1300剥离使得两个材料层分离的情况下，分离层1300可以保留在两个材料层中的一个上。
在根据实施例的用于制造发光元件300的方法中，分离层1300与缓冲材料层1200的界面吸引力可以比分离层1300与第一导电型半导体层3100的另一界面吸引力大。也就是说，当将制造的发光元件300分离时，分离层1300可以以相对强的吸引力保留在缓冲材料层1200上，而可以使第一导电型半导体层3100剥离使得发光元件300被分离。这里，当将第一导电型半导体层3100从分离层1300剥离时，因为第一导电型半导体层3100的晶体间吸引力比第一导电型半导体层3100与分离层1300相关联的界面吸引力强，所以可以将第一导电型半导体层3100与下基底层1000分离而没有任何损坏。
在这方面，在所制造的发光元件300的分离表面390上的分离层1300被剥离，这使得将分离表面390保持平坦并且同时确保多个发光元件300的分离表面390的均匀性成为可能。
同时，对通过剥离分离层1300来分离发光元件300的方法没有限制。在一些实施例中，可以通过物理分离(机械剥离)或化学分离(化学剥离)使发光元件300与下基底层1000分离。
图16至图18是根据实施例的示出用于分离发光元件300的方法的示意图。
首先，参照图16和图17，在下基底层1000上制造的发光元件300的顶表面上形成粘合层LOA。粘合层LOA可以是具有粘合成分的材料层且不受限制，只要其不对发光元件300的材料造成损坏即可。粘合层LOA的示例可以包括但不限于聚甲基丙烯酸甲酯(PMMA)、聚二甲基硅氧烷(PMDS)、粘度变化膜和热释放带(TRT)。
如图17中所示，在下基底层1000上制造的多个发光元件300可以同时粘附到粘合层LOA(在所述多个发光元件300的顶表面上同时粘附到粘合层LOA)并将所述多个发光元件300物理提升，以便将分离层1300从下基底层1000剥离。尽管在附图中未示出，但是可以通过常规方法去除粘合层LOA。
在另一实施例中，可以在溶液中通过振动使发光元件300与下基底层1000分离。参照图18，可以以在将制造在分离层1300上的发光元件300与下基底层1000一起浸入分离溶液S中的状态下施加振动的这样的方式来使发光元件300分离。如上所述，因为包括石墨烯层的分离层1300的界面吸引力相对弱，所以可以通过相对弱的振动来剥离分离层1300。因此，可以通过将发光元件300和下基底层1000浸入分离溶液S中并向其施加振动来将发光元件300与下基底层1000分离。分离溶液S的种类不受限制，只要其不对发光元件300造成损坏即可。分离溶液S的示例可以包括有机溶剂。用于分离发光元件300的方法不受参照图16至图18描述的任何步骤的限制。尽管在附图中未示出，但是也可以通过化学溶解分离层1300来制造发光元件300。
根据实施例的用于制造发光元件300的方法可以包括在下基底层1000上形成分离层1300，并且将在分离层1300上生长的发光元件300与下基底层1000分离。分离层1300可以包括至少一个石墨烯层，其可以促进将在其上制造的发光元件300以相对弱的界面吸引力与分离层1300分离。因为分离层1300与发光元件300的第一导电型半导体层3100之间的吸引力比第一导电型半导体层3100的晶体间吸引力弱，所以发光元件300可以在分离表面390保持平坦的同时被分离，并且在其分离表面390上没有损坏。这使得能够防止在发光元件300与接触电极260彼此接触的界面(例如，分离表面390)处发生接触电极材料的开路，这导致显示装置10的发光可靠性的提高。
同时，分离层1300的布置不限于图7中所示的布置。如上所述，在制造发光元件300的工艺中，一个或更多个分离层1300可以布置在元件沉积结构3000或下基底层1000上，或者一个分离层1300可以包括多个子分离层。在下文中描述根据另一实施例的布置在下基底层1000或元件沉积结构3000上的分离层1300。
图19是示意性地示出根据另一实施例的分离层的结构的剖视图。图20是示出用于通过图19的分离层使发光元件分离的过程的示意图。
参照图19，分离层1300_1可以包括多个石墨烯层GL。多个石墨烯层GL可以包括形成在缓冲材料层1200_1上并接触缓冲材料层1200_1的第一石墨烯层GL1和布置在第一石墨烯层GL1上并接触发光元件300的分离表面390的第二石墨烯层GL2。除了分离层1300_1包括多个石墨烯层GL之外，用于制造发光元件的方法与参照图6至图18描述的方法相同。在下文中，详细描述用于将分离层1300_1和发光元件300彼此分离的方法。
参照图19和图20，当将在分离层1300_1上生长的发光元件300分离时，分离可以分别发生在缓冲材料层1200_1与第一石墨烯层GL1之间的第一界面INF1、第一石墨烯层GL1与第二石墨烯层GL2之间的第二界面INF2和第二石墨烯层GL2与发光元件300的分离表面390之间的第三界面INF3上。
通过如上所述调节在缓冲材料层1200_1与第一石墨烯层GL1之间的第一界面INF1上的界面吸引力，在发光元件300分离之后，第一石墨烯层GL1可以保留在缓冲材料层1200_1上。也就是说，发光元件300可以通过吸引力弱的第二界面INF2或第三界面INF3处的裂缝而与下基底层1000_1分离。
这里，在第二界面INF2处的吸引力比第三界面INF3处的吸引力大的情况下，分离的发光元件300可以暴露第一导电型半导体310(即，分离表面390)，如图20中所示。相反，如果第三界面INF3处的吸引力比第二界面INF2处的吸引力大，则分离的发光元件300可以因第二石墨烯层GL2部分地保留在分离表面390上而不暴露第一导电型半导体310。在这种情况下，包括具有导电性的石墨烯的第二石墨烯层GL2可以在发光元件300的一端处形成电极材料层370。
同时，在一些实施例中，其还可以包括从分离的发光元件300的分离表面390去除杂质。如上所述，在分离层1300_1包括多个石墨烯层GL的情况下，在发光元件300的分离表面390上的分层结构可以根据多个界面INF处的吸引力而变化。然而，在界面INF的吸引力未被精确控制的情况下，发光元件300的分离表面390的均匀性可能降低，为了克服这一点，可以对分离的发光元件300执行后处理工艺。
如图20中所示，为了去除保留在分离的发光元件300的分离表面390上的分离层1300_1(例如，第二石墨烯层GL2)，可以重复执行上述分离工艺。因为分离层1300_1的第二石墨烯层GL2与发光元件300的分离表面390之间的界面处的吸引力相对弱，所以可以通过重复参照图18至图20描述的工艺来去除第二石墨烯层GL2。
图21至图24是示意性地示出根据又一实施例的元件沉积结构中的分离层的布置的剖视图。
分离层1300可以布置在元件沉积结构3000的第一导电型半导体层3100中，并且在一些情况下直接布置在基体基底1100上而省略缓冲材料层1200。
参照图21，分离层1300_2可以布置在沉积在缓冲材料层1200_2上的第一子导电型半导体层3100'_2上，第一导电型半导体层3100_2可以沉积在分离层1300_2上。第一子导电型半导体层3100'_2可以包括与第一导电型半导体层3100_2的材料基本相同的材料。也就是说，分离层1300_2可以布置在第一导电型半导体层3100_2中。
如上所述，缓冲材料层1200可以提供在分离层1300上生长的第一导电型半导体层3100的籽晶，并且可以减小界面的晶格常数差。图22的元件沉积结构3000_2可以通过在第一导电型半导体层3100_2中基本包括分离层1300_2来促进第一导电型半导体层3100_2的晶体生长。
参照图22，在基体基底1100_3包括与第一导电型半导体层3100_3的材料基本相同的材料的情况下，可以省略缓冲材料层1200，并且分离层1300_3可以直接布置在基体基底1100_3上。
例如，在第一导电型半导体层3100_3包括n型掺杂的氮化镓(GaN)并且基体基底1100_3是GaN基底的情况下，基体基底1100_3与第一导电型半导体层3100_3之间的晶格常数差可以小。在这种情况下，即使省略缓冲材料层1200，基体基底1100_3和第一导电型半导体层3100_3之间的晶格常数差也可以小，并且GaN基底可以提供籽晶。根据实施例，在制造发光元件300的工艺中，分离层1300_3可以直接布置在基体基底1100_3上，并且第一导电型半导体层3100_3可以在分离层1300_3上生长。
同时，可以能够包括布置在元件沉积结构3000和下基底层1000中的不同层上的一个或更多个分离层。
参照图23，分离层1300_4可以包括布置在缓冲材料层1200_4与第一子导电型半导体层3100'_4之间的第一子分离层1310_4和布置在第一子导电型半导体层3100'_4与第一导电型半导体层3100_4之间的第二子分离层1320_4。也就是说，在图23中，与图7的元件沉积结构3000相比，可以是第二子分离层1320_4进一步布置在第一导电型半导体层3100_4中的情况。
在这种情况下，如果制造的发光元件300被分离，则第二子分离层1320_4保留在第一子导电型半导体层3100'_4上。可以通过去除保留在第一子导电型半导体层3100_4上的第二子分离层1320_4然后再次形成第二子分离层1320_4来制造元件沉积结构。也就是说，可以能够重复数次使用提供第一导电型半导体层3100_4的籽晶的第一子导电型半导体层3100'_4。
此外，参照图24，第一子分离层1310_5可以布置在缓冲材料层1200_5与第一导电型半导体层3100_5之间，第二子分离层1320_5可以布置在基体基底1100_5与缓冲材料层1200_5之间。也就是说，在图24中，与图7的下基底层1000相比，可以是第二子分离层1320_5进一步布置在基体基底1100_5与缓冲材料层1200_5之间的情况。
如上所述，包括石墨烯的分离层1300_5具有与特定表面的弱的界面吸引力，这有利于分离或剥离。在图29中，第一子分离层1310_5可以用来将发光元件300与下基底层1000_5分离，第二子分离层1320_5可以用来将基体基底1100_5和缓冲材料层1200_5彼此分离。在第二子分离层1320_5与基体基底1100_5之间的界面吸引力比第二子分离层1320_5与缓冲材料层1200_5之间的界面吸引力强的情况下，基体基底1100_5和缓冲材料层1200_5可以容易地彼此分离。在这种情况下，在制造发光元件300之后，下基底层1000_5的基体基底1100_5可以通过将其与下基底层1000_5的缓冲材料层1200_5分离而重复使用。例如，如果基体基底1100_5是诸如SiC基底的高价基底，则重复使用基体基底1100_5可以能够降低发光元件300的制造成本。
在总结详细描述时，本领域技术人员将领悟的是，可以在基本不脱离本发明的原理的情况下对优选实施例进行许多变化和修改。因此，公开的发明的优选实施例仅在一般性和描述性意义上使用，而不是为了限制的目的。

Claims (20)

1.一种发光元件的制造方法，所述制造方法包括：
制备下基底，所述下基底包括基底和形成在所述基底上的缓冲材料层；
形成分离层，所述分离层设置在所述下基底上并且包括至少一个石墨烯层；
通过在所述分离层上沉积第一导电型半导体层、活性材料层和第二导电型半导体层来形成元件沉积结构；
通过在竖直方向上蚀刻所述元件沉积结构和所述分离层来形成元件棒；以及
将所述元件棒与所述下基底分离来形成发光元件。
2.根据权利要求1所述的制造方法，其中，在所述元件棒的形成中，至少部分地蚀刻并图案化所述分离层。
3.根据权利要求2所述的制造方法，其中，在所述分离层与所述下基底之间的第一界面处的在所述分离层与所述下基底之间的界面吸引力比在所述分离层与所述元件棒之间的第二界面处的在所述分离层与所述元件棒之间的界面吸引力大。
4.根据权利要求3所述的制造方法，其中，在所述发光元件的形成中，所述第二界面被剥离，但是所述第一界面不被剥离，并且所述图案化的分离层保留在所述下基底上。
5.根据权利要求4所述的制造方法，其中，在所述发光元件中，分离表面是基本平坦的并且平行于所述第二导电型半导体层的顶表面，所述分离表面是所述元件棒从所述第二界面剥离的表面。
6.根据权利要求5所述的制造方法，其中，在所述发光元件中，所述分离表面具有8nmRa至12nm Ra的范围内的表面粗糙度。
7.根据权利要求6所述的制造方法，其中，所述元件棒的形成还包括形成绝缘层，所述绝缘层被设置为围绕所述元件棒的侧表面，并且
所述发光元件还包括被设置为围绕所述第一导电型半导体层的侧表面、所述活性材料层的侧表面和所述第二导电型半导体层的侧表面的所述绝缘层。
8.根据权利要求2所述的制造方法，其中，所述分离层包括：第一石墨烯层；以及第二石墨烯层，设置在所述第一石墨烯层上，
所述第一石墨烯层与所述缓冲材料层形成第三界面，
所述第二石墨烯层与所述元件棒形成第五界面，并且
所述第一石墨烯层和所述第二石墨烯层形成第四界面。
9.根据权利要求8所述的制造方法，其中，在所述发光元件的形成中，
所述第三界面不剥离，
所述第四界面和所述第五界面中的至少一部分剥离，
所述第一石墨烯层保留在所述下基底上，并且
所述第二石墨烯层与所述第一石墨烯层形成在所述第四界面上，或者所述第二石墨烯层与所述元件棒形成在所述第五界面上。
10.根据权利要求9所述的制造方法，其中，所述分离层包括：第一子分离层，设置在所述下基底上；以及
第二子分离层，置于所述基底与所述缓冲材料层之间。
11.根据权利要求1所述的制造方法，其中，所述元件沉积结构还包括在所述第二导电型半导体层上的电极材料层。
12.根据权利要求11所述的制造方法，其中，所述元件棒的形成包括：
在所述元件沉积结构上形成蚀刻掩模层，并且在所述蚀刻掩模层上形成蚀刻图案层，所述蚀刻图案层包括一个或更多个彼此分离的纳米图案；
通过竖直地蚀刻由彼此分离的所述纳米图案形成的区域来形成孔；以及
去除所述蚀刻掩模层和所述蚀刻图案层。
13.根据权利要求12所述的制造方法，其中，所述元件沉积结构和所述分离层包括不同蚀刻选择性的材料，并且
所述孔的形成包括竖直地蚀刻所述元件沉积结构以暴露叠置区域的至少一部分，所述叠置区域在所述分离层与由彼此分离的所述纳米图案形成的所述区域之间；并且蚀刻所述分离层的暴露区域并使所述分离层的所述暴露区域图案化。
14.根据权利要求13所述的制造方法，其中，在所述元件沉积结构的竖直地蚀刻中，蚀刻剂包括氯气(Cl2)和氧气(O2)，并且所述分离层和所述元件沉积结构被同时蚀刻。
15.一种发光元件，所述发光元件包括：
第一导电型半导体，掺杂有第一极性；
活性层，设置在所述第一导电型半导体上；
第二导电型半导体，设置在所述活性层上并且掺杂有与所述第一极性相反的第二极性；
电极材料层，设置在所述第二导电型半导体上；以及
绝缘材料层，被设置为围绕所述第一导电型半导体的侧表面、所述第二导电型半导体的侧表面、所述活性层的侧表面和所述电极材料层的侧表面，
其中，所述第一导电型半导体的底表面是基本平坦的并且平行于所述第二导电型半导体的顶表面。
16.根据权利要求15所述的发光元件，其中，所述第一导电型半导体的所述底表面和所述第二导电型半导体的所述顶表面具有8nm Ra至12nm Ra的范围内的表面粗糙度。
17.根据权利要求16所述的发光元件，其中，所述发光元件在长轴方向上测量的长度在3.0μm至6.0μm的范围内，并且所述发光元件在与所述长轴方向交叉的另一方向上指定的长度在400nm至700nm的范围内。
18.一种显示装置，所述显示装置包括：
基底；
至少一个第一电极和至少一个第二电极，所述至少一个第一电极和所述至少一个第二电极在所述基底上在第一方向上延伸并且在与所述第一方向不同的第二方向上彼此间隔开；
至少一个发光元件，设置在所述第一电极与所述第二电极之间的分离空间中；
第一接触电极，部分地覆盖所述第一电极并且接触所述发光元件的第一端；以及
第二接触电极，与所述第一接触电极间隔开，并且部分地覆盖所述第二电极以接触所述发光元件的与所述第一端相对的第二端，
其中，所述发光元件具有平坦的形状，使得所述第一端和所述第二端的每个侧表面平行于与所述基底垂直的平面。
19.根据权利要求18所述的显示装置，其中，所述发光元件包括：
第一导电型半导体；
活性层，设置在所述第一导电型半导体上；
第二导电型半导体，设置在所述活性层上，并且具有与所述第一导电型半导体的极性相反的极性；
电极材料层，设置在所述第二导电型半导体上；以及
绝缘材料层，被设置为围绕所述第一导电型半导体的侧表面、所述活性层的侧表面、所述第二导电型半导体的侧表面和所述电极材料层的侧表面。
20.根据权利要求19所述的显示装置，其中，所述发光元件的所述第一端和所述第二端的每个侧表面具有在8nm Ra至12nm Ra的范围内的表面粗糙度。
CN201980051758.9A 2018-08-03 2019-01-14 发光元件及其制造方法和包括该发光元件的显示装置 Pending CN112534591A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020180090544A KR102557754B1 (ko) 2018-08-03 2018-08-03 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
KR10-2018-0090544 2018-08-03
PCT/KR2019/000537 WO2020027397A1 (ko) 2018-08-03 2019-01-14 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN112534591A true CN112534591A (zh) 2021-03-19

Family

ID=69231904

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980051758.9A Pending CN112534591A (zh) 2018-08-03 2019-01-14 发光元件及其制造方法和包括该发光元件的显示装置

Country Status (5)

Country Link
US (1) US20210167124A1 (zh)
EP (1) EP3832738A4 (zh)
KR (1) KR102557754B1 (zh)
CN (1) CN112534591A (zh)
WO (1) WO2020027397A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102502608B1 (ko) * 2018-06-11 2023-02-22 삼성디스플레이 주식회사 발광 소자, 그 제조방법 및 발광 소자를 포함하는 표시 장치
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20220077287A (ko) 2020-12-01 2022-06-09 삼성디스플레이 주식회사 표시 장치
CN112582515B (zh) * 2020-12-11 2021-09-28 苏州芯聚半导体有限公司 发光二极管及制作方法
KR102424066B1 (ko) * 2020-12-31 2022-07-21 국민대학교산학협력단 웨이퍼로부터 다수 개의 led 구조물을 분리하는 방법
WO2022215891A1 (ko) * 2021-04-06 2022-10-13 주식회사 디플랫 Led 구조체 제조방법 및 이를 이용한 led 구조체
KR102665449B1 (ko) * 2021-11-03 2024-05-10 (재)한국나노기술원 화합물 반도체 나노로드의 제조방법, 이를 이용하여 제조된 화합물 반도체 나노로드 및 화합물 반도체 나노로드 어레이
KR20240084919A (ko) * 2022-12-07 2024-06-14 주식회사 어드밴스트뷰테크널러지 디스플레이 장치용 로드형 발광소자 및 그 제조 방법

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320445A1 (en) * 2009-06-23 2010-12-23 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR20120022584A (ko) * 2010-07-28 2012-03-12 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 전극 프레임을 갖는 수직형 엘이디 다이 및 그 제조 방법
WO2012148231A2 (ko) * 2011-04-28 2012-11-01 국민대학교 산학협력단 초소형 led 소자 번들 및 그 제조방법
US20140145237A1 (en) * 2011-04-28 2014-05-29 Psi Co., Ltd. Subminiature led element and manufacturing method thereof
US20150228728A1 (en) * 2013-05-15 2015-08-13 International Business Machines Corporation Formation of large scale single crystalline graphene
US20160372514A1 (en) * 2015-06-16 2016-12-22 Au Optronics Corporation Light emitting diode display and manufacturing method thereof
EP3270424A1 (en) * 2016-07-15 2018-01-17 Samsung Display Co., Ltd. Bar-type led device and fabricating method thereof

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101457209B1 (ko) * 2008-09-29 2014-10-31 서울바이오시스 주식회사 발광 소자 및 그 제조방법
US9329433B2 (en) * 2010-03-12 2016-05-03 Sharp Kabushiki Kaisha Light-emitting device manufacturing method, light-emitting device, lighting device, backlight, liquid-crystal panel, display device, display device manufacturing method, display device drive method and liquid-crystal display device
JP6083191B2 (ja) * 2012-10-25 2017-02-22 株式会社Ihi 半導体デバイスの製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100320445A1 (en) * 2009-06-23 2010-12-23 Oki Data Corporation Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof
JP2011009268A (ja) * 2009-06-23 2011-01-13 Oki Data Corp 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置
KR20110061492A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 그라펜 및 무기물의 적층 구조체 및 이를 구비한 전기소자
KR20120022584A (ko) * 2010-07-28 2012-03-12 세미엘이디즈 옵토일렉트로닉스, 컴퍼니 리미티드 전극 프레임을 갖는 수직형 엘이디 다이 및 그 제조 방법
WO2012148231A2 (ko) * 2011-04-28 2012-11-01 국민대학교 산학협력단 초소형 led 소자 번들 및 그 제조방법
US20140145237A1 (en) * 2011-04-28 2014-05-29 Psi Co., Ltd. Subminiature led element and manufacturing method thereof
US20150228728A1 (en) * 2013-05-15 2015-08-13 International Business Machines Corporation Formation of large scale single crystalline graphene
US20160372514A1 (en) * 2015-06-16 2016-12-22 Au Optronics Corporation Light emitting diode display and manufacturing method thereof
EP3270424A1 (en) * 2016-07-15 2018-01-17 Samsung Display Co., Ltd. Bar-type led device and fabricating method thereof

Also Published As

Publication number Publication date
EP3832738A4 (en) 2022-09-14
US20210167124A1 (en) 2021-06-03
KR102557754B1 (ko) 2023-07-20
KR20200015871A (ko) 2020-02-13
EP3832738A1 (en) 2021-06-09
WO2020027397A1 (ko) 2020-02-06

Similar Documents

Publication Publication Date Title
US11810905B2 (en) Light emitting element, manufacturing method thereof, and display device including the light emitting element
KR102557754B1 (ko) 발광 소자, 이의 제조방법 및 발광 소자를 포함하는 표시 장치
CN112385045A (zh) 显示装置
US12002905B2 (en) Light emitting element, display device including the same, and method for manufacturing the display device
EP3582270B1 (en) Method of manufacturing a light emitting element and display device including the light emitting element
KR102545982B1 (ko) 표시 장치 및 그 제조 방법
CN112534581A (zh) 显示设备
US11949045B2 (en) Light emitting element structure and method of fabricating a light emitting element
CN113348563B (zh) 制造发光元件的方法和包括发光元件的显示装置
CN112689903A (zh) 用于制造发光元件的方法和包括发光元件的显示装置
US20220005991A1 (en) Light emitting device structure and method for manufacturing same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination