CN112531102A - Mtj底电极及其制造方法 - Google Patents
Mtj底电极及其制造方法 Download PDFInfo
- Publication number
- CN112531102A CN112531102A CN201910884168.6A CN201910884168A CN112531102A CN 112531102 A CN112531102 A CN 112531102A CN 201910884168 A CN201910884168 A CN 201910884168A CN 112531102 A CN112531102 A CN 112531102A
- Authority
- CN
- China
- Prior art keywords
- bottom electrode
- layer
- buffer layer
- mtj
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000463 material Substances 0.000 claims abstract description 113
- 239000000758 substrate Substances 0.000 claims abstract description 96
- 239000002184 metal Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000000059 patterning Methods 0.000 claims description 29
- 238000000151 deposition Methods 0.000 claims description 24
- 239000007769 metal material Substances 0.000 claims description 13
- 150000002736 metal compounds Chemical class 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 150000002739 metals Chemical class 0.000 claims description 2
- 238000005530 etching Methods 0.000 abstract description 41
- 238000001465 metallisation Methods 0.000 abstract description 9
- 239000007772 electrode material Substances 0.000 abstract description 3
- 238000000206 photolithography Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000356 contaminant Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000003670 easy-to-clean Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 239000005416 organic matter Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011185 multilayer composite material Substances 0.000 description 1
- 239000002120 nanofilm Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
本发明提供一种MTJ底电极及其制造方法。所述MTJ底电极包括：堆叠设置的底电极衬底层和底电极缓冲层，所述底电极衬底层下表面和底部导电金属直接接触，所述底电极缓冲层的上表面和磁性隧道结接触，其中，所述底电极缓冲层的材料的原子量小于所述底电极衬底层的材料的原子量。本发明能够提高刻蚀选择比，减小后段MTJ刻蚀过程中的金属沉积污染，且溅射到MTJ表面的底电极材料更易清洗。
Description
技术领域
本发明涉及磁性存储器技术领域，尤其涉及一种MTJ底电极及其制造方法。
背景技术
MRAM(Magnetic Random Access Memory，磁性随机存储器)被认为是未来的固态非易失性记忆体，具有读写速度快，非易失，抗辐照等优良属性。MRAM是以MTJ(MagneticTunnel Junction，磁性隧道结)作为信息存储位元，利用MTJ的磁电阻效应记录信息0和1。一般地，MTJ本身由20层以上的纳米薄膜组成，MTJ经由底电极接触底部导电金属。为了满足MTJ纳米多层膜磁电性能的需求，这个底电极需要具备良好的导电性和亚纳米量级的表面粗糙度。同时，MTJ底电极的材料和制造还需要考虑后续工艺的需求，比如，后续在底电极上制备MTJ时，会用到反溅射刻蚀工艺对MTJ材料进行刻蚀，并不可避免地将底电极材料溅射到MTJ表面，从而引入金属沉积污染。因此，底电极的材料应该具有一定的刻蚀选择比或者易于清洗，结构设计上应该尽量避免大面积的刻蚀暴露，从而不会在MTJ刻蚀过程中引入过多的金属沉积污染。
但是，现有的MTJ底电极制备工艺中，一般在加工到某一金属层或者某一金属层上方的金属通孔，形成底部导电金属后，直接在上方沉积一层底电极金属材料，并通过图案化该底电极金属材料，进而得到MTJ底电极。
在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：
现有工艺制备出的MTJ底电极，底电极结构和材料单一，无法满足后续工艺的所有技术要求。
发明内容
为解决上述问题，本发明提供一种MTJ底电极及其制造方法，能够提高刻蚀选择比，减小后段MTJ刻蚀过程中的金属沉积污染，且溅射到MTJ表面的底电极材料更易清洗。
第一方面，本发明提供一种MTJ底电极，包括：堆叠设置的底电极衬底层和底电极缓冲层，所述底电极衬底层下表面和底部导电金属直接接触，所述底电极缓冲层的上表面和磁性隧道结接触，其中，所述底电极衬底层和所述底电极缓冲层均采用金属或者金属化合物，所述底电极缓冲层的金属材料的原子量小于所述底电极衬底层的金属材料的原子量。
可选地，所述底电极衬底层的材料包括Ta、TaN、Cu、W、Co和Ru中的一种，所述底电极缓冲层的材料包括Ti、TiN、TiC、TiNO和TiO中的一种。
第二方面，本发明提供一种MTJ底电极的制造方法，包括：
提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
在所述基底上沉积第二介质层；
图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
在图案化的第二介质层上以及所述孔洞中沉积底电极衬底层材料；
平坦化所述底电极衬底层材料以形成底电极衬底层，所述底电极衬底层具有与所述第二介质层平齐的表面；
在图案化的第二介质层上和所述底电极衬底层上沉积底电极缓冲层材料；
图案化所述底电极缓冲层材料，以形成与所述底电极衬底层对准的底电极缓冲层。
第三方面，本发明提供一种MTJ底电极的制造方法，包括：
提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
在所述基底上沉积第二介质层；
图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
在图案化的第二介质层上以及所述孔洞中依次沉积底电极衬底层材料和底电极缓冲层材料；
平坦化所述底电极缓冲层材料，使得所述底电极缓冲层材料具有一平坦化表面；
图案化所述底电极缓冲层材料和所述底电极衬底层材料，以形成对准的底电极缓冲层和底电极衬底层。
可选地，图案化所述底电极缓冲层材料使用与图案化所述第二介质层相同的光罩，所述光罩的特征尺寸与所述底部导电金属的宽度相同。
可选地，所述孔洞的侧壁为倾斜状，使其剖面呈上底宽度大于下底宽度的梯形。
可选地，所述底电极衬底层的材料和所述底电极缓冲层的材料为金属或者金属化合物，其中，所述底电极缓冲层的金属材料的原子量小于所述底电极衬底层的金属材料的原子量。
可选地，所述底电极衬底层的材料包括Ta、TaN、Cu、W、Co和Ru中的一种，所述底电极缓冲层的材料包括Ti、TiN、TiC、TiNO和TiO中的一种。
本发明提供的MTJ底电极及其制造方法，对MTJ底电极结构和材料作了改进，所述MTJ底电极包括堆叠设置的底电极衬底层和底电极缓冲层，所述底电极衬底层下表面和底部导电金属直接接触，所述底电极缓冲层的上表面和磁性隧道结接触，其中，所述底电极衬底层和所述底电极缓冲层均采用金属或者金属化合物，所述底电极缓冲层的金属材料的原子量小于所述底电极衬底层的金属材料的原子量。与现有技术相比，本发明提高了底电极的刻蚀选择比，便于后段工艺实现MTJ刻蚀，在MTJ刻蚀过程中，能够减少MTJ的金属沉积污染，且易于清洗。
附图说明
图1为本发明一实施例的MTJ底电极的制造方法的流程示意图；
图2A～图2I为本发明一实施例的MTJ底电极制造过程的剖面结构示意图；
图2J为本发明一实施例中图案化底电极缓冲层的另一种方式；
图3为本发明另一实施例的MTJ底电极的制造方法的流程示意图；
图4A～图4H为本发明另一实施例的MTJ底电极制造过程的剖面结构示意图；
图4I为本发明一实施例中图案化底电极缓冲层的另一种方式。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明一实施例提供一种MTJ底电极的制造方法，如图1所示，所述方法包括：
S101、提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
S102、在所述基底上沉积第二介质层；
S103、图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
S104、在图案化的第二介质层上以及所述孔洞中沉积底电极衬底层材料；
S105、平坦化所述底电极衬底层材料以形成底电极衬底层，所述底电极衬底层具有与所述第二介质层平齐的表面；
S106、在图案化的第二介质层上和所述底电极衬底层上沉积底电极缓冲层材料；
S107、图案化所述底电极缓冲层材料，以形成与所述底电极衬底层对准的底电极缓冲层。
本发明实施例提供的MTJ底电极的制造方法，底电极衬底层通过平坦化工艺实现图案化，不包含金属刻蚀工艺，避免了化学腐蚀。同时底电极缓冲层可以在MTJ位元刻蚀完成后再进行图案化，减少了MTJ刻蚀过程中的金属沉积。另外，图案化底电极缓冲层和图案化第二介质层使用相同的光罩，有效降低成本并提升不同层间的对准度。
具体地，步骤S101中，如图2A所示，基底100为带有CMOS或者二极管选择器的衬底晶圆，经前段工艺已经加工至某个底部导电金属层(BM)或某个底部导电金属层之上的底部通孔(BV)，底部通孔BV填充有底部导电金属101，底部导电金属101的材料可以是Cu，Al,W,Co,TiN,TaN等材料中的一种或多种。底部导电金属101周围填充有第一介质层102。
步骤S102中，如图2B所示，将第二介质层103沉积在基底100上，一般在沉积第二介质层103之前，需要对基底100进行清洗去除表面颗粒污染物，本实施例中，可以采用物理气相沉积PVD或者化学气相沉积CVD工艺形成第二介质层103，第二介质层103不导电，无磁性。优选地，第二介质层103材料可以是氧化硅SiO或者氮化硅SiN。
步骤S103中，如图2C所示，通过光刻和刻蚀，在第二介质层103中形成孔洞，孔洞的侧壁为倾斜状，使其剖面呈一个倒的梯形，上底的宽度大于下底的宽度，且孔洞的侧壁倾角通过改变工艺条件可以调整，以便在实现最优化平整度的基础上在MTJ刻蚀的过刻蚀过程中可调节底电极金属刻蚀量。孔洞与前段工艺形成的BM或BV对准，即与底部导电金属101对准，形成孔洞使用的光罩的特征尺寸(CD)与底部导电金属101的宽度相同。刻蚀结束后进行清洗，如无特殊说明，本申请中，图案化工艺包括相关的光刻、刻蚀以及清洗。
步骤S104中，如图2D所示，在图案化的第二介质层103和孔洞中沉积底电极衬底层材料104。沉积方法可以是物理气相沉积、化学气相沉积或者电镀；底电极衬底层材料104可以是金属、金属化合物、导电有机物等各种导电材料，优选地，是原子量较大的Ta、TaN、Cu、W、Co或者Ru等材料。
接着，步骤S105中，如图2E所示，平坦化所述底电极衬底层材料104，可以使用化学机械抛光，停止层为第二介质层103，抛光深度要超过孔洞外的薄膜沉积厚度，以形成分离的底电极衬底层104a，所述底电极衬底层104a具有与所述第二介质层103平齐的表面；
步骤S106中，如图2F所示，在图案化的第二介质层103上和所述底电极衬底层104a上沉积底电极缓冲层材料105；沉积方法包括物理气相沉积、化学气相沉积或者电镀；底电极缓冲层材料105可以是金属、金属化合物、导电有机物等各种导电材料，优选地是原子量较小的Ti、TiN、TiC、TiNO或者TiO等材料。
对于步骤S107，所述图案化所述底电极缓冲层材料的步骤在执行完后段工艺的MTJ刻蚀之后再进行，参考图2G～图2I，在执行所述图案化所述底电极缓冲层材料的步骤之前，在底电极缓冲层材料105上进一步沉积MTJ材料层106，然后图案化所述MTJ材料层106，以形成MTJ位元106a，在形成的MTJ位元106a周围填充介质107，并通过抛光工艺形成平坦化表面。最后，通过光刻和刻蚀，去除所述底电极缓冲层材料105的一部分及其上方的介质，形成底电极缓冲层105a。需要说明的是，图案化所述底电极缓冲层材料使用与图案化所述第二介质层相同的光罩，所述光罩的特征尺寸与所述底部导电金属的宽度相同。
另外，可选地，所述图案化所述底电极缓冲层材料的步骤在执行后段工艺的MTJ刻蚀时同步进行，即MTJ刻蚀过程中通过增加过刻蚀量的方法形成底电极缓冲层。参考图2J，在底电极缓冲层材料105上进一步沉积MTJ材料层106之后，通过光刻和刻蚀，去除所述底电极缓冲层材料105的一部分及其上方的MTJ材料层，形成底电极缓冲层105a。
本发明另一实施例提供一种MTJ底电极的制造方法，如图3所示，所述方法包括：
S201、提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
S202、在所述基底上沉积第二介质层；
S203、图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
S204、在图案化的第二介质层上以及所述孔洞中依次沉积底电极衬底层材料和底电极缓冲层材料；
S205、平坦化所述底电极缓冲层材料，使得所述底电极缓冲层材料具有一平坦化表面；
S206、图案化所述底电极缓冲层材料和所述底电极衬底层材料，以形成对准的底电极缓冲层和底电极衬底层。
本发明实施例提供的MTJ底电极的制造方法，底电极缓冲层和底电极衬底层可以在MTJ位元刻蚀完成后再进行图案化，减少了MTJ刻蚀过程中的金属沉积。另外，图案化底电极缓冲层、底电极衬底层和图案化第二介质层使用相同的光罩，有效降低成本并提升不同层间的对准度。
具体地，步骤S201中，如图4A所示，基底200为带有CMOS或者二极管选择器的衬底晶圆，经前段工艺已经加工至某个底部导电金属层(BM)或某个底部导电金属层之上的底部通孔(BV)，底部通孔BV填充有底部导电金属201，底部导电金属201的材料可以是Cu，Al,W,Co,TiN,TaN等材料中的一种或多种。底部导电金属201周围填充有第一介质层202。
步骤S202中，如图4B所示，将第二介质层203沉积在基底200上，一般在沉积第二介质层203之前，需要对基底200进行清洗去除表面颗粒污染物，本实施例中，可以采用物理气相沉积PVD或者化学气相沉积CVD工艺形成第二介质层203，第二介质层203不导电，无磁性。优选地，第二介质层203材料可以是氧化硅SiO或者氮化硅SiN。
步骤S203中，如图4C所示，通过光刻和刻蚀，在第二介质层203中形成孔洞，孔洞的侧壁为倾斜状，使其剖面呈一个倒的梯形，上底的宽度大于下底的宽度，且孔洞的侧壁倾角通过改变工艺条件可以调整，以便在实现最优化平整度的基础上在MTJ刻蚀的过刻蚀过程中可调节底电极金属刻蚀量。孔洞与前段工艺形成的BM或BV对准，即与底部导电金属201对准，形成孔洞使用的光罩的特征尺寸(CD)与底部导电金属201的宽度相同。刻蚀结束后进行清洗，如无特殊说明，本申请中，图案化工艺包括相关的光刻、刻蚀以及清洗。
步骤S204中，如图4D所示，在图案化的第二介质层203上以及孔洞中依次沉积底电极衬底层材料204和底电极缓冲层材料205。底电极缓冲层材料205的沉积厚度要大于孔洞的深度。沉积方法可以是物理气相沉积、化学气相沉积或者电镀或者其任意组合；底电极衬底层材料204和底电极缓冲层材料205可以是金属、金属化合物、导电有机物等各种导电材料，需要保证底电极缓冲层材料205的原子量小于底电极衬底层材料204的原子量。优选地，底电极衬底层材料204是原子量较大的Ta、TaN、Cu、W、Co或者Ru等材料，底电极缓冲层材料205是原子量较小的Ti、TiN、TiC、TiNO或者TiO等材料。
接着，步骤S205中，如图4E所示，平坦化所述底电极缓冲层材料205，使得所述底电极缓冲层材料205具有一平坦化表面；这里可以使用化学机械抛光，抛光深度要小于孔洞外的底电极缓冲层材料205的薄膜沉积厚度，抛光后，底电极衬底层材料204和底电极缓冲层材料205仍然是一层连续的金属薄膜。
对于步骤S206，图案化所述底电极缓冲层材料205和所述底电极衬底层材料204的步骤在执行完后段工艺的MTJ刻蚀之后再进行，参考图4F～图4H，在执行所述图案化所述底电极缓冲层材料和所述底电极衬底层材料的步骤之前，在平坦化的底电极缓冲层材料205上进一步沉积MTJ材料层206；然后图案化所述MTJ材料层206，以形成MTJ位元206a，在形成的MTJ位元206a周围填充介质207，并通过抛光工艺形成平坦化表面；最后，通过光刻和刻蚀，形成对准的底电极缓冲层205a和底电极衬底层204a。需要说明的是，图案化所述底电极缓冲层材料使用与图案化所述第二介质层相同的光罩，所述光罩的特征尺寸与所述底部导电金属的宽度相同。
另外，可选地，图案化所述底电极缓冲层材料205和所述底电极衬底层材料204的步骤在执行后段工艺的MTJ刻蚀时同步进行，即MTJ刻蚀过程中通过增加过刻蚀量的方法形成底电极缓冲层。参考图4I，在平坦化的底电极缓冲层材料205上进一步沉积MTJ材料层206之后，通过光刻和刻蚀，去除所述底电极缓冲层材料205、底电极衬底层204的一部分及其上方的MTJ材料层，形成底电极缓冲层205a和底电极衬底层204a。
本发明另一实施例还提供一种MTJ底电极，可以参考图2I、图2J、图4H和图4I中的任意一幅附图，所述MTJ底电极包括：堆叠设置的底电极衬底层104a(或者204a)和底电极缓冲层105a(或者205a)，所述底电极衬底层下表面和底部导电金属直接接触，所述底电极缓冲层的上表面和磁性隧道结接触。其中，所述底电极衬底层的材料和所述底电极缓冲层的材料为金属、金属化合物或导电有机物，所述底电极缓冲层的材料的原子量小于所述底电极衬底层的材料的原子量。优选地，底电极衬底层材料是原子量较大的Ta、TaN、Cu、W、Co或者Ru等材料，底电极缓冲层材料是原子量较小的Ti、TiN、TiC、TiNO或者TiO等材料。
本发明实施例提供的MTJ底电极，底电极使用多层复合材料，其中衬底层材料优选原子量大的金属或者金属化合物，可起到防扩散、实现导电接触和易于平整化等作用；缓冲层材料选择原子序数小的金属材料和金属化合物，可减少后段MTJ刻蚀工艺中的MTJ侧壁金属沉积并在产生金属沉积后也易于去除，同时可提高刻蚀选择比起到停止层的作用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种MTJ底电极，其特征在于，包括：堆叠设置的底电极衬底层和底电极缓冲层，所述底电极衬底层下表面和底部导电金属直接接触，所述底电极缓冲层的上表面和磁性隧道结接触，其中，所述底电极衬底层和所述底电极缓冲层均采用金属或者金属化合物，所述底电极缓冲层的金属材料的原子量小于所述底电极衬底层的金属材料的原子量。
2.根据权利要求1所述的MTJ底电极，其特征在于，所述底电极衬底层的材料包括Ta、TaN、Cu、W、Co和Ru中的一种，所述底电极缓冲层的材料包括Ti、TiN、TiC、TiNO和TiO中的一种。
3.一种MTJ底电极的制造方法，其特征在于，所述方法包括：
提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
在所述基底上沉积第二介质层；
图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
在图案化的第二介质层上以及所述孔洞中沉积底电极衬底层材料；
平坦化所述底电极衬底层材料以形成底电极衬底层，所述底电极衬底层具有与所述第二介质层平齐的表面；
在图案化的第二介质层上和所述底电极衬底层上沉积底电极缓冲层材料；
图案化所述底电极缓冲层材料，以形成与所述底电极衬底层对准的底电极缓冲层。
4.一种MTJ底电极的制造方法，其特征在于，所述方法包括：
提供一基底，所述基底包括底部导电金属以及围绕所述底部导电金属的第一介质层；
在所述基底上沉积第二介质层；
图案化所述第二介质层，在所述第二介质层中形成孔洞，以暴露所述底部导电金属；
在图案化的第二介质层上以及所述孔洞中依次沉积底电极衬底层材料和底电极缓冲层材料；
平坦化所述底电极缓冲层材料，使得所述底电极缓冲层材料具有一平坦化表面；
图案化所述底电极缓冲层材料和所述底电极衬底层材料，以形成对准的底电极缓冲层和底电极衬底层。
5.根据权利要求3或4所述的方法，其特征在于，图案化所述底电极缓冲层材料使用与图案化所述第二介质层相同的光罩，所述光罩的特征尺寸与所述底部导电金属的宽度相同。
6.根据权利要求3或4所述的方法，其特征在于，所述孔洞的侧壁为倾斜状，使其剖面呈上底宽度大于下底宽度的梯形。
7.根据权利要求3或4所述的方法，其特征在于，所述底电极衬底层的材料和所述底电极缓冲层的材料为金属或者金属化合物，其中，所述底电极缓冲层的金属材料的原子量小于所述底电极衬底层的金属材料的原子量。
8.根据权利要求7所述的方法，其特征在于，所述底电极衬底层的材料包括Ta、TaN、Cu、W、Co和Ru中的一种，所述底电极缓冲层的材料包括Ti、TiN、TiC、TiNO和TiO中的一种。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910884168.6A CN112531102B (zh) | 2019-09-18 | 2019-09-18 | Mtj底电极及其制造方法 |
| PCT/CN2020/104919 WO2021052009A1 (zh) | 2019-09-18 | 2020-07-27 | Mtj底电极及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910884168.6A CN112531102B (zh) | 2019-09-18 | 2019-09-18 | Mtj底电极及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112531102A true CN112531102A (zh) | 2021-03-19 |
| CN112531102B CN112531102B (zh) | 2023-04-07 |
Family
ID=74883986
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910884168.6A Active CN112531102B (zh) | 2019-09-18 | 2019-09-18 | Mtj底电极及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112531102B (zh) |
| WO (1) | WO2021052009A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040160700A1 (en) * | 2003-02-18 | 2004-08-19 | Tdk Corporation | Pattern forming method, method of manufacturing magneto-resistive device and magnetic head using same, and head suspension assembly and magnetic disk apparatus |
| US20120139019A1 (en) * | 2010-12-02 | 2012-06-07 | Fujitsu Semiconductor Limited | Magnetoresistive effect element and method of manufacturing magnetoresistive effect element |
| CN104518082A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器及其形成方法 |
| US20150263271A1 (en) * | 2014-03-13 | 2015-09-17 | Makoto Nagamine | Magnetoresistive element and manufacturing method of the same |
| US20150325622A1 (en) * | 2014-05-08 | 2015-11-12 | GlobalFoundries, Inc. | Integrated circuits having magnetic tunnel junctions (mtj) and methods for fabricating the same |
| US20170069835A1 (en) * | 2015-09-09 | 2017-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing magnetoresistive memory device |
| KR20170045080A (ko) * | 2015-10-15 | 2017-04-26 | 삼성전자주식회사 | 자기 메모리 장치 |
| US20180358070A1 (en) * | 2017-06-09 | 2018-12-13 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of fabricating the same |
| CN110112288A (zh) * | 2019-06-14 | 2019-08-09 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109980081B (zh) * | 2017-12-28 | 2023-10-20 | 中电海康集团有限公司 | 可自停止抛光的mram器件的制作方法与mram器件 |
-
2019
- 2019-09-18 CN CN201910884168.6A patent/CN112531102B/zh active Active
-
2020
- 2020-07-27 WO PCT/CN2020/104919 patent/WO2021052009A1/zh active Application Filing
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040160700A1 (en) * | 2003-02-18 | 2004-08-19 | Tdk Corporation | Pattern forming method, method of manufacturing magneto-resistive device and magnetic head using same, and head suspension assembly and magnetic disk apparatus |
| US20120139019A1 (en) * | 2010-12-02 | 2012-06-07 | Fujitsu Semiconductor Limited | Magnetoresistive effect element and method of manufacturing magnetoresistive effect element |
| CN104518082A (zh) * | 2013-09-30 | 2015-04-15 | 中芯国际集成电路制造(上海)有限公司 | 磁阻存储器及其形成方法 |
| US20150263271A1 (en) * | 2014-03-13 | 2015-09-17 | Makoto Nagamine | Magnetoresistive element and manufacturing method of the same |
| US20150325622A1 (en) * | 2014-05-08 | 2015-11-12 | GlobalFoundries, Inc. | Integrated circuits having magnetic tunnel junctions (mtj) and methods for fabricating the same |
| US20170069835A1 (en) * | 2015-09-09 | 2017-03-09 | Kabushiki Kaisha Toshiba | Method of manufacturing magnetoresistive memory device |
| KR20170045080A (ko) * | 2015-10-15 | 2017-04-26 | 삼성전자주식회사 | 자기 메모리 장치 |
| US20180358070A1 (en) * | 2017-06-09 | 2018-12-13 | Samsung Electronics Co., Ltd. | Magnetic memory device and method of fabricating the same |
| CN110112288A (zh) * | 2019-06-14 | 2019-08-09 | 上海磁宇信息科技有限公司 | 一种制备磁性隧道结单元阵列的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112531102B (zh) | 2023-04-07 |
| WO2021052009A1 (zh) | 2021-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102330561B1 (ko) | 비에칭 자기 정렬 자석 터널 접합(mtj) 디바이스 구조물 | |
| US9959500B1 (en) | Embedded spin transfer torque memory for cellular neural network based processing unit | |
| TWI282162B (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| KR102099191B1 (ko) | 내장된 자기 터널 접합을 포함하는 로직 칩 | |
| US6979526B2 (en) | Lithography alignment and overlay measurement marks formed by resist mask blocking for MRAMs | |
| US9312476B2 (en) | Magnetic memory | |
| JP4583997B2 (ja) | 磁気メモリセルアレイおよびその製造方法 | |
| US20150104882A1 (en) | Fabrication method for high-density mram using thin hard mask | |
| CN110970550A (zh) | 磁阻元件及其制作方法 | |
| US7892936B1 (en) | Self aligned integration of high density phase change memory with thin film access device | |
| US6635496B2 (en) | Plate-through hard mask for MRAM devices | |
| WO2011049623A1 (en) | A novel bit line preparation method in mram fabrication | |
| WO2005096371A1 (en) | Method of fabricating a mram device | |
| CN1729538A (zh) | 磁阻式随机存取存储器技术中改善磁堆栈表面粗糙度的双层化学机械抛光方法 | |
| US10770652B2 (en) | Magnetic tunnel junction (MTJ) bilayer hard mask to prevent redeposition | |
| US11189791B2 (en) | Integrated circuit and fabrication method thereof | |
| CN102683584A (zh) | 集成标准cmos工艺的金属氧化物电阻存储器及其制备方法 | |
| JP2010165980A (ja) | 磁性記憶素子を用いた半導体集積回路装置の製造方法 | |
| JP3877490B2 (ja) | 磁気素子およびその製造方法 | |
| CN102683585A (zh) | 集成标准cmos工艺的电阻存储器及其制备方法 | |
| CN108376690B (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| CN112531102B (zh) | Mtj底电极及其制造方法 | |
| WO2021051969A1 (zh) | 磁性隧道结的制备方法 | |
| US11239086B2 (en) | Back end memory integration process | |
| JP7196289B2 (ja) | 磁気トンネル接合部への上部接点を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |