CN112530858A - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN112530858A CN112530858A CN201910888564.6A CN201910888564A CN112530858A CN 112530858 A CN112530858 A CN 112530858A CN 201910888564 A CN201910888564 A CN 201910888564A CN 112530858 A CN112530858 A CN 112530858A
- Authority
- CN
- China
- Prior art keywords
- etching
- layer
- stop layer
- hole
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 129
- 238000004381 surface treatment Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000000463 material Substances 0.000 claims abstract description 23
- 229910052751 metal Inorganic materials 0.000 claims description 53
- 239000002184 metal Substances 0.000 claims description 53
- 239000007864 aqueous solution Substances 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 230000035484 reaction time Effects 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- -1 carbon silicon oxide hydride Chemical compound 0.000 description 1
- VZGDMQKNWNREIO-UHFFFAOYSA-N carbon tetrachloride Substances ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件的形成方法，其形成方法包括：提供基底，在基底上形成刻蚀停止层；在刻蚀停止层上形成金属间介质层；刻蚀金属间介质层，在金属间介质层内形成通孔，通孔的底部暴露出刻蚀停止层的表面；对通孔底部的刻蚀停止层进行表面处理。本发明对通孔底部暴露出的刻蚀停止层进行表面处理，改变通孔暴露出的刻蚀停止层的材料性质，使得通孔底部暴露出的刻蚀停止层的刻蚀速率发生改变，后续沿着通孔侧壁继续刻蚀通孔底部的刻蚀停止层的时候，未暴露出的刻蚀停止层不会遭到刻蚀的作用，刻蚀工艺就停止在需要刻蚀的暴露出的刻蚀停止层上，从而使得形成的半导体器件的性能和质量得到提高。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体集成电路工艺技术的不断进步，当半导体器件缩小至深亚微米的范围时，半导体器件之间的高性能、高密度连接需要通过互连结构实现。互连结构中易形成寄生电阻和寄生电容，从而出现寄生效应，导致金属连线传递的时间延迟，人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。
为了克服互连中的寄生效应，在大规模集成电路后段工艺互连的集成工艺中，一方面，寄生电容正比于互连层绝缘介质的相对介电常数K，因此使用低K材料尤其是超低介电常数(Ultra-low dielectric constant，ULK)的材料代替传统的SiO2介质材料已成为满足高速芯片的发展的需要，另一方面，由于铜具有较低的电阻率、优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，以提高半导体器件的性能。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供基底，在所述基底上形成刻蚀停止层；在所述刻蚀停止层上形成金属间介质层；刻蚀所述金属间介质层，在所述金属间介质层内形成通孔，所述通孔的底部暴露出所述刻蚀停止层的表面；对所述通孔底部的所述刻蚀停止层进行表面处理。
可选的，所述通孔的底部暴露出的所述刻蚀停止层的刻蚀速率与未暴露的所述刻蚀停止层的刻蚀速率的比值为5:1～20:1。
可选的，所述刻蚀停止层的材料为氮化铝或氧化铝。
可选的，当所述刻蚀停止层的材料为氮化铝时，所述表面处理的工艺参数包括：采用O2或O3的等离子体，反应温度为20～200℃，反应时间为20～100秒。
可选的，当所述刻蚀停止层的材料为氧化铝时，所述表面处理的工艺参数包括：采用N2或NH3的等离子体，反应温度为20～200℃，反应时间为20～100秒。
可选的，所述基底包括衬底、金属层和介质层，所述介质层位于所述衬底上，所述介质层内形成有接触孔，所述金属层填充满所述接触孔。
可选的，在刻蚀所述金属间介质层之前，还包括：在所述金属间介质层上形成硬掩膜层。
可选的，刻蚀所述金属间介质层，在所述金属间介质层内形成所述通孔的工艺为干法刻蚀工艺。
可选的，对所述通孔底部的所述刻蚀停止层进行表面处理后，还包括：刻蚀去除经过表面处理后的所述刻蚀停止层，至暴露出所述基底的表面。
可选的，刻蚀去除经过表面处理后的所述刻蚀停止层的工艺为湿法刻蚀工艺。
可选的，所述湿法刻蚀工艺的工艺参数包括：采用1:100～1:10000的HF水溶液或1:100～1:10000的HCL水溶液或1:100～1:10000的NH4OH水溶液，刻蚀时间为20～300秒。
与现有技术相比，本发明的技术方案具有以下优点：
在基底上形成刻蚀停止层之后，刻蚀停止层上形成金属间介质层，对金属间介质层进行刻蚀形成通孔，通孔的底部暴露出刻蚀停止层的表面，对通孔底部暴露出的刻蚀停止层进行表面处理，改变通孔暴露出的刻蚀停止层的材料性质，使得通孔底部暴露出的刻蚀停止层的刻蚀速率发生改变，后续沿着通孔侧壁继续刻蚀通孔底部的刻蚀停止层的时候，位于金属间介质层底部未暴露出的刻蚀停止层不会遭到刻蚀的作用，且刻蚀工艺就停止在需要刻蚀的暴露出的刻蚀停止层上，不会伤害到刻蚀停止层底部覆盖的其他结构，从而使得形成的半导体器件的性能和质量得到提高。
附图说明
图1至图7是一实施例中半导体器件的结构示意图；
图8至图14是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
目前形成的互连结构的质量差，从而造成形成的半导体器件的性能不稳定，限制了半导体器件的使用，具体的形成过程参考图1至图7。
首先参考图1，提供衬底100，在衬底100上形成介质层110，刻蚀所述介质层110，在所述介质层110内形成第一通孔111。
参考图2，在所述通孔111内填充第一金属层120，平坦化所述第一金属层120至顶部表面与所述介质层110的顶部表面齐平。
参考图3，在所述介质层110和所述第一金属层120上形成刻蚀停止层130。
参考图4，在所述刻蚀停止层130上形成金属间介质层140。
参考图5，刻蚀所述金属间介质层140，在所述金属间介质层140内形成第二通孔141，所述第二通孔141的底部表面暴露出所述刻蚀停止层130的表面。
参考图6，以所述金属间介质层140为掩膜，沿着所述第二通孔141的侧壁继续刻蚀所述刻蚀停止层130，至暴露出所述第一金属层120的顶部表面。
参考图7，在所述第二通孔141内填充满第二金属层150，平坦化所述第二金属层150至顶部表面与所述金属间介质层140的顶部齐平。
发明人发现，利用这种方法形成的半导体器件具有较差的稳定性，在使用的过程中容易出现失效等现象，限制了半导体器件的使用。在以所述金属间介质层140为掩膜，沿着所述第二通孔141的侧壁继续刻蚀所述刻蚀停止层130至暴露出所述第一金属层120的顶部表面时，刻蚀工艺不仅将所述第一金属层120顶部的所述刻蚀停止层130去除掉，同时位于所述金属间介质层140底部的部分所述刻蚀停止层130也会被刻蚀掉，在形成第二金属层150时，在所述金属间介质层140和所述刻蚀停止层130之间仍有孔洞的存在(图7虚线部分)，这就影响后续形成的半导体器件的质量。
发明人研究发现，刻蚀所述金属间介质层，在所述金属间介质层内形成所述通孔后，对所述通孔暴露出的所述刻蚀停止层进行表面处理，改变所述通孔暴露出来的所述刻蚀停止层的材料性质，后续在刻蚀去除所述通孔暴露出来的所述刻蚀停止层时，不仅保证了刻蚀工艺只刻蚀去除所述通孔暴露出来的所述刻蚀停止层，不会对所述金属间介质层底部覆盖的所述刻蚀停止层造成损伤，而且保证刻蚀工艺只作用在所述通孔暴露出来的所述刻蚀停止层上，不会对所述刻蚀停止层底部的金属层造成损伤，从而提高形成的半导体器件的性能和质量。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图8至图14是本发明一实施例中半导体器件形成过程的结构示意图。
首先参考图8，提供基底200，在所述基底200上形成刻蚀停止层300。
本实施例中，所述基底200包括衬底201、金属层202和介质层203，所述介质层203位于所述衬底201上，所述介质层203内形成有接触孔204，所述金属层202填充满所述接触孔204。
本实施例中，所述衬底201的材料为单晶硅；其他实施例中，所述衬底201的材料还可为多晶硅、非晶硅、硅、锗、锗化硅、砷化镓等半导体材料。
本实施例中，所述衬底201上形成存储器件和逻辑器件(图中未示出)。
本实施例中，所述刻蚀停止层300的材料为氮化铝；其他实施例中，所述刻蚀停止层300的材料为氧化铝。
本实施例中，采用化学气相沉积形成所述刻蚀停止层300；其他实施例中，还可采用原子层气相沉积法或物理气相沉积法形成所述刻蚀停止层300。
本实施例中，形成所述刻蚀停止层300的工艺参数包括：化学气相沉积的温度为200～400℃，反应气体包括Al(CH3)3、NH3和H2O的混合气体，混合气体的流量为200～1000sccm。
本实施例中，利用在所述基底200上形成所述刻蚀停止层300作为保护层，在后续的刻蚀工艺中所述刻蚀停止层300保证所述基底200表面不受损伤，从而提高形成的半导体器件的质量。
参考图9，在所述刻蚀停止层300上形成所述金属间介质层400。
所述金属间介质层400的材料为介电常数小于2.5的材料。
本实施例中，所述金属间介质层400的材料为：氧化硅；其他实施例中，所述金属间介质层400的材料还可为黑金刚石(black diamond)、碳硅氧氢化物(SiCOH)、掺氟的二氧化硅(FSG)、掺硼的二氧化硅(BSG)、掺磷的二氧化硅(PSG)、掺硼磷的二氧化硅(BPSG)、氢化硅倍半氧烷或甲基硅倍半氧烷等。
本实施例中，采用旋涂工艺形成所述金属间介质层400；其他实施例中，还可采用化学气相沉积法或物理气相沉积法或原子层气相沉积法形成所述金属间介质层400。
参考图10，在所述金属间介质层400上形成硬掩膜层410。
本实施例中，所述硬掩膜层410的材料为氮化硅；其他实施例中，所述硬掩膜层410的材料还可为碳化硅、氧化硅或氮氧化硅等。
本实施例中，在所述金属间介质层400上形成所述硬掩膜层410；其他实施例中，还可不在所述金属间介质层400上形成所述硬掩膜层410。
本实施例中，在所述金属间介质层400的表面形成所述硬掩膜层410的原因是便于图形的准确传递，保证图形的准确性。
参考图11，刻蚀所述金属间介质层400，在所述金属间介质层400内形成通孔420，所述通孔420的底部暴露出所述刻蚀停止层300的表面。
本实施例中，采用干法刻蚀工艺依次刻蚀所述硬掩膜层410、所述金属间介质层400，在所述金属间介质层400内形成通孔420，所述通孔420的底部暴露出所述刻蚀停止层300的表面。
本实施例中，所述干法刻蚀的工艺参数包括：采用的刻蚀气体为CF4，CCl4的混合气体，混合气体的流量为100～500sccm；功率范围500～2000W、频率13.56M HZ的射频功率进行解离，刻蚀温度为20～200℃。
参考图12，对所述通孔420底部的所述刻蚀停止层300进行表面处理。
图中箭头表示表面处理的离子流向。
本实施例中，所述表面处理为等离子体表面处理法；其他实施例中，所述表面处理还可为离子掺杂表面处理法。
本实施例中，经过表面处理后，所述通孔420的底部暴露出的所述刻蚀停止层300的刻蚀速率与未暴露的所述刻蚀停止层3000的刻蚀速率的比值为5:1～20:1。
本实施例中，经过表面处理后，所述通孔420底部暴露出的所述刻蚀停止层300的材料性质得到改变。
本实施例中，经过表面处理后，所述通孔420的底部暴露出的所述刻蚀停止层300的刻蚀速率远大于未暴露出的所述刻蚀停止层300的刻蚀速率，这就保证在刻蚀去除所述通孔420底部暴露出的所述刻蚀停止层300时，刻蚀工艺只将所述通孔420底部暴露出的所述刻蚀停止层300去除，不会损伤到所述金属间介质层400底部覆盖的所述刻蚀停止层300，保证不会在所述通孔420侧壁的所述刻蚀停止层300和所述金属间介质层400之间形成孔洞，从而保证了刻蚀后的所述刻蚀停止层的质量，提高了形成的半导体器件的性能稳定性；同时在刻蚀去除所述通孔420暴露出的所述刻蚀停止层300时，保证刻蚀工艺停止在所述金属层202上的所述刻蚀停止层300上，不会损伤到所述金属层202，保证了形成的所述金属层202的质量，便于提高形成的半导体器件的质量。
所述刻蚀停止层300的材料为氮化铝或氧化铝。
本实施例中，所述刻蚀停止层300的材料为氮化铝时，所述表面处理的工艺参数包括：采用O2或O3的等离子体对表面进行处理，反应温度为20～200℃，反应时间为20～100秒。
其他实施例中，所述刻蚀停止层300的材料为氧化铝时，所述表面处理的工艺参数包括：采用N2或NH3的等离子体对表面进行处理，反应温度为20～200℃，反应时间为20～100秒。
参考图13，刻蚀去除经过表面处理后的所述刻蚀停止层300，至暴露出所述基底200的表面。
本实施例中，刻蚀去除经过表面处理后的所述刻蚀停止层300至暴露出所述金属层202的表面。
本实施例中，采用湿法刻蚀工艺去除经过表面处理后的所述刻蚀停止层300。
其他实施例中，还可采用干法刻蚀工艺等去除经过表面处理后的所述刻蚀停止层300。
本实施例中，所述湿法刻蚀工艺的工艺参数包括采用1:100～1:10000的HF水溶液或1:100～1:10000的HCL水溶液或1:100～1:10000的NH4OH水溶液，刻蚀时间为20-300秒。
本实施例中，由于采用的湿法刻蚀工艺具有很好的刻蚀选择性，在刻蚀去除经过表面处理后的所述刻蚀停止层300时，不会损伤到没有经过表面处理的所述刻蚀停止层300(即所述金属间介质层400覆盖的所述刻蚀停止层)的表面，这就保证所述金属间介质层400和所述刻蚀停止层300之间不会有孔洞的存在，提高了刻蚀停止层的形成质量，从而便于提高形成的半导体器件性能的稳定性。
本实施例中，经过湿法刻蚀工艺时候，所述通孔420的底部延伸到所述金属层202的顶部表面，即所述通孔420的底部表面暴露出所述金属层202的顶部表面。
参考图14，在所述金属层202的表面形成互连金属层500，所述互连金属层500填充满所述通孔420。
本实施例中，在形成所述互连金属层500之前，还包括在所述通孔420的底部和侧壁上形成扩散阻挡层501。
本实施例中，所述扩散阻挡层501的材料为硼(B)；其他实施例中，所述扩散阻挡层501的材料为硫(S)、TaN、WN、CoW、AlN、TiN等。
本实施例中，所述互连金属层500的材料为铜(Cu)；其他实施例中，所述互连金属层500的材料还可为钴(Co)、铝(Al)、钨(W)、Ag、Ta等。
本实施例中，所述互连金属层500的形成方法为：先在所述扩散阻挡层501上形成互连金属籽层(图中未示出)，之后，在所述互连金属籽层上形成所述互连金属层500，所述互连金属层500填充满所述通孔420。
本实施例中，采用电化学镀的方式形成所述互连金属层500；其他实施例中，还可采用化学气相沉积法或原子层气相沉积法或物理气相沉积法形成所述互连金属层500。
形成所述互连金属层500之后，还包括平坦化所述互连金属层500(图中未示出)。
相应的，利用上述形成方法形成的一种半导体器件，包括：基底200，所述基底200包括衬底201、金属层202和介质层203；介质层203，位于所述衬底201上；接触孔204，位于所述介质层203内；金属层202，填充满所述接触孔204；刻蚀停止层300，位于所述基底200上；金属间介质层400，位于所述刻蚀停止层300上；硬掩膜层410，位于所述金属间介质层400的表面；通孔420，位于所述金属间介质层400内，底部暴露出所述刻蚀停止层300的表面且对所述通孔420底部的所述刻蚀停止层300进行表面处理；扩散阻挡层501，位于所述通孔420的底部和侧壁；互连金属层500，位于所述扩散阻挡层501上，且填充满所述通孔420。
本实施例中，经过表面处理后，所述通孔420底部暴露出的所述刻蚀停止层300的材料性质得到改变，经过表面处理后的所述刻蚀停止层300的刻蚀速率与未暴露的所述刻蚀停止层300的刻蚀速率的比值为5:1～20:1，这就保证在刻蚀去除所述通孔420底部暴露出的所述刻蚀停止层300时，只刻蚀去除所述通孔420底部暴露出的所述刻蚀停止层300，不会损伤到所述金属间介质层400底部覆盖的所述刻蚀停止层300，使得后续形成的互连结构的质量得到提高，从而能够形成质量好的半导体器件。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (11)
1.一种半导体器件的形成方法，其特征在于，包括：
提供基底，在所述基底上形成刻蚀停止层；
在所述刻蚀停止层上形成金属间介质层；
刻蚀所述金属间介质层，在所述金属间介质层内形成通孔，所述通孔的底部暴露出所述刻蚀停止层的表面；
对所述通孔底部的所述刻蚀停止层进行表面处理。
2.如权利要求1所述的形成方法，其特征在于，所述通孔的底部暴露出的所述刻蚀停止层的刻蚀速率与未暴露的所述刻蚀停止层的刻蚀速率的比值为5:1～20:1。
3.如权利要求1所述的形成方法，其特征在于，所述刻蚀停止层的材料为氮化铝或氧化铝。
4.如权利要求3所述的形成方法，其特征在于，当所述刻蚀停止层的材料为氮化铝时，所述表面处理的工艺参数包括：采用O2或O3的等离子体，反应温度为20～200℃，反应时间为20～100秒。
5.如权利要求3所述的形成方法，其特征在于，当所述刻蚀停止层的材料为氧化铝时，所述表面处理的工艺参数包括：采用N2或NH3的等离子体，反应温度为20～200℃，反应时间为20～100秒。
6.如权利要求1所述的形成方法，其特征在于，所述基底包括衬底、金属层和介质层，所述介质层位于所述衬底上，所述介质层内形成有接触孔，所述金属层填充满所述接触孔。
7.如权利要求1所述的形成方法，其特征在于，在刻蚀所述金属间介质层之前，还包括：在所述金属间介质层上形成硬掩膜层。
8.如权利要求1所述的形成方法，其特征在于，刻蚀所述金属间介质层，在所述金属间介质层内形成所述通孔的工艺为干法刻蚀工艺。
9.如权利要求1所述的形成方法，其特征在于，对所述通孔底部的所述刻蚀停止层进行表面处理后，还包括：刻蚀去除经过表面处理后的所述刻蚀停止层，至暴露出所述基底的表面。
10.如权利要求9所述的形成方法，其特征在于，刻蚀去除经过表面处理后的所述刻蚀停止层的工艺为湿法刻蚀工艺。
11.如权利要求10所述的形成方法，其特征在于，所述湿法刻蚀工艺的工艺参数包括：采用1:100～1:10000的HF水溶液或1:100～1:10000的HCL水溶液或1:100～1:10000的NH4OH水溶液，刻蚀时间为20～300秒。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910888564.6A CN112530858A (zh) | 2019-09-19 | 2019-09-19 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910888564.6A CN112530858A (zh) | 2019-09-19 | 2019-09-19 | 半导体器件的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112530858A true CN112530858A (zh) | 2021-03-19 |
Family
ID=74974320
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910888564.6A Pending CN112530858A (zh) | 2019-09-19 | 2019-09-19 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112530858A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179741A1 (en) * | 2007-01-31 | 2008-07-31 | Christof Streck | Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride |
| CN101587859A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 形成半导体互联结构的方法 |
| US20150140827A1 (en) * | 2013-11-20 | 2015-05-21 | Applied Materials, Inc. | Methods for barrier layer removal |
| CN112242347A (zh) * | 2019-07-18 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
-
2019
- 2019-09-19 CN CN201910888564.6A patent/CN112530858A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080179741A1 (en) * | 2007-01-31 | 2008-07-31 | Christof Streck | Increasing reliability of copper-based metallization structures in a microstructure device by using aluminum nitride |
| CN101587859A (zh) * | 2008-05-23 | 2009-11-25 | 中芯国际集成电路制造(北京)有限公司 | 形成半导体互联结构的方法 |
| US20150140827A1 (en) * | 2013-11-20 | 2015-05-21 | Applied Materials, Inc. | Methods for barrier layer removal |
| CN112242347A (zh) * | 2019-07-18 | 2021-01-19 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109326554B (zh) | 半导体结构及其形成方法 | |
| US6372665B1 (en) | Method for forming a semiconductor device | |
| US7651942B2 (en) | Metal interconnect structure and method | |
| US9613880B2 (en) | Semiconductor structure and fabrication method thereof | |
| US20040175932A1 (en) | Method of forming a via contact structure using a dual damascene technique | |
| US7598168B2 (en) | Method of fabricating dual damascene interconnection and etchant for stripping sacrificial layer | |
| US11594419B2 (en) | Reduction of line wiggling | |
| US9824918B2 (en) | Method for electromigration and adhesion using two selective deposition | |
| US11183422B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US20230207384A1 (en) | Surface Modification Layer for Conductive Feature Formation | |
| CN106409751B (zh) | 半导体结构的形成方法 | |
| CN106409752B (zh) | 半导体结构的形成方法 | |
| CN106206408B (zh) | 半导体结构的形成方法 | |
| US20230386821A1 (en) | Interconnect structure for semiconductor devices | |
| US20230386898A1 (en) | Etch method for interconnect structure | |
| CN111293074B (zh) | 半导体结构及其形成方法 | |
| KR100852207B1 (ko) | 절연막 제거방법 및 금속 배선 형성방법 | |
| US20200091055A1 (en) | Interconnect structure with low resistivity and method for forming the same | |
| CN115332158A (zh) | 内连线结构的形成方法 | |
| CN112530858A (zh) | 半导体器件的形成方法 | |
| US7288487B1 (en) | Metal/oxide etch after polish to prevent bridging between adjacent features of a semiconductor structure | |
| CN113130384A (zh) | 半导体结构的形成方法 | |
| TWI803209B (zh) | 製造半導體元件之方法 | |
| US20060099787A1 (en) | Method for damascene formation using plug materials having varied etching rates | |
| US20230307240A1 (en) | Wet etching chemistry and method of forming semiconductor device using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |