CN112530511A - 非易失型芯片内部单步测试方法、装置、存储介质、终端 - Google Patents

非易失型芯片内部单步测试方法、装置、存储介质、终端 Download PDF

Info

Publication number
CN112530511A
CN112530511A CN202011589882.1A CN202011589882A CN112530511A CN 112530511 A CN112530511 A CN 112530511A CN 202011589882 A CN202011589882 A CN 202011589882A CN 112530511 A CN112530511 A CN 112530511A
Authority
CN
China
Prior art keywords
test
configuration
flash chip
test result
receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011589882.1A
Other languages
English (en)
Other versions
CN112530511B (zh
Inventor
黎永健
刘佳庆
蒋双泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
XTX Technology Shenzhen Ltd
Original Assignee
XTX Technology Shenzhen Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XTX Technology Shenzhen Ltd filed Critical XTX Technology Shenzhen Ltd
Priority to CN202011589882.1A priority Critical patent/CN112530511B/zh
Publication of CN112530511A publication Critical patent/CN112530511A/zh
Application granted granted Critical
Publication of CN112530511B publication Critical patent/CN112530511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种非易失型芯片内部单步测试方法、装置、存储介质、终端，接收单步测试配置；接收操作指令，根据单步测试配置启动对应的操作测试；获取操作测试中对应步骤的测试结果；对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合；通过每一个基本的单步步骤和单步反馈结果搭建整个擦除或者编程的各个步骤，而且是根据需要随时可以调整；在工艺平台的升级换代时，通过不同的步骤的组合，能够快速找到一种可靠性高、执行速度快的步骤组合。

Description

非易失型芯片内部单步测试方法、装置、存储介质、终端
技术领域
本发明涉及非易失型芯片技术领域，尤其涉及的是一种非易失型芯片内部单步测试方法、装置、存储介质、终端。
背景技术
Nor Flash 芯片的内部存储单元存在较大的差异（如擦除的难以程度，数据的保持力方面，等），对Nor Flash 进行擦除或者编程时，需要经过较多的步骤才能完成整个操作。
Nor Flash芯片在经过几年的时间后，会进行工艺升级，达到单位面积内存放更多的存储单元，那么存储单元的一致性也会随着工艺的升级而变差。在新工艺测试平台上，对Nor Flash芯片进行编程或擦除操作，需要经过的步骤以及每个步骤所需要的循环的次数（如存储单元1，需要经过5次擦除或者编程才能完成操作，而存储单元2可能需要经过10次擦除或者编程才能完成操作，而存储单元3可能需要经过18次擦除或者编程才能完成操作）等会存在很大的差异（存储单元的数据保持力越强，存储单元完成相应操作需要执行的次数就越多，反之亦然）：（1）对Nor Flash芯片的存储单元执行编程或擦除操作中的某一步骤时，Nor Flash芯片内的存储单元是否可以完成以及完成的程度存在差异。（2）如果设置每个步骤所需要循环的次数过少，则难以测试出Nor Flash 芯片真实的数据保持力等性能，而设置的次数过多，则会导致Nor Flash芯片在新工艺测试平台上完成擦除和编程的时间过长，影响测试效率。
现有的做法一般是通过人工根据经验对Nor Flash芯片进行编程或擦除操作，需要经过的步骤以及每个步骤所需要的循环的次数进行设置，对测试人员的要求相对较高，而且测试效率低。所以，在Nor Flash芯片进行工艺升级后，如何快速找到一种可靠性高、执行速度快的Nor Flash芯片测试步骤组合，是一个亟待解决的问题。
因此，现有的技术还有待于改进和发展。
发明内容
本发明的目的在于提供一种非易失型芯片内部单步测试方法、装置、存储介质、终端，旨在解决在Nor Flash芯片进行工艺升级后，如何快速找到一种可靠性高、执行速度快的Nor Flash芯片测试步骤组合的问题。
本发明的技术方案如下：一种非易失型芯片内部单步测试方法，其中，具体包括以下步骤：
接收单步测试配置；
接收操作指令，根据单步测试配置启动对应的操作测试；
获取操作测试中对应步骤的测试结果；
对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
所述的非易失型芯片内部单步测试方法，其中，所述操作包括编程操作或者擦除操作。
所述的非易失型芯片内部单步测试方法，其中，所述接收单步测试配置，具体包括以下步骤：
s11：接收进入单步测试模式使能；
s12：配置操作中需要执行单步测试的步骤；
s13：复用正常执行操作时的步骤；
s14：配置操作中需要执行单步测试的步骤的判断步骤。
所述的非易失型芯片内部单步测试方法，其中，所述获取操作测试中对应步骤的测试结果，包括以下过程：在Nor Flash 芯片执行完操作测试中对应步骤后，读出NorFlash 芯片对应存储单元的数据，通过读出的数据判断操作测试中对应步骤的测试结果。
所述的非易失型芯片内部单步测试方法，其中，所述获取操作测试中对应步骤的测试结果，包括以下过程：接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
一种非易失型芯片内部单步测试装置，其中，包括：
接收配置模块，接收单步测试配置；
操作指令启动模块，接收操作指令，根据单步测试配置启动对应的操作测试；
测试结果获取模块，获取操作测试中对应步骤的测试结果；
分析模块，对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
所述的非易失型芯片内部单步测试装置，其中，所述接收配置模块可以采用配置有SPI接口的配置测试寄存器实现。
所述的非易失型芯片内部单步测试装置，其中，所述测试结果获取模块通过SPI接口读出Nor Flash 芯片对应存储单元的数据或者接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
一种存储介质，其中，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行上述任一项所述的方法。
一种终端，其中，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行上述任一项所述的方法。
本发明的有益效果：本发明通过提供一种非易失型芯片内部单步测试方法、装置、存储介质、终端，进行单步测试的配置，通过每一个基本的单步步骤和单步反馈结果可以实现整个擦除或者编程的各个步骤的搭建，而且擦除或者编程的各个步骤是根据需要随时可以调整；在工艺平台的升级换代时，通过不同的步骤及其循环次数的组合，能够快速找到一种可靠性高、执行速度快的步骤组合。
附图说明
图1是本发明中非易失型芯片内部单步测试方法的步骤流程图。
图2是本发明中非易失型芯片内部单步测试装置的示意图。
图3是本发明中终端的示意图。
具体实施方式
下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
如图1所示，一种非易失型芯片内部单步测试方法，具体包括以下步骤：
S1：接收单步测试配置；
S2：接收操作指令，根据单步测试配置启动对应的操作测试；
S3：获取操作测试中对应步骤的测试结果；
S4：对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
在某些具体实施例中，所述操作包括编程操作或者擦除操作。
在某些具体实施例中，所述S1具体包括以下步骤：
s11：接收进入单步测试模式使能；
s12：配置操作中需要执行单步测试的步骤；
s13：复用正常执行操作时的步骤；
s14：配置操作中需要执行单步测试的步骤的判断步骤。
在某些具体实施例中，所述S3可以包括以下过程：
（1）Nor Flash 芯片执行完操作测试中对应步骤后，读出Nor Flash 芯片对应存储单元的数据，通过读出的数据判断操作测试中对应步骤的测试结果。
（2）接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
其中，由第（2）种实施例得到的测试结果更为严格，因为在第（1）种实施例中，通过读出Nor Flash 芯片对应存储单元的数据，只能判断出当前Nor Flash 芯片对应存储单元是否成功执行相应的步骤，但不能进一步判断出Nor Flash 芯片对应存储单元的其他情况；而在第（2）种实施例中，不但可以判断出当前Nor Flash 芯片对应存储单元是否成功执行相应的步骤，还可以使Nor Flash 芯片对应存储单元在执行更严格的步骤条件后才被视为成功执行相应的步骤：如，在第（1）种实施例中，通过读出Nor Flash 芯片对应存储单元的数据，只能判断当前存储单元的数据是否由全0变成全1或者存储单元的数据是否由全1变成全0，由此判断出当前Nor Flash 芯片对应存储单元是否成功执行相应的步骤；而在第（2）种实施例中，可能在执行5次后，Nor Flash 芯片对应存储单元就已经成功执行相应的步骤，但此时没有判定该Nor Flash 芯片对应存储单元已经成功执行相应的步骤，而是在该Nor Flash 芯片对应存储单元执行10次后仍然可以成功执行相应的步骤，这时才输出该Nor Flash 芯片对应存储单元已经成功执行相应的步骤的测试结果，否则输出执行相应的步骤失败的测试结果。
例如，在编程操作中，包括步骤1、步骤2、步骤3...步骤10，通过S1的单步测试配置，可以在执行完每个步骤后，输出该步骤的测试结果（如步骤1的极限循环次数是30次，每执行完一次步骤1，都输出测试结果（测试包括但不限于，每执行完一次步骤1，Nor Flash芯片内有多少各个存储单元可以成功完成步骤1的执行，有多少存储单元还没有成功完成步骤1的执行，这样可以得出Nor Flash 芯片内每个存储单元成功执行某一步骤需要循环的次数；由或者每执行完一次步骤1，就可以输出Nor Flash 芯片内每个存储单元的执行该步骤的程度，等等））；又或者通过S1的单步测试配置选择其中的某些步骤，启动编程操作，在每执行完一个选择的步骤后就输出该步骤的测试结果；又或者通过S1的单步测试配置选择某一步骤，启动编程操作中该选择步骤进行测试，测试完毕后输出该步骤的测试结......可以根据实际的测试需要进行配置不同的测试条件。
其中，所述S4中，得到操作中对应步骤的测试结果，可以根据测试结果画出NorFlash 芯片对应存储单元的一致性曲线，通过一致性曲线可以直观地反映出Nor Flash 芯片对应存储单元在对应步骤的情况，经过分析，得出规律，最终得到Nor Flash芯片测试步骤组合。
如图2所示，一种非易失型芯片内部单步测试装置，包括：
接收配置模块101，接收单步测试配置；
操作指令启动模块102，接收操作指令，根据单步测试配置启动对应的操作测试；
测试结果获取模块103，获取操作测试中对应步骤的测试结果；
分析模块104，对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
在某些具体实施例中，所述接收配置模块可以采用配置有SPI接口的配置测试寄存器实现。
在某些具体实施例中，所述测试结果获取模块通过SPI接口读出Nor Flash 芯片对应存储单元的数据或者接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
请参照图3，本发明实施例还提供一种终端。如示，终端300包括处理器301和存储器302。其中，处理器301与存储器302电性连接。处理器301是终端300的控制中心，利用各种接口和线路连接整个终端的各个部分，通过运行或调用存储在存储器302内的计算机程序，以及调用存储在存储器302内的数据，执行终端的各种功能和处理数据，从而对终端300进行整体监控。
在本实施例中，终端300中的处理器301会按照如下的步骤，将一个或一个以上的计算机程序的进程对应的指令加载到存储器302中，并由处理器301来运行存储在存储器302中的计算机程序，从而实现各种功能：接收单步测试配置；接收操作指令，根据单步测试配置启动对应的操作测试；获取操作测试中对应步骤的测试结果；对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
存储器302可用于存储计算机程序和数据。存储器302存储的计算机程序中包含有可在处理器中执行的指令。计算机程序可以组成各种功能模块。处理器301通过调用存储在存储器302的计算机程序，从而执行各种功能应用以及数据处理。
本申请实施例提供一种存储介质，所述计算机程序被处理器执行时，执行上述实施例的任一可选的实现方式中的方法，以实现以下功能：接收单步测试配置；接收操作指令，根据单步测试配置启动对应的操作测试；获取操作测试中对应步骤的测试结果；对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。其中，存储介质可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（Static RandomAccess Memory, 简称SRAM），电可擦除可编程只读存储器（Electrically ErasableProgrammable Read-Only Memory, 简称EEPROM），可擦除可编程只读存储器（ErasableProgrammable Read Only Memory, 简称EPROM），可编程只读存储器（Programmable Red-Only Memory, 简称PROM），只读存储器（Read-Only Memory, 简称ROM），磁存储器，快闪存储器，磁盘或光盘。
在本申请所提供的实施例中，应该理解到，所揭露装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
另外，作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
再者，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。
在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种非易失型芯片内部单步测试方法，其特征在于，具体包括以下步骤：
接收单步测试配置；
接收操作指令，根据单步测试配置启动对应的操作测试；
获取操作测试中对应步骤的测试结果；
对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
2.根据权利要求1所述的非易失型芯片内部单步测试方法，其特征在于，所述操作包括编程操作或者擦除操作。
3.根据权利要求1所述的非易失型芯片内部单步测试方法，其特征在于，所述接收单步测试配置，具体包括以下步骤：
s11：接收进入单步测试模式使能；
s12：配置操作中需要执行单步测试的步骤；
s13：复用正常执行操作时的步骤；
s14：配置操作中需要执行单步测试的步骤的判断步骤。
4.根据权利要求1所述的非易失型芯片内部单步测试方法，其特征在于，所述获取操作测试中对应步骤的测试结果，包括以下过程：在Nor Flash 芯片执行完操作测试中对应步骤后，读出Nor Flash 芯片对应存储单元的数据，通过读出的数据判断操作测试中对应步骤的测试结果。
5.根据权利要求1所述的非易失型芯片内部单步测试方法，其特征在于，所述获取操作测试中对应步骤的测试结果，包括以下过程：接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
6.一种非易失型芯片内部单步测试装置，其特征在于，包括：
接收配置模块，接收单步测试配置；
操作指令启动模块，接收操作指令，根据单步测试配置启动对应的操作测试；
测试结果获取模块，获取操作测试中对应步骤的测试结果；
分析模块，对测试结果进行分析，最终得到Nor Flash芯片测试步骤组合。
7.根据权利要求6所述的非易失型芯片内部单步测试装置，其特征在于，所述接收配置模块可以采用配置有SPI接口的配置测试寄存器实现。
8.根据权利要求6所述的非易失型芯片内部单步测试装置，其特征在于，所述测试结果获取模块通过SPI接口读出Nor Flash 芯片对应存储单元的数据或者接收Nor Flash 芯片执行完操作测试中对应步骤后输出的操作测试中对应步骤的测试结果。
9.一种存储介质，其特征在于，所述存储介质中存储有计算机程序，当所述计算机程序在计算机上运行时，使得所述计算机执行权利要求1至5任一项所述的方法。
10.一种终端，其特征在于，包括处理器和存储器，所述存储器中存储有计算机程序，所述处理器通过调用所述存储器中存储的所述计算机程序，用于执行权利要求1至5任一项所述的方法。
CN202011589882.1A 2020-12-29 2020-12-29 非易失型芯片内部单步测试方法、装置、存储介质、终端 Active CN112530511B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011589882.1A CN112530511B (zh) 2020-12-29 2020-12-29 非易失型芯片内部单步测试方法、装置、存储介质、终端

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011589882.1A CN112530511B (zh) 2020-12-29 2020-12-29 非易失型芯片内部单步测试方法、装置、存储介质、终端

Publications (2)

Publication Number Publication Date
CN112530511A true CN112530511A (zh) 2021-03-19
CN112530511B CN112530511B (zh) 2023-06-23

Family

ID=74976970

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011589882.1A Active CN112530511B (zh) 2020-12-29 2020-12-29 非易失型芯片内部单步测试方法、装置、存储介质、终端

Country Status (1)

Country Link
CN (1) CN112530511B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675546A (en) * 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
US20060161825A1 (en) * 2004-12-15 2006-07-20 Stmicroelectronics S.R.I. Non-volatile memory device supporting high-parallelism test at wafer level
US20160141042A1 (en) * 2014-11-19 2016-05-19 SanDisk Technologies, Inc. Configuration parameter management for non-volatile data storage
US20170256327A1 (en) * 2016-03-07 2017-09-07 Megachips Corporation Test circuit for memory device and semiconductor integrated device including the test circuit
CN107305792A (zh) * 2016-04-21 2017-10-31 北京兆易创新科技股份有限公司 一种测试存储器的方法和装置
US20170343601A1 (en) * 2016-05-27 2017-11-30 International Business Machines Corporation Built-in device testing of integrated circuits
CN110473585A (zh) * 2019-07-31 2019-11-19 珠海博雅科技有限公司 一种擦失效存储单元的替换方法、装置、设备及存储介质
CN111009281A (zh) * 2019-12-06 2020-04-14 北京航空航天大学 一种热电应力下的Flash存储器擦写性能评价方法
CN111261218A (zh) * 2020-04-27 2020-06-09 深圳市芯天下技术有限公司 多颗Norflash样品同时测试的方法
CN111462811A (zh) * 2020-04-22 2020-07-28 深圳佰维存储科技股份有限公司 自动化测试方法、装置、存储介质和电子设备

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675546A (en) * 1996-06-07 1997-10-07 Texas Instruments Incorporated On-chip automatic procedures for memory testing
US20060161825A1 (en) * 2004-12-15 2006-07-20 Stmicroelectronics S.R.I. Non-volatile memory device supporting high-parallelism test at wafer level
US20160141042A1 (en) * 2014-11-19 2016-05-19 SanDisk Technologies, Inc. Configuration parameter management for non-volatile data storage
US20170256327A1 (en) * 2016-03-07 2017-09-07 Megachips Corporation Test circuit for memory device and semiconductor integrated device including the test circuit
CN107305792A (zh) * 2016-04-21 2017-10-31 北京兆易创新科技股份有限公司 一种测试存储器的方法和装置
US20170343601A1 (en) * 2016-05-27 2017-11-30 International Business Machines Corporation Built-in device testing of integrated circuits
CN110473585A (zh) * 2019-07-31 2019-11-19 珠海博雅科技有限公司 一种擦失效存储单元的替换方法、装置、设备及存储介质
CN111009281A (zh) * 2019-12-06 2020-04-14 北京航空航天大学 一种热电应力下的Flash存储器擦写性能评价方法
CN111462811A (zh) * 2020-04-22 2020-07-28 深圳佰维存储科技股份有限公司 自动化测试方法、装置、存储介质和电子设备
CN111261218A (zh) * 2020-04-27 2020-06-09 深圳市芯天下技术有限公司 多颗Norflash样品同时测试的方法

Also Published As

Publication number Publication date
CN112530511B (zh) 2023-06-23

Similar Documents

Publication Publication Date Title
CN110634530B (zh) 芯片的测试系统和测试方法
CN110718264A (zh) 测试固态硬盘信息的方法、装置、计算机设备及存储介质
CN112542199B (zh) 检测flash存储出错的方法、电路、存储介质和终端
CN111045927A (zh) 性能测试评估方法、装置、计算机设备及可读存储介质
US20230315213A1 (en) Program download method for intelligent terminal and intelligent terminal
CN103577201A (zh) 嵌入式双系统的更新方法及系统
CN112540725A (zh) 非易失性数据存储方法、嵌入式系统以及存储介质
CN111371610A (zh) 一种网卡固件批量刷新方法、系统、终端及存储介质
CN112506785A (zh) Html5游戏页面登录的自动化测试方法、装置、设备和介质
CN113312322A (zh) Stdf文件的读写方法、介质、设备及装置
CN115934503A (zh) 程序测试方法、装置、设备及存储介质
CN116343888A (zh) 一种存储芯片的验证方法、电子设备及存储介质
CN113094252A (zh) 测试用例生成方法、装置、计算机设备及存储介质
CN112270945B (zh) 记录是否有擦除时掉电的方法、装置、存储介质和终端
CN112542209A (zh) 非易失性芯片错误注入验证方法、装置、存储介质和终端
CN117493188A (zh) 接口测试方法及装置、电子设备及存储介质
CN109491909A (zh) 一种cpld刷新验证方法、装置、终端及存储介质
CN112530511B (zh) 非易失型芯片内部单步测试方法、装置、存储介质、终端
CN111857785B (zh) 一种mcu的启动方法、装置及终端设备
CN109902001A (zh) 对未初始化变量的检测方法及终端设备
CN111143193B (zh) 基于RobotFramework的大数据服务测试方法、系统、终端及存储介质
CN112542208A (zh) Sd nand测试方法、装置、存储介质和终端
CN112464499B (zh) 非易失芯片擦写数据检查方法、装置、存储介质和终端
CN113190445A (zh) 接口测试方法、接口测试装置和接口测试系统
CN107341423B (zh) 智能卡的测试方法及测试设备、计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 518000 Room 101, building 10, Dayun software Town, 8288 Longgang Avenue, he'ao community, Yuanshan street, Longgang District, Shenzhen City, Guangdong Province

Applicant after: XTX Technology Inc.

Address before: 518000 1st floor, building 10, Dayun software Town, 8288 Longgang Avenue, Henggang street, Longgang District, Shenzhen City, Guangdong Province

Applicant before: Paragon Technology (Shenzhen) Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant