CN112526313B - Seb耐性评价方法及seb耐性评价装置 - Google Patents

Seb耐性评价方法及seb耐性评价装置 Download PDF

Info

Publication number
CN112526313B
CN112526313B CN202010852061.6A CN202010852061A CN112526313B CN 112526313 B CN112526313 B CN 112526313B CN 202010852061 A CN202010852061 A CN 202010852061A CN 112526313 B CN112526313 B CN 112526313B
Authority
CN
China
Prior art keywords
semiconductor element
light source
excitation light
energy
seb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010852061.6A
Other languages
English (en)
Other versions
CN112526313A (zh
Inventor
瓜生胜美
凑忠玄
中谷贵洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112526313A publication Critical patent/CN112526313A/zh
Application granted granted Critical
Publication of CN112526313B publication Critical patent/CN112526313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/265—Contactless testing
    • G01R31/2653—Contactless testing using electron beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2117/00—Details relating to the type or aim of the circuit design
    • G06F2117/06—Spare resources, e.g. for permanent fault suppression
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/02—Reliability analysis or reliability optimisation; Failure analysis, e.g. worst case scenario performance, failure mode and effects analysis [FMEA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

提供无需使用通过使用了加速器等大型的放射线设施的实验得到的数据，就能够对半导体元件的SEB耐性进行评价的SEB耐性评价装置及SEB耐性评价方法。SEB耐性评价方法具有以下步骤：在半导体元件的模型内配置激励光源；以及一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出使半导体元件热失控的激励光源的能量。

Description

SEB耐性评价方法及SEB耐性评价装置
技术领域
本发明涉及SEB耐性评价方法及SEB耐性评价装置。
背景技术
已知由于落至地面上的宇宙射线，使半导体元件产生突发性的永久破损的SEB(Single Event Burnout)破损。SEB现象为如下现象，即，在通过地表附近的中子从半导体元件的pn结等的对高电场进行保持的部分通过时，产生电子空穴对，电子或空穴在耗尽层(空间电荷区域)中倍增，由此导致击穿。SEB耐性是指半导体元件相对于SEB破损的耐性。
当前，为了模拟通过地表附近的中子，使用加速器等大型的放射线设备而产生放射线，对将放射线照射至半导体元件的期间的故障率进行测量而对SEB耐性进行了评价。
例如，在日本特开2004-125633号公报中记载了一种蒙特卡罗模拟器，该蒙特卡罗模拟器针对具有任意能谱的中子束，对与器件内的原子核的核反应、其结果产生的二次离子在器件内飞散的期间被收集于积蓄节点的载流子的动作进行解析。在日本特开2004-125633号公报中记载了进一步以该模拟器作为核心，通过从现场试验、及加速器试验提取实际的半导体器件的实验数据，从而使模拟的精度提高，以能够忠实地再现实际的半导体器件的实验数据的方式收敛。
日本特开2004-125633号公报的方法需要实际的半导体元件的实验数据。因此，需要生成中子的加速器等大型的放射线设施。存在放射线设施的设置及管理会耗费成本这样的问题。
发明内容
因此，本发明的目的在于提供无需使用通过使用了加速器等大型的放射线设施的实验得到的数据，就能够对半导体元件的SEB耐性进行评价的SEB耐性评价方法及SEB耐性评价装置。
本发明为通过计算机模拟对半导体元件的SEB(Single Event Burnout)耐性进行评价的SEB耐性评价方法，该SEB耐性评价方法具有以下步骤：在半导体元件的模型内配置激励光源；以及一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出使半导体元件热失控的激励光源的能量。
根据本发明，由于在半导体元件的模型内配置激励光源，一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出使半导体元件热失控的激励光源的能量，因此无需使用通过使用了加速器等大型的放射线设施的实验得到的数据，就能够对半导体元件的SEB耐性进行评价。
根据与附图相关联地理解的关于本发明的以下的详细说明，可清楚了解本发明的上述及其它的目的、特征、方案以及优点。
附图说明
图1是表示实施方式的半导体元件的SEB耐性评价装置10的结构的图。
图2是表示实施方式1的半导体元件的SEB耐性的评价流程的流程图。
图3的(a)是配置有激励光源26的半导体元件的模型的示意图。(b)是表示将阳极电极和阴极电极反向偏置时的半导体元件的模型内的电场强度的图。
图4是表示激励光源26的强度的例子的图。
图5是针对2种激励光源26的能量，示出半导体元件的模型的主电极间的漏电流IK的大小及半导体元件的模型内部的最高温度(Tmax)随时间的变化的一个例子的图。
图6是表示施加电压VA与使半导体元件热失控的激励光源26的能量ETH的倒数之间的对应关系的图。
图7是表示式(2)中的激励光源26的能量ETH与中子的微分剂量(differentialneutron dose)(dΦ0(E)/dE)之间的关系的图。
图8是表示式(3)中的激励光源26的能量ETH与半导体元件的每单位时间的平均故障次数FIT(Failure In Time)之间的关系的图。
图9是表示SEB耐性信息的一个例子的图。
图10是表示实施方式2的半导体元件的SEB耐性的评价流程的流程图。
图11是表示施加电压VA与实施方式1的使半导体元件Dd1热失控的激励光源的能量ETH的倒数之间的对应关系、及施加电压VA与实施方式3的使半导体元件Dd2热失控的激励光源的能量ETH的倒数之间的对应关系的图。
图12是表示实施方式4的半导体元件的模型的图。
图13是表示实施方式5中的包含FLR的半导体芯片的终端部分的构造的模型的图。
图14是表示实施方式5中的包含FLR的半导体芯片的终端部分的构造的模型的图。
图15是表示在具有与图13及图14的FLR类似的FLR的终端部分施加了高电压时的电场分布的模拟结果的图。
图16是表示使用软件实现SEB耐性评价装置10的功能的情况下的SEB耐性评价装置10的结构的图。
具体实施方式
下面，参照附图对实施方式进行说明。
实施方式1.
(参考例)
在参考文献1(N.Kaminski and A.Kopta,ABB application note 5SYA 2042-04,“Failure rates of HiPak modules due to cosmic rays”)中记载了通过式(1)求出由SEB导致的偶发性破损的故障概率P(VDC,Tvj,h)。
[数学式1]
式(1)的右边第1项依赖于施加电压(VDC)，第2项依赖于pn结的温度(Tvj)，第3项依赖于标高(h)。式(1)所包含的C1、C2、C3为基于实验结果的系数。因此，通过由参考文献1提供的方法，也与日本特开2004-125633号公报相同地，存在需要生成中子的加速器等大型的放射线设施这样的问题。
在本实施方式中，不使用实验数据，而是使用模拟软件(器件模拟器)，对半导体元件的SEB耐性进行评价。
作为模拟软件，能够利用具有通过光源对半导体元件内的光子的产生进行模拟的功能、或对向半导体元件的放射线的效果进行模拟的功能的公知的软件。模拟软件能够以与施加的电压及电流的条件相符的方式，对包含半导体元件的模型内部的细节部分在内的电压和电流的单体即电子和空穴的3维分布进行计算。模拟软件能够基于数值解析的方法对复杂的多元联立方程式进行求解。
图1是表示实施方式的半导体元件的SEB耐性评价装置10的结构的图。
SEB耐性评价装置10具有模型生成部112、光源配置部114、运算部116、SEB耐性信息创建部118、可视化部122、存储部120、显示部124。模型生成部112、光源配置部114、及运算部116例如能够通过由计算机执行专用的模拟软件(程序)而实现。SEB耐性信息创建部118、及可视化部122也能够通过由计算机执行程序而实现。
模型生成部112能够基于在存储部120存储的半导体元件的构造设计信息、及用户指示等生成半导体元件的模型。
光源配置部114在半导体元件的模型内配置激励光源。在实施方式1中，激励光源的位置为半导体元件的模型内的电场强度最大的部位即pn结部分。
运算部116一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出使半导体元件热失控的激励光源的能量。更具体而言，在实施方式1中，运算部116一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出半导体元件的模型的主电极间的漏电流IK随时间的变化，将漏电流IK达到阈值ITH时的激励光源的能量E确定为使半导体元件热失控的激励光源的能量ETH。
SEB耐性信息创建部118对表示施加电压与半导体元件的每单位时间的平均故障次数FIT之间的对应关系的SEB耐性信息进行创建。
存储部120对创建出的SEB耐性信息、及半导体元件的构造设计信息等进行存储。
可视化部122将表示SEB耐性信息的关系式及近似曲线等显示于显示部124。
显示部124例如为显示器装置等。
接着，对半导体元件的SEB耐性的评价流程进行说明。在实施方式1中，作为成为评价对象的半导体元件的一个例子，使用高耐压纵向型pin二极管。
图2是表示实施方式1的半导体元件的SEB耐性的评价流程的流程图。
在步骤S101中，模型生成部112基于在存储部120存储的半导体元件的构造设计信息、及用户指示等，生成作为评价对象的半导体元件的模型。
在步骤S102中，运算部116对半导体元件的模型的主耐压特性进行计算。运算部116在半导体元件(二极管)的阳极电极和阴极电极之间施加反向偏置电压。运算部116以固定间隔对反向偏置电压进行升压，将记述了多个反向偏置电压(施加电压VA)的每一者下的半导体元件的物理状态的解决方案文件保存于存储部120。
在步骤S103中，运算部116从多个解决方案文件中对未选择的1个解决方案文件进行选择。运算部116对由选择出的解决方案文件记述的施加电压VA下的半导体元件的物理状态进行设定，并且在半导体元件的模型内的电场强度最大的部位即pn结部分配置激励光源。限定为电场强度最大的部位是因为中子与电场强度低的部位的Si原子碰撞的情况下的影响小的缘故。
图3(a)是配置有激励光源的半导体元件的模型的示意图。图3(b)是表示将阳极电极和阴极电极反向偏置时的半导体元件的模型内的电场强度的图。
如图3(a)所示，半导体元件的模型包含：低浓度的n型漂移层21，其在保持主耐压时主要分担电场分布；高浓度的n型阴极区域22；高浓度的p型阳极区域23；阴极电极24；以及阳极电极25。在半导体元件的模型的pn结部分配置有激励光源26。
在阳极电极25和阴极电极24之间施加了反向偏置电压时，pn结成为反向偏置。即，p型阳极区域23成为接地电位(GND)或负电位，n型阴极区域22成为与p型阳极区域23相比相对高的电位。在图3(b)中示出此时的与半导体元件的模型的厚度方向的坐标相对的电场强度。
图4是表示激励光源26的强度的例子的图。
如图4所示，作为激励光源26，放出具有1μs脉冲宽度的光。脉冲的上升时间为0.1μs。通过从激励光源26放出的光，半导体元件内的电场强度产生变化，碰撞电离化系数α在时间上、空间上产生变化。碰撞电离化系数α的时间上、空间上的变化引起所生成的载流子浓度的时间上、空间上的变化，导致电流值的变化。
在施加比较高的电场的部分，如果由光激励导致产生电子、空穴对，则除了在激励前的反向偏置状态下流动的漏电流之外，还会叠加由光激励产生的多余的电流(电子及空穴的流动)。其结果，在半导体元件的阳极及阴极这两者的电极处观测的电流量增加。除非积极地冷却，否则由该增加后的电流、施加的反向偏置电位之积即功率产生的发热会随时间主要积蓄于半导体元件的内部。其结果，半导体元件的内部的温度上升。
由于该温度上升本身也与激励光的有无无关地使反向偏置时的漏电流增加，因此成为施加了“漏电流增加→高温化→漏电流增加”这样的正反馈的状态。由此，如前述那样将漏电流的增加量随时间而增加，不能够对半导体元件的温度进行控制的现象称为“热失控”。通常的热失控是仅由反向偏置导致的漏电流的增加和半导体元件的放置环境的高温化引起的现象，但在本实施方式所设想的SEB现象中，通过光激励，诱发与由温度导致的漏电流完全独立的漏电流的增加，漏电流的不可逆及无法控制的增加是根据激励光的强度或施加电压而唯一定义的。
在步骤S104中，运算部116将激励光源26的能量E设定为初始值。
在步骤S105中，运算部116求出半导体元件的模型的主电极间(阳极电极25和阴极电极24之间)的漏电流IK随时间的变化。
图5是针对2种激励光源26的能量，示出半导体元件的模型的主电极间的漏电流IK的大小及半导体元件的模型内部的最高温度随时间的变化的一个例子的图。
在图5中示出在施加电压为1700V的情况下，激励光源26的能量E为0.50[MW]和1[MW]时的阴极电极中的漏电流IK[A]与半导体元件内的最高温度Tmax[K]随时间的变化。
在图5中示出在以MW记载的激励光的量少的情况下，漏电流IK也保持为小的状态，结果到达最高温度Tmax也保持得低的情况下的例子，和在激励光的量超过前述的Eth而充分大的情况下，进入前述的热失控的正反馈的区域的情况下的例子。
首先，对漏电流IK进行说明。在激励光源26的能量E为0.50[MW]及1[MW]这两者的情况下，漏电流IK都从时刻9.5[μs]起以几个数量级增加。在激励光源26的能量E为0.5[MW]的情况下，在时刻10[μs]处，漏电流IK的增加停止，在保持了稳定状态后，在移除了激励光源26的时刻11[μs]及其后，返回到原来低水平的漏电流IK。另一方面，在激励光源26的能量E为1[MW]的情况下，在时刻10[μs]及其后，漏电流IK也持续增加，在移除了激励光源26的时刻11[μs]及其后，漏电流IK也持续增加。认为在激励光源26的能量E为1[MW]的情况下，在任意时刻及其后，半导体元件如上所述产生热失控。在本实施方式中，在漏电流IK大于或等于预先确定的阈值ITH时，视为半导体元件产生热失控。
接着，对半导体元件的模型内部的最高温度Tmax进行说明。在激励光源26的能量E为0.5[MW]的情况下，在时刻10[μs]及其后，最高温度Tmax增加，但增加幅度极其小，为几十℃左右。在移除了激励光源26的时刻11[μs]及其后，最高温度Tmax返回到原来的温度。另一方面，在激励光源26的能量为1[MW]的情况下，最高温度Tmax在时刻10.1[μs]的时间点，达到Si的熔点即1714K(＝1414℃)。认为在激励光源26的能量E为1[MW]的情况下，在任意时刻及其后，半导体元件产生热失控。在其它实施方式中，在半导体元件的模型内部的最高温度大于或等于预先确定的阈值TTH时，视为半导体元件产生热失控。此外，在Tmax到达Si的熔点(MP)的时间点，实际的半导体元件破损。但是，在模拟的设定上，设为维持了实际的半导体元件的固体的状态，之后的计算也持续。因此，Tmax及IK是作为持续的计算结果而得到的。
在步骤S106中，在主电极间的漏电流IK大于或等于阈值ITH时，处理进入步骤S107。在主电极间的漏电流IK小于阈值ITH时，处理进入步骤S108。
在步骤S107中，运算部116将主电极间的漏电流IK成为阈值ITH时的激励光源26的能量E确定为使半导体元件热失控的激励光源26的能量ETH。
在步骤S108中，在激励光源26的能量没有达到引起热失控的值的情况下，处理进入步骤S109，在激励光源26的能量达到引起热失控的值的情况下，处理进入步骤S110。
在步骤S109中，运算部116使激励光源26的能量E以固定量ΔE增加。之后，处理返回到步骤S105。
在步骤S110中，在存在未选择的解决方案文件的情况下，处理返回到步骤S103。在没有未选择的解决方案文件的情况下，处理进入步骤S111。
在步骤S111中，SEB耐性信息创建部118对表示施加电压VA与使半导体元件热失控的激励光源26的能量ETH之间的对应关系的信息进行创建。可视化部122将创建出的表示对应关系的信息可视化，显示于显示部124。ETH的倒数能够换算为中子的飞入概率乃至半导体元件的故障概率。图6是表示施加电压VA与使半导体元件热失控的激励光源26的能量ETH的倒数之间的对应关系的图。
在步骤S112中，SEB耐性信息创建部118基于式(2)，求出相对于各施加电压VA的与使半导体元件热失控的激励光源26的能量ETH相当的中子的微分剂量(dΦ0(E)/dE)。参考文献2(Measurement and Reporting of Alpha Particle and Terrestrial Cosmic Ray-Induced Soft Errors in Semiconductor Devices,JEDEC Standard JESD89A,August2001.)记载了式(2)。在式(2)中，E＝ETH。
[数学式2]
图7是表示式(2)中的激励光源26的能量ETH与中子的微分剂量(dΦ0(E)/dE)之间的关系的图。
在步骤S113中，SEB耐性信息创建部118将在步骤S112中求出的中子的微分剂量(dΦ0(E)/dE)视为中子的碰撞概率，基于式(3)，将中子的微分剂量(dΦ0(E)/dE)换算为半导体元件的每单位时间的平均故障次数FIT。
[数学式3]
图8是表示式(3)中的激励光源26的能量ETH与半导体元件的每单位时间的平均故障次数FIT之间的关系的图。
在步骤S114中，SEB耐性信息创建部118基于在步骤S113中得到的激励光源26的能量ETH与半导体元件的每单位时间的平均故障次数FIT之间的关系，将表示施加电压VA与使半导体元件热失控的激励光源26的能量E之间的对应关系的信息转换为表示施加电压VA与半导体元件的每单位时间的平均故障次数FIT之间的对应关系的信息(下面，称为SEB耐性信息)。可视化部122将创建出的SEB耐性信息可视化，显示于显示部124。
图9是表示SEB耐性信息的一个例子的图。
如图9所示，随着施加电压VA的增加，半导体元件的每单位时间的平均故障次数FIT增加。
接着，对通过确认漏电流IK的增加，能够判断照射了中子时的半导体元件的SEB破损的理由进行说明。这也是作为模型生成部112、光源配置部114、及运算部116起作用的模拟软件中使用的基本原理。
在施加了反向偏置电压的状态下，如果在pn结部分配置激励光源，则漏电流IK由下面一系列式子记述。参考文献3(S.M.Sze,“Physics of Semiconductor Devices”,pp.754-758,2nd edition,1981,A Wiley-Interscience publication)记载了下面一系列式子。
如式(A1)所示，漏电流(IK)为pn结部分的耗尽层内产生的漂移电流成分(Jdr)与在耗尽层外的作为中性区域残留的部分产生而流入反向偏置区域的扩散电流成分(Jdiff)之和。
[数学式4]
Ik＝Jdr+Jdiff…(A1)
在将激励光源配置于pn结部位的情况下，从pn结位置起的距离x处的电子、空穴对的产生率G(x)由式(A2)表示。Φ0为每单位面积的激励光源的光子剂量(photon dose)。如果将半导体元件整体(包含Si，不包含铝电极、背面电极等)的反射率设为R，将半导体元件的面积设为A，将碰撞电离化系数设为α，则式(A3)成立。h为普朗克常数，ν为激励光源的光的振动数，Popt为激励光源的光的功率。如果从激励光源输出的光随时间变化，则Φ0变化，G(x)变化。
[数学式5]
G(x)＝Φ0αe-ax…(A2)
Φ0＝Popt(1-R)/Ahv…(A3)
通过式(A4)给出漂移电流成分(Jdr)。W为耗尽层的宽度。
[数学式6]
在x＞W时，式(A5)成立。Dp为空穴的扩散系数，τp为空穴的载流子寿命，pn为空穴密度，pn0为热平衡时的空穴密度。
[数学式7]
由于空穴的扩散长度Lp为将空穴的载流子寿命τp乘以空穴的扩散系数Dp而得到的值的平方根，因此由式(A6)表示。并且，如式(A7)那样定义C1。如果设定(在x＝∞的位置处pn＝pn0，在x＝W的位置处pn＝0)的边界条件，则式(A5)成为式(A8)。
[数学式8]
通过式(A9)给出扩散电流成分(Jdiff)。
[数学式9]
如果使用式(A10)的边界条件，则漏电流(IK)由式(A11)表示。
[数学式10]
由于式(A11)的第2项的pn0非常小，因此漏电流(IK)如式(A12)那样能够仅近似为第1项。
[数学式11]
如式(A12)所示，漏电流(IK)与每单位面积的光子剂量Φ0成正比。
对于上述一系列的计算，设想的是可视光那样的能量低的光。在本实施方式中设想的具有高能量的中子的情况下，中子束(通量)能够置换为单一粒子(光子)的能量。
在图2的步骤S101中，上述计算式所使用的物性值α、R、A、Dn、Dp例如以如下方式设定。
反射率R由半导体元件的材料唯一地决定。通过由用户指定半导体元件的材料，模型生成部112能够从对应表选择反射率R。
例如，用户对半导体元件的宽度、或半导体元件的宽度及纵深进行设定，模型生成部112能够基于它们对元件面积A进行计算。或者，也可以将激励光源的面积设为元件面积A。
碰撞电离化系数α由半导体元件的材料、半导体元件的温度、及施加的电压唯一地决定。通过由用户指定半导体元件的材料，模型生成部112能够基于输入的半导体元件的材料、通过计算得到的半导体元件的温度、施加的电压求出碰撞电离化系数α。
例如，通过由用户对n型漂移层的材料、掺杂浓度进行指定，模型生成部112能够对扩散系数Dn、Dp进行计算。
例如，用户能够对空穴的载流子寿命τp、电子的载流子寿命τn进行指定。
在图2的步骤S102中，通过使施加电压VA变化，依赖于施加电压VA的上述计算式中的物理量产生变化。例如，碰撞电离化系数α、式(A4)的x的积分范围等产生变化。
在图2的步骤S109中，使激励光源的能量E变化与使每单位面积的激励光源的光子剂量Φ0变化相当。
在参考文献1中，式(1)依赖于施加电压、pn结的温度、及标高。在本实施方式中，α为与施加电压关联的物理量，α、Dp、Dn、Lp、Ln为与pn结的温度关联的物理量。
根据本实施方式，通过图2所示的流程的计算机模拟，能够高精度地对半导体元件的SEB耐性进行评价。因此，无需使用加速器等大型的放射线设施，能够以比较短的时间对SEB耐性进行评价。另外，根据本实施方式，由于不需要检查对象元件的准备、及放射线关联实验所需要的设备，因此能够抑制成本。
使用了检查对象元件的试验是通过在电压施加过程中进行中子照射，对半导体元件本身造成无法恢复的损伤，根据程度导致检查对象元件破损的破损试验，因此检查对象元件是一次性的。并且，由于从加速器等提取的中子的统计性波动大，因此为了使得相对于施加电压也能够吸收统计性波动，需要数十至数百芯片的检查对象元件。因此，需要准备大量的检查对象元件的费用和时间。另外，考虑到中子线照射的试验期间中的稳定电压施加及向实验设施的输送等，检查对象元件不是Si等半导体芯片单体而是安装于功率模块。需要将作为功率模块的部件的一部分的金属置换为难以引起由中子线的照射导致的放射化的Al等轻金属，而不是通常使用的Cu等重金属。因此，不能够沿用量产品，需要进行使其与适于SEB耐性的实验的形态相适配等特殊的操作。除此之外，放射线设施所使用的测量器等在实验后也变得具有微弱放射性，因此在衰减期间中不能够使用。通过本实施方式的计算机模拟，不再存在与上述实际测量有关的各种流程。
以往，需要在针对试制出的元件，进行了中子照射所需要的复杂的准备的基础上，获得世界上为数不多的特殊的放射线设施的使用许可，将能够施加高电压的电源装置等实验设备搬入该设施，在有限时间内进行实验。在本实施方式中，由于使用器件模拟器，因此能够自由地变更半导体元件的构造。由于在开发阶段能够对半导体元件的构造的细节部分进行研究，使得具有与产品的使用环境及目的相符的SEB耐性，因此开发效率大幅度提高。
关于计算的流程，以往也使用了安装于器件模拟器的重离子模型。在该模型中，在重粒子通过固体的元件内部时，在几十μm～几百μm的范围，一边对将Si等构成原子的原子排列进行机械性破坏，一边行进。在该模型中，需要进行通过区域不能够保持电场，通过区域将过载转移至周围的原子区域这样的复杂的计算。因此，在以往的模型中，不仅计算时间及需要的存储容量变大，还以由入射粒子导致的局部的晶体学上的破坏为前提，因此不适于故障概率的计算。相对于此，在本实施方式中，能够对故障概率进行计算。
关于本实施方式的具体的计算机模拟的流程，如上所述。换言之，一边使施加电压变化，一边重复进行如下处理，即，在预先设定好的光的强度的范围，以恰当的刻度使光的强度变化，进行对漏电流或最高温度的历时变化的光的强度依赖性进行调查。上述处理能够仅通过器件模拟器的基本功能，即，对由光电效应造成的高电场区域处的电子空穴对的激励、与其相伴的载流子的倍增现象的历时变化进行计算而执行。因此，不需要大的存储容量，能够以比较短的时间对SEB耐性进行评价。
因此，在本实施方式中，还能够将作业整体编程为自动进行。利用夜晚及休息日，即使没有人，也能够高效地进行计算机模拟。
另外，在使用了放射线设施的实验中，在从事放射线作业时，存在必须接受相应的专业培训，必须通过针对各个提供设施实施的资格认定考试等的限制，因此实际上半导体的元件开发者本身难以实施这样的实验。在本实施方式涉及的计算机模拟中，由于没有这样的限制，因此如果具有器件模拟器的基本的操作知识，则开发者本身也能够对各种元件构造及实验条件进行选择、设定。由此，可以预见会增长开发负责人的见闻，并且还会提高开发整体的效率。
实施方式2.
在本实施方式中，运算部116一边改变向半导体元件的模型的施加电压及激励光源的能量，一边求出半导体元件的模型内部的最高温度Tmax随时间的变化，将最高温度达到阈值TTH时的激励光源的能量E确定为半导体元件发生不可逆现象的激励光源的能量ETH。运算部116通过在时间上及空间上对半导体元件的模型内部的温度的传导进行计算，能够求出半导体元件的模型内部的最高温度Tmax。
图10是表示实施方式2的半导体元件的SEB耐性的评价流程的流程图。图10的流程图与图2的流程图的不同点在于替代步骤S105及S106，具有步骤S205及S206。
在步骤S205中，运算部116求出半导体元件的模型内部的最高温度Tmax随时间的变化。
在步骤S206中，在最高温度Tmax大于或等于阈值TTH时，处理进入步骤S107。在最高温度Tmax小于阈值TTH时，处理进入步骤S108。
实施方式3.
在本实施方式中，作为SEB耐性的评价对象的半导体元件与实施方式1及2不同。
本实施方式的半导体元件的n型漂移层21的厚度比实施方式1的半导体元件的n型漂移层21的厚度薄10％左右。在本实施方式中，由于n型漂移层21薄，因此电场强度为正的半导体元件的厚度方向的坐标的范围比图3(b)所示的小，电场强度的最大值比图3(b)所示的大。
与实施方式1相同地，对该半导体元件的SEB耐性进行了评价。
图11是表示施加电压VA与实施方式1的使半导体元件Dd1热失控的激励光源的能量ETH的倒数之间的对应关系、及施加电压VA与实施方式3的使半导体元件Dd2热失控的激励光源的能量ETH的倒数之间的对应关系的图。
如图11所示，在实施方式3中，与实施方式1相比使半导体元件热失控的激励光源的能量E小。
实施方式4.
在本实施方式中，作为SEB耐性的评价对象的半导体元件比实施方式1～3复杂。
图12是表示实施方式4的半导体元件的模型的图。
在图12中示出具有沟槽栅极构造的IGBT的模型。
该模型具有n型漂移层54、n型的缓冲层53、p型的集电极层52、集电极(collector)电极(electrode)51、p型的基极层55、n型发射极层58、比基极层55浓度高的p型层59、发射极电极56、埋入有栅极多晶硅配线57的沟槽71、栅极氧化膜72。
就具有沟槽栅极的IGBT而言，电场分布是复杂的。因此，在本实施方式中，在pn结附近配置激励光源91。
在图12所示的剖面构造的情况下，乍一看，有时会推测为最大电场强度为沟槽71的底部，但其实是以防止该情况发生的方式设计的。例如，设计为通过减少从p型的基极层55起的沟槽71的凸出量，在低的反向偏置电压下从pn结延伸的耗尽层也能够尽可能将沟槽71掩盖。
在本实施方式中，通过在pn结附近配置激励光源91，能够对半导体元件的SEB耐性进行评价。
并且，通过不仅在最大电场强度位置(pn结附近)，还在开发者担心的各种部位(沟槽71的底部等)配置激励光源，从而能够对SEB耐性进行评价。例如，也可以是对最大电场强度位置(pn结附近)与电场强度成为最大值的位置(沟槽71的底部等)之间的载流子的相互作用的影响等进行调查。
实施方式5.
在实施方式1中说明过的SEB耐性的评价方法不仅能够应用于进行二极管、IGBT及MOSFET等晶体管等的通电及通断动作的单元部分，还能够应用于构成半导体芯片的外围部分。外围部分例如为保护环、FLR(Field Limiting Ring)、及VLD(Variation of LateralDropping)等终端构造、栅极焊盘、栅极配线等。由此，能够基于半导体芯片的瑕疵、瑕疵所占的比率等，对半导体芯片的综合性的SEB耐性进行评价。
图13及图14是表示实施方式5中的包含FLR的半导体芯片的终端部分的构造的模型的图。
例如，在设想了pin二极管的情况下，在n型半导体基板81之上设置有n型漂移层82。在n型漂移层82之上为了缓和电场强度而配置有p型的FLR 64a、64b、64c、64d、64e。在FLR 64a、64b、64c、64d、64e之上配置有阳极电极62及由SiO2构成的绝缘厚膜63。
在右侧配置有Si等的半导体芯片的通过切割等切开的端部。形成有n型的沟道截断部65。在施加高压时，与半导体芯片的背面的n型阴极区域22的构造相同地，在沟道截断部65施加正的高电位。
在左侧配置有进行主要动作的单元。在图13中，在左侧配置有在实施方式1中说明过的高耐压纵向型pin二极管的模型M1。在图14中，在左侧配置有在实施方式4中说明过的具有沟槽栅极构造的IGBT的模型M2。在保持高电压时，在pin二极管单元部的阳极电极62及IGBT单元部的发射极电极56施加负的电位或接地电位。
如图13及图14所示，激励光源66配置于FLR 64a与n型漂移层82的接合部分。
图15是表示在具有与图13及图14的FLR类似的FLR的终端部分施加了高电压时的电场分布的模拟结果的图。
在图15中，标记为表面的曲线表示n型漂移层82与绝缘厚膜63的界面处的电场分布。另外，标记为SEB深度的曲线表示FLR 64a、64b、64c、64d、64e的底部所在的深度处的水平方向的电场分布。
在左侧存在p型的阳极区域等，在右侧仅存在n漂移区域的简单的终端构造的电位分布具有左侧低、右侧高的水平的分布，但通过配置多重环构造的FLR，电场分布没有呈如图3(b)所示那样简单的三角形的分布。电场分布在相邻的FLR之间的n型漂移层82的区域成为分散配置与三角形接近的山峰形那样的形状的分布。这些山峰被设计为比单元部分的最大电场强度低。
并且，从产品的易用性及可靠性的观点出发，设计为Si等半导体材质的最表面即界面部分的电场强度没有成为最大，在某种程度的深度部分处成为最大。另外，由于是这样的复杂的构造，因此设计的自由度变大，并且还受到制造工序的波动等的影响，所以最大电场强度位于FLR 64a、64b、64c、64d、64e中的哪个位置未必是唯一地决定的。除去这样的终端部分，进行在实施方式1中说明过的SEB耐性的计算，对构造上的瑕疵、及制造的波动所造成的影响等进行评价是非常有用的。
(变形例)
本发明并不限于上述实施方式所限定的内容，例如，还包含如下变形例。
(1)激励光源的配置
图2及图10的步骤S103的激励光源的配置也可以在步骤S101中创建了半导体元件的模型的阶段执行。
(2)机上计算
图2及图10的步骤S111～S114的处理也可以通过用户本身进行机上计算而实施。例如，也可以是用户通过使用表计算软件，执行光的强度和中子的碰撞概率的换算处理。
(3)硬件结构
在实施方式1～5中说明过的SEB耐性评价装置能够通过数字电路的硬件或软件构成相当的动作。在使用软件来实现SEB耐性评价装置的功能的情况下，SEB耐性评价装置可以是例如如图16所示具有处理器1000和存储器2000，由处理器1000执行在存储器2000存储的程序。
(4)在实施方式1中，以高耐压纵向型pin二极管为例进行了说明，但并不限定于此，在pn二极管、或SiC、GaN等的单极元件的情况下，也可以是肖特基势垒二极管等高耐压纵向型二极管。
(5)在实施方式4中，以具有沟槽栅极构造的IGBT为例进行了说明，但并不限定于此，也可以是IGBT、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)、结型FET、双极晶体管、或晶闸管等开关元件。
(6)在实施方式5中，以FLR为例进行了说明，但并不限定于此，也可以是FLR等终端构造部分、或栅极焊盘或栅极配线区域等外围部分。
(7)在实施方式1、4、5的说明中，例示出施加高电压或流过大电流的主电极配置于元件的上表面和下表面的纵向型元件，但并不限定于此，也可以是两个主电极仅在上表面侧配置于分离开的位置的横向型元件。作为具体的例子，能够举出具有与通常LSI类似的构造，但动作电压范围达到几百V至几kV的HVIC(High Voltage IC)等复合型的横向型元件。
应当认为此次公开的实施方式在所有方面都是例示而不是限制性的内容。本发明的范围不是由上述说明表示而是由权利要求书表示的，旨在包含与权利要求书等同的含义和范围内的所有变更。
针对本发明的实施方式进行了说明，但应当认为本次公开的实施方式在所有方面都只是例示，并不是限制性的内容。本发明的范围由权利要求书表示，旨在包含与权利要求书等同的含义以及范围内的全部变更。

Claims (11)

1.一种SEB耐性评价方法，其通过计算机模拟，对半导体元件的SEB即单粒子烧毁耐性进行评价，
该SEB耐性评价方法具有以下步骤：
在所述半导体元件的模型内配置激励光源；以及
一边改变向所述半导体元件的模型的施加电压及所述激励光源的能量，一边求出使所述半导体元件热失控的所述激励光源的能量。
2.根据权利要求1所述的SEB耐性评价方法，其中，
求出所述激励光源的能量的步骤包含以下步骤：
一边改变向所述半导体元件的模型的施加电压及所述激励光源的能量，一边求出所述半导体元件的模型的主电极间的漏电流随时间的变化；以及
将所述漏电流达到阈值时的所述激励光源的能量确定为使所述半导体元件热失控的能量。
3.根据权利要求1所述的SEB耐性评价方法，其中，
求出所述激励光源的能量的步骤包含以下步骤：
一边改变向所述半导体元件的模型的施加电压及所述激励光源的能量，一边求出所述半导体元件的模型内部的最高温度随时间的变化；以及
将所述最高温度达到阈值时的所述激励光源的能量确定为使所述半导体元件热失控的能量。
4.根据权利要求2或3所述的SEB耐性评价方法，其中，
还具有生成表示所述施加电压与使所述半导体元件热失控的激励光源的能量之间的对应关系的信息的步骤。
5.根据权利要求4所述的SEB耐性评价方法，其中，
还具有以下步骤：
将使所述半导体元件热失控的激励光源的能量转换为中子的微分通量；
将所述微分通量转换为所述半导体元件的平均故障次数；以及
将所述施加电压与所述激励光源的能量之间的对应关系转换为所述施加电压与所述平均故障次数之间的对应关系。
6.根据权利要求5所述的SEB耐性评价方法，其中，
还具有对表示所述施加电压和所述平均故障次数之间的对应关系的曲线进行显示的步骤。
7.根据权利要求1所述的SEB耐性评价方法，其中，
所述配置的步骤包含在所述半导体元件的模型的pn结部分配置所述激励光源的步骤。
8.根据权利要求1至3中任一项所述的SEB耐性评价方法，其中，
所述半导体元件为高耐压纵向型二极管。
9.根据权利要求1至3中任一项所述的SEB耐性评价方法，其中，
所述半导体元件为开关元件。
10.根据权利要求1至3中任一项所述的SEB耐性评价方法，其中，
所述半导体元件包含终端构造部分或外围部分。
11.一种SEB耐性评价装置，其通过计算机模拟，对半导体元件的SEB即单粒子烧毁耐性进行评价，
该SEB耐性评价装置具有：
光源配置部，其在所述半导体元件的模型内配置激励光源；以及
运算部，其一边改变向所述半导体元件的模型的施加电压及所述激励光源的能量，一边求出使所述半导体元件热失控的所述激励光源的能量。
CN202010852061.6A 2019-08-27 2020-08-21 Seb耐性评价方法及seb耐性评价装置 Active CN112526313B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019154792A JP7145826B2 (ja) 2019-08-27 2019-08-27 Ｓｅｂ耐性評価方法およびｓｅｂ耐性評価装置
JP2019-154792 2019-08-27

Publications (2)

Publication Number Publication Date
CN112526313A CN112526313A (zh) 2021-03-19
CN112526313B true CN112526313B (zh) 2023-12-29

Family

ID=74565478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010852061.6A Active CN112526313B (zh) 2019-08-27 2020-08-21 Seb耐性评价方法及seb耐性评价装置

Country Status (4)

Country Link
US (1) US11222151B2 (zh)
JP (1) JP7145826B2 (zh)
CN (1) CN112526313B (zh)
DE (1) DE102020120980A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019003114T5 (de) * 2018-06-21 2021-03-11 Mitsubishi Electric Corporation Halbleitervorrichtung-zuverlässigkeitsbewertungsvorrichtung und verfahren zum bewerten der zuverlässigkeit von halbleitervorrichtungen
CN113064046B (zh) * 2021-04-09 2021-11-26 深圳群芯微电子有限责任公司 一种光电耦合器辐射效应测试设备及测试方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175416A (ja) * 2003-11-19 2005-06-30 Fuji Electric Device Technology Co Ltd 宇宙用半導体装置
JP2007207995A (ja) * 2006-02-01 2007-08-16 Kobe Steel Ltd 半導体測定装置、半導体測定方法
CN101158705A (zh) * 2007-11-22 2008-04-09 北京圣涛平试验工程技术研究院有限责任公司 获取单粒子现象截面与重离子线性能量转移关系的方法
CN102959416A (zh) * 2010-07-01 2013-03-06 欧洲航空防务与空间公司-Eads法国 表征电子元件对损毁机制的敏感度的方法
JP2014027833A (ja) * 2012-07-30 2014-02-06 Toyota Motor Corp 車両の制御装置、車両および車両の制御方法
CN103928338A (zh) * 2014-04-04 2014-07-16 哈尔滨工程大学 一种功率半导体器件抗单粒子烧毁方法
TW201534892A (zh) * 2013-12-03 2015-09-16 Kobe Steel Ltd 氧化物半導體薄膜之評估方法及氧化物半導體薄膜之品質管理方法以及上述評估方法所使用的評估元件及評估裝置
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4117385B2 (ja) 2002-05-21 2008-07-16 独立行政法人 宇宙航空研究開発機構 宇宙線破壊耐量を有する半導体装置
JP2004125633A (ja) 2002-10-03 2004-04-22 Renesas Technology Corp 半導体デバイスの宇宙線中性子ソフトエラー耐性評価方法
JP2005276360A (ja) 2004-03-25 2005-10-06 Renesas Technology Corp 半導体デバイスのエラー評価支援方法および装置
FR2920882B1 (fr) * 2007-09-06 2010-02-26 Eads Europ Aeronautic Defence Procede de caracterisation des conditions d'utilisation d'un composant electronique permettant de limiter sa sensibilite aux interactions energetiques
JP5983275B2 (ja) * 2012-10-09 2016-08-31 富士通株式会社 検査装置および検査方法
JP6152348B2 (ja) * 2013-01-11 2017-06-21 株式会社神戸製鋼所 酸化物半導体薄膜の評価方法及び酸化物半導体薄膜の品質管理方法
US9859448B2 (en) * 2016-05-06 2018-01-02 The Aerospace Corporation Single-event burnout (SEB) hardened power schottky diodes, and methods of making and using the same
WO2018049641A1 (zh) * 2016-09-17 2018-03-22 电子科技大学 一种提高抗单粒子烧毁能力的槽栅mos器件

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175416A (ja) * 2003-11-19 2005-06-30 Fuji Electric Device Technology Co Ltd 宇宙用半導体装置
JP2007207995A (ja) * 2006-02-01 2007-08-16 Kobe Steel Ltd 半導体測定装置、半導体測定方法
CN101158705A (zh) * 2007-11-22 2008-04-09 北京圣涛平试验工程技术研究院有限责任公司 获取单粒子现象截面与重离子线性能量转移关系的方法
CN102959416A (zh) * 2010-07-01 2013-03-06 欧洲航空防务与空间公司-Eads法国 表征电子元件对损毁机制的敏感度的方法
JP2014027833A (ja) * 2012-07-30 2014-02-06 Toyota Motor Corp 車両の制御装置、車両および車両の制御方法
TW201534892A (zh) * 2013-12-03 2015-09-16 Kobe Steel Ltd 氧化物半導體薄膜之評估方法及氧化物半導體薄膜之品質管理方法以及上述評估方法所使用的評估元件及評估裝置
CN103928338A (zh) * 2014-04-04 2014-07-16 哈尔滨工程大学 一种功率半导体器件抗单粒子烧毁方法
CN109087866A (zh) * 2018-04-19 2018-12-25 北京工业大学 一种外延前硼注入复合双层外延的n-MOSFET制备方法
CN109782147A (zh) * 2018-12-26 2019-05-21 中国电子科技集团公司第五十五研究所 一种碳化硅mosfet高温栅偏测试方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
n沟VDMOSFET单粒子烧毁的二维数值模拟;郭红霞, 陈雨生, 张义门, 王伟, 赵金龙, 周辉;核电子学与探测技术(06);全文 *

Also Published As

Publication number Publication date
US11222151B2 (en) 2022-01-11
DE102020120980A1 (de) 2021-03-04
CN112526313A (zh) 2021-03-19
JP7145826B2 (ja) 2022-10-03
JP2021032775A (ja) 2021-03-01
US20210064796A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
Moll Displacement damage in silicon detectors for high energy physics
CN112526313B (zh) Seb耐性评价方法及seb耐性评价装置
Martinella et al. Impact of terrestrial neutrons on the reliability of SiC VD-MOSFET technologies
Soelkner et al. Charge carrier avalanche multiplication in high-voltage diodes triggered by ionizing radiation
Fleta et al. 3D cylindrical silicon microdosimeters: fabrication, simulation and charge collection study
Akturk et al. Space and terrestrial radiation response of silicon carbide power MOSFETs
Casey et al. Failure analysis of heavy ion-irradiated Schottky diodes
Mauguet et al. Single-event latchup in a CMOS-based ASIC using heavy ions, laser pulses, and coupled simulation
Mauguet et al. Single events induced by heavy ions and laser pulses in silicon Schottky diodes
George et al. Single event burnout observed in Schottky diodes
Ratti et al. DCR performance in neutron-irradiated cmos spads from 150-to 180-nm technologies
Petrosyants et al. Effective radiation damage models for TCAD simulation of silicon bipolar and MOS transistor and sensor structures
Auden et al. Effects of high electric fields on the magnitudes of current steps produced by single particle displacement damage
Ratti et al. Modeling charge loss in CMOS MAPS exposed to non-ionizing radiation
Väyrynen Irradiation of silicon particle detectors with MeV-protons
Johnson III Reliability Characterizations of Ion-Induced Leakage Current Degradation in Silicon Carbide Schottky Power Diodes
Kessarinskiy et al. Single Event Burnout Sensitivity Prediction Based on Commercial MOSFET Electrical Characteristics Analysis
Franks Design and characterisation of High-Voltage CMOS (HV-CMOS) detectors for particle physics experiments
Ray et al. Modeling and simulation of a gallium nitride (GaN) betavoltaic energy converter
Warner et al. GaAs displacement damage dosimeter based on diode dark currents
Gao et al. Simulation and modeling of time-resolved X-ray detector for the Saturn accelerator
Galloway Catastrophic failure of silicon power MOS in space
Mekheldi et al. Simulation of guard ring type effects on the electrical characteristics of n-on-p planar silicon detectors
Sicre et al. Identification of stress factors and degradation mechanisms inducing DCR drift in SPADs
Ralston-Good Analysis of Schottky diode failure mechanisms during exposure to electron beam pulse using TCAD simlulation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant