CN112511139A - 比较器电路及包括其的芯片 - Google Patents

Abstract

本发明公开了一种比较器电路及包含其的芯片，比较器电路包括第一放大电路的同相输入端和第二放大电路的同相输入端接收第一输入电压，第一放大电路的反相输入端和第二放大电路的反相输入端接收第二输入电压；第一放大电路用于输出对应的第一放大信号和第二放大信号至第一比较电路；第二放大电路用于输出对应的第三放大信号和第四放大信号至第二比较电路；第一比较电路用于输出第一比较结果至选择输出电路；第二比较电路用于输出第二比较结果至选择输出电路；选择信号产生电路用于输出选择信号至选择输出电路；选择输出电路用于选择第一比较结果或第二比较结果作为比较器电路的输出结果。本发明扩大了比较器电路的输入电压范围，提高了电路精度。

Description

比较器电路及包括其的芯片

技术领域

本发明涉及电子技术领域，尤其涉及一种比较器电路及包括其的芯片。

背景技术

比较器电路是集成电路系统的重要模块，广泛应用在各种集成电路系统中。现有的比较器电路的输入电压连接一个晶体管，比较器电路的输入电压必需要大于晶体管的阈值电压比较器电路才能正常输出比较结果，所以，比较器电路的输入电压的最小值要大于晶体管的阈值电压，对于小于晶体管阈值电压的输入电压无法进行比较，导致比较器电路的输入电压范围较小。

发明内容

本发明要解决的技术问题是为了克服现有技术中比较器电路连接一个晶体管导致比较器电路的输入电压范围较小的缺陷，提供一种比较器电路及包含其的芯片。

本发明是通过下述技术方案来解决上述技术问题：

一种比较器电路，包括第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路；

所述第一放大电路的同相输入端和所述第二放大电路的同相输入端均用于接收第一输入电压，所述第一放大电路的反相输入端和所述第二放大电路的反相输入端均用于接收第二输入电压；

所述第一放大电路用于在所述第一输入电压和所述第二输入电压的均值大于预设阈值电压时分别对所述第一输入电压和所述第二输入电压进行增益放大并输出对应的第一放大信号和第二放大信号至所述第一比较电路；

所述第二放大电路用于在所述第一输入电压和所述第二输入电压的均值小于所述预设阈值电压时分别对所述第一输入电压和所述第二输入电压进行增益放大并输出对应的第三放大信号和第四放大信号至所述第二比较电路；

所述第一比较电路用于将所述第一放大信号和所述第二放大信号进行比较输出第一比较结果至所述选择输出电路；

所述第二比较电路用于将所述第三放大信号和所述第四放大信号进行比较输出第二比较结果至所述选择输出电路；

所述选择信号产生电路用于基于所述第一输入电压和所述第二输入电压的共模电压输出选择信号至所述选择输出电路；

所述选择输出电路用于基于所述选择信号选择所述第一比较结果或所述第二比较结果作为所述比较器电路的输出结果。

本方案通过设置第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路，当比较器电路的第一输入电压和第二输入电压小于预设阈值电压时，第二放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第二比较电路的第二输出结果作为比较器电路的输出结果，当比较器电路的第一输入电压和第二输入电压大于预设阈值电压时，第一放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第一比较电路的第一输出结果作为比较器电路的输出结果，使得比较器电路的输入电压范围可以低至零，扩大了比较器电路的输入电压范围，同时通过第一放大电路和第二放大电路对输入的电压信号进行增益放大，可以提高比较器电路的精度。

优选地，所述第一放大电路包括：第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管和第十八PMOS管；

所述第十一NMOS管和所述第十四NMOS管的栅极用于连接第一输入电压，所述第十二NMOS管和所述第十三NMOS管的栅极用于连接第二输入电压，所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管、所述第十四NMOS管、所述第十五NMOS管和所述第十六NMOS管的源极均接地，所述第十一NMOS管的漏极与所述第十一PMOS管的漏极、所述第十一PMOS管的栅极和所述第十二PMOS管的栅极连接，所述第十二PMOS管的漏极与所述第十二NMOS管的漏极连接，所述第十三NMOS管的漏极与所述第十三PMOS管的漏极、所述第十三PMOS管的栅极和所述第十四PMOS管的栅极连接，所述第十四NMOS管的漏极与所述第十四PMOS管的漏极连接，所述第十一PMOS管、所述第十二PMOS管、所述第十三PMOS管和所述第十四PMOS管的源极均接电源电压；所述第十五NMOS管的栅极与所述第十二NMOS管的漏极连接，所述第十六NMOS管的栅极与所述第十四NMOS管的漏极连接，所述第十五PMOS管、所述第十六PMOS管、所述第十七PMOS管和所述第十八PMOS管的源极均接电源电压，所述第十五PMOS管的栅极与所述第十五PMOS管的漏极、所述第十六PMOS管的漏极和所述第十七PMOS管的栅极均连接，所述第十八PMOS管的栅极与所述第十八PMOS管的漏极、所述第十六PMOS管的栅极、所述第十七PMOS管的漏极和所述第十六NMOS管的漏极连接；

所述第十五NMOS管的漏极用于输出所述第二放大信号；

所述第十六NMOS管的漏极用于输出所述第一放大信号。

优选地，所述第一放大电路包还包括：第十七NMOS管、第十八NMOS管和第十九NMOS管；

所述第十七NMOS管、所述第十八NMOS管和所述第十九NMOS管的源极均接地，所述第十七NMOS管、所述第十八NMOS管和所述第十九NMOS管的栅极均接外部偏置电压，所述第十七NMOS管的漏极分别与所述第十一NMOS管和所述第十二NMOS管的源极连接，所述第十八NMOS管的漏极分别与所述第十三NMOS管和所述第十四NMOS管的源极连接，所述第十九NMOS管的漏极分别与所述第十五NMOS管和所述第十六NMOS管的源极连接。

优选地，所述第二放大电路包括：第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管和第三十PMOS管；

所述第二十三PMOS管和所述第二十六PMOS管栅极用于连接第一输入电压，所述第二十四PMOS管和所述第二十五PMOS管的栅极用于连接第二输入电压，所述第二十三PMOS管、所述第二十四PMOS管、所述第二十五PMOS管、所述第二十六PMOS管、所述第二十七PMOS管、所述第二十八PMOS管、所述第二十九PMOS管和所述第三十PMOS管的源极均接电源电压，所述第二十一NMOS管、所述第二十二NMOS管、所述第二十三NMOS管、所述第二十四NMOS管、所述第二十五NMOS管和所述第二十六NMOS管的源极均接地，所述第二十三PMOS管的漏极与所述第二十一NMOS管的漏极、第二十一NMOS管的栅极和第二十二NMOS管的栅极均连接，所述第二十四PMOS管的漏极与所述第二十二NMOS管的漏极和所述第二十五NMOS管的栅极连接，第二十五PMOS管的漏极与所述第二十三NMOS管的漏极、所述第二十三NMOS管的栅极和所述第二十四NMOS管的栅极均连接，所述第二十六PMOS管的漏极分别与所述第二十四NMOS管的漏极和所述第二十六NMOS管的栅极连接，所述第二十五NMOS管的漏极分别与所述第二十七PMOS管的漏极、所述第二十七PMOS管的栅极、所述第二十八PMOS管的漏极和所述第二十九PMOS管的栅极连接，所述第二十六NMOS管的漏极分别与所述第三十PMOS管的漏极、所述第三十PMOS管、所述第二十九PMOS管的漏极和所述第二十八PMOS管的栅极连接；

所述第二十五NMOS管的漏极用于输出第四放大信号；

所述第二十六NMOS管的漏极用于输出第三放大信号。

优选地，所述第二放大电路还包括：第二十一PMOS管、第二十二PMOS管和第二十七NMOS管；

所述第二十一PMOS管的源极和所述第二十二PMOS管的源极均接电源电压，所述第二十七NMOS管的栅极、所述第二十一PMOS管的栅极和所述第二十二PMOS管的栅极均接外部偏置电压，所述第二十一PMOS管的漏极分别与所述第二十三PMOS管的源极和所述第二十四PMOS管的源极连接，所述第二十二PMOS管的漏极分别与所述第二十五PMOS管的源极和所述第二十六PMOS管的源极连接，所述第二十七NMOS管的源极接地，所述第二十七NMOS管的漏极分别接所述第二十五NMOS管的源极和所述第二十六NMOS管的源极连接。

优选地，所述第一比较电路和所述第二比较电路的电路结构相同。

优选地，所述第一比较电路包括：第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管和第一反相器；

所述第三十五NMOS管的栅极接外部时钟，所述第三十五NMOS管的源极接地，所述第三十五NMOS管的漏极分别与所述第三十三NMOS管的源极和所述第三十四NMOS管的源极连接，所述第三十三NMOS管的栅极用于连接所述第二放大信号，所述第三十四NMOS管的栅极用于连接所述第一放大信号，所述第三十三NMOS管的漏极与所述第三十一NMOS管的源极连接，所述第三十四NMOS管的漏极与所述第三十二NMOS管的源极连接，所述第三十一PMOS管、所述第三十二PMOS管、所述第三十三PMOS管和所述第三十四PMOS管的源极均接电源电压，所述第三十一PMOS管的栅极和所述第三十四PMOS管的栅极均接外部时钟，所述第三十一PMOS管的漏极分别与所述第三十二PMOS管的漏极、所述第三十一NMOS管的漏极、所述第三十二NMOS管的栅极和所述第三十三PMOS管的栅极均连接，所述第三十二PMOS管的栅极分别与所述第三十一NMOS管的栅极、所述第三十三PMOS管的漏极、所述第三十二NMOS管的漏极和所述第一反相器的输入端均连接，所述第三十四PMOS管的漏极与所述第一反相器的输入端连接；

所述第一反相器的输出端用于输出所述第一比较结果。

优选地，所述选择信号产生电路包括：第五十三NMOS管、第五十四NMOS管、第五十五NMOS管、第五十六NMOS管、第五十七NMOS管、第五十八NMOS管、第五十一PMOS管、第五十二PMOS管、第五十三PMOS管、第五十四PMOS管、第五十五PMOS管、第五十六PMOS管和第二反相器；

第五十三NMOS管的栅极连接所述共模电压，所述第五十四NMOS管的栅极用于连接固定电压，所述第五十三NMOS管、所述第五十四NMOS管、所述第五十五NMOS管和所述第五十六NMOS管的源极均接地，所述第五十一PMOS管、所述第五十二PMOS管、所述第五十三PMOS管、所述第五十四PMOS管、所述第五十五PMOS管和所述第五十六PMOS管的源极均接电源电压，所述第五十三NMOS管的漏极分别与所述第五十一PMOS管的漏极、所述第五十一PMOS管的栅极、所述第五十二PMOS管的漏极、所述第五十三PMOS管的栅极和所述第五十六NMOS管的栅极均连接，所述第五十四NMOS管的漏极分别与所述第五十四PMOS管的漏极、所述第五十四PMOS管的栅极、所述第五十三PMOS管的漏极、所述第五十二PMOS管的栅极连接，所述第五十五NMOS管的漏极与所述第五十七NMOS管的源极连接，所述第五十六NMOS管的漏极与所述第五十八NMOS管的源极连接，所述第五十七NMOS管的漏极分别与所述第五十五PMOS管的漏极、所述第五十八NMOS管的栅极和所述第五十六PMOS管的栅极连接，所述第五十七NMOS管的栅极分别与所述第五十五PMOS管的栅极、所述第五十六PMOS管的漏极、所述第五十八NMOS管的漏极和所述第二反相器的输入端连接；

所述第二反相器的输出端用于输出所述选择信号。

优选地，所述选择信号产生电路还包括：第五十一NMOS管和第五十二NMOS管；

所述第五十一NMOS管的栅极和所述第五十二NMOS管的栅极连接外部偏置电压，所述第五十一NMOS管的源极和所述第五十二NMOS管的源极连接地，所述第五十一NMOS管的漏极分别与所述第五十三NMOS管和所述第五十四NMOS管的源极连接，所述第五十二NMOS管的漏极分别与所述第五十五NMOS管和所述第五十六NMOS管的源极连接。

一种芯片，其特征在于，包括上述中任意一项所述的比较器电路。

本发明的积极进步效果在于：本发明通过设置第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路，当比较器电路的第一输入电压和第二输入电压的均值小于预设阈值电压时，第二放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第二比较电路的第二输出结果作为比较器电路的输出结果，当比较器电路的第一输入电压和第二输入电压的均值大于预设阈值电压时，第一放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第一比较电路的第一输出结果作为比较器电路的输出结果，使得比较器电路的输入电压范围可以低至零，扩大了比较器电路的输入电压范围，同时通过第一放大电路和第二放大电路对输入的电压信号进行增益放大，可以提高比较器电路的精度。

附图说明

图1为本发明实施例1的比较器电路的结构示意图。

图2为本发明实施例2的第一放大电路的电路图。

图3为本发明实施例2的第二放大电路的电路图。

图4为本发明实施例2的第一比较电路的电路图。

图5为本发明实施例2的第二比较电路的电路图。

图6为本发明实施例2的选择信号产生电路的电路图。

具体实施方式

下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。

实施例1

本实施例提供一种比较器电路，如图1所示，包括第一放大电路Amp1、第二放大电路Amp2、第一比较电路Cmp1、第二比较电路Cmp2、选择输出电路Mux和选择信号产生电路Gen；

第一放大电路Amp1的同相输入端+连接第一输入电压inp，第一放大电路Amp1的反相输入端-连接第二输入电压inn，第二放大电路Amp2的同相输入端+连接第一输入电压inp，第二放大电路Amp2的反相输入端-连接第二输入电压inn，第一放大电路Amp1的正输出端和负输出端分别连接第一比较电路Cmp1的第一输入端和第二输入端，第二放大电路Amp2的正输出端和负输出端分别连接第二比较电路Cmp2的第一输入端和第二输入端，第一比较电路Cmp1的输出端连接选择输出电路Mux的第一输入端，第二比较电路Cmp2的输出端连接选择输出电路Mux的第二输入端，选择信号产生电路Gen的第一输入端连接第一输入电压inp和第二输入电压inn的共模电压incm，选择信号产生电路Gen的第二输入端连接一固定电压Vth_pn，该固定电压Vth_pn的电压值大于第一放大电路Amp1中包含的NMOS晶体管的阈值电压，选择信号产生电路Gen的输出端连接选择输出电路Mux的第三输入端。预设阈值电压为第一放大电路Amp1中包含的NMOS晶体管的阈值电压。

当第一输入电压inp和第二输入电压inn的均值大于NMOS晶体管的阈值电压时，在可选的一种实施方式中，第一输入电压inp和第二输入电压inn的值均大于NMOS晶体管的阈值电压。在可选的另一种实施方式中，第一输入电压inp和第二输入电压inn其中一个大于NMOS晶体管的阈值电压，另一个小于NMOS晶体管的阈值电压，但是两者的均值大于NMOS晶体管的阈值电压。此时，第一输入电压inp和第二输入电压inn的共模电压incm此时大于NMOS晶体管的阈值电压。此时第一放大电路Amp1正常工作，对输入的第一输入电压inp和第二输入电压inn进行增益放大并输出对应的第一放大信号op_outp1和第二放大信号op_outn1。第一比较电路Cmp1用于将第一放大信号op_outp1和第二放大信号op_outn1进行比较并输出第一比较结果cmpout1，选择信号产生电路Gen基于共模电压incm产生低电平信号作为选择信号Mux_ctrl并输出至选择输出电路Mux，选择输出电路Mux用于基于选择信号Mux_ctrl选择第一比较电路Cmp1输出的第一比较结果cmpout1作为比较器电路的输出结果cmpout。

当第一输入电压inp和第二输入电压inn的均值小于NMOS晶体管的阈值电压时，第一输入电压inp和第二输入电压inn的共模电压incm此时小于NMOS晶体管的阈值电压。此时第二放大电路Amp2正常工作，对输入的第一输入电压inp和第二输入电压inn进行增益放大并输出对应的第三放大信号op_outp2和第四放大信号op_outn2。第二比较电路Cmp2用于将第三放大信号op_outp2和第四放大信号op_outn2进行比较并输出第二比较结果cmpout2，选择信号产生电路Gen基于共模电压incm产生高电平作为选择信号Mux_ctrl并输出至选择输出电路Mux，选择输出电路Mux用于基于高电平选择信号Mux_ctrl选择第二比较电路Cmp2输出的第二比较结果cmpout2作为比较器电路的输出结果cmpout。本实施方案第一输入电压inp和第二输入电压inn的范围为(0，Vdd)，其中Vdd是电源电压，使得比较器电路的输入电压范围为(0，Vdd)，扩大了比较器电路的输入电压范围。

在可选的一种实施方式中，比较器电路还包括第一电阻R1和第二电阻R2，第一电阻R1的一端连接第二输入电压inn，第一电阻R1的另一端与选择信号产生电路的第一输入端连接，第二电阻R2的一端连接第一输入电压inp，第二电阻R2的另一端与选择信号产生电路的第一输入端连接，第一电阻R1和第二电阻R2用于产生共模电压incm。选择信号产生电路为一种迟滞比较器。

本实施例的比较器电路通过设置第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路，当第一输入电压和第二输入电压的均值小于NMOS晶体管的阈值电压时，第二放大电路正常工作，选择信号产生电路输出高电平作为选择信号至选择输出电路，选择输出第二比较电路的第二输出结果作为比较器电路的输出结果，当第一输入电压和第二输入电压的均值大于NMOS晶体管的阈值电压时，第一放大电路正常工作，选择信号产生电路输出低电平作为选择信号至选择输出电路，选择输出第一比较电路的第一输出结果作为比较器电路的输出结果，使得比较器电路的输入电压范围可以低至零，扩大了比较器电路的输入电压范围，同时通过第一放大电路和第二放大电路对输入的电压信号进行增益放大，可以提高比较器电路的精度。

实施例2

本实施例提供的一种比较器电路是对实施例1的进一步改进，如图2所示，第一放大电路Amp1包括：第十一NMOS管Mn11、第十二NMOS管Mn12、第十三NMOS管Mn13、第十四NMOS管Mn14、第十五NMOS管Mn15、第十六NMOS管Mn16、第十七NMOS管Mn17、第十八NMOS管Mn18、第十九NMOS管Mn19、第十一PMOS管Mp11、第十二PMOS管Mp12、第十三PMOS管Mp13、第十四PMOS管Mp14、第十五PMOS管Mp15、第十六PMOS管Mp16、第十七PMOS管Mp17和第十八PMOS管Mp18。

第十七NMOS管Mn17、第十八NMOS管Mn18和第十九NMOS管Mn19的源极均接地Vss，第十七NMOS管Mn17、第十八NMOS管Mn18和第十九NMOS管Mn19的栅极均接外部偏置电压Vb，第十七NMOS管Mn17的漏极分别与第十一NMOS管Mn11和第十二NMOS管Mn12的源极连接，第十八NMOS管Mn18的漏极分别与第十三NMOS管Mn13和第十四NMOS管Mn14的源极连接，第十九NMOS管Mn19的漏极分别与第十五NMOS管Mn15和第十六NMOS管Mn16的源极连接。第十一NMOS管Mn11和第十四NMOS管Mn14的栅极用于连接第一输入电压inp，第十二NMOS管Mn12和第十三NMOS管Mn13的栅极用于连接第二输入电压inn，第十一NMOS管Mn11的漏极与第十一PMOS管Mp11的漏极、第十一PMOS管Mp11的栅极和第十二PMOS管Mp12的栅极连接，第十二PMOS管Mp12的漏极与第十二NMOS管Mn12的漏极连接，第十三NMOS管Mn13的漏极与第十三PMOS管Mp13的漏极、第十三PMOS管Mp13的栅极和第十四PMOS管Mp14的栅极连接，第十四NMOS管Mn14的漏极与第十四PMOS管Mp14的漏极连接，第十一PMOS管Mp11、第十二PMOS管Mp12、第十三PMOS管Mp13和第十四PMOS管Mp14的源极均接电源电压Vdd；第十五NMOS管Mn15的栅极与第十二NMOS管Mn12的漏极连接，第十六NMOS管Mn16的栅极与第十四NMOS管Mn14的漏极连接，第十五PMOS管Mp15、第十五PMOS管Mp15的漏极、第十六PMOS管Mp16、第十七PMOS管Mp17和第十八PMOS管Mp18的源极均接电源电压Vdd，第十五PMOS管Mp15的栅极与第十五PMOS管Mp15的漏极、第十六NMOS管Mp16的漏极和第十七PMOS管Mp17的栅极均连接，第十八PMOS管Mp18的栅极与第十八PMOS管Mp18的漏极、第十六PMOS管Mp16的栅极、第十七PMOS管Mp17的漏极和第十六NMOS管Mn16的漏极连接；

第十五NMOS管Mn15的漏极用于输出第二放大信号op_outn1；

第十六NMOS管Mn16的漏极用于输出第一放大信号op_outp1。

当第一输入电压inp和第二输入电压inn的均值小于NMOS管的阈值电压时，第十一NMOS管Mn11、第十二NMOS管Mn12、第十三NMOS管Mn13、第十四NMOS管Mn14均不导通，所以，第一放大电路Amp1无法正常工作，此时第十五NMOS管Mn15的漏极无法正常输出第二放大信号op_outn1和第十六NMOS管Mn16的漏极无法正常输出第一放大信号op_outp1。

当第一输入电压inp和第二输入电压inn的均值大于NMOS管的阈值电压时，第十一NMOS管Mn11、第十二NMOS管Mn12、第十三NMOS管Mn13、第十四NMOS管Mn14均导通，外部偏置电压Vb接相应的模拟电压，第十七NMOS管Mn17、第十八NMOS管Mn18和第十九NMOS管Mn19均导通，此时，第十五NMOS管Mn15的漏极输出放大后的第二放大信号op_outn1和第十六NMOS管Mn16的漏极输出放大后的第一放大信号op_outp1。

本实施例的第二放大电路，如图3所示，包括：第二十一NMOS管Mn21、第二十二NMOS管Mn22、第二十三NMOS管Mn23、第二十四NMOS管Mn24、第二十五NMOS管Mn25、第二十六NMOS管Mn26、第二十七NMOS管Mn27、第二十一PMOS管Mp21、第二十二PMOS管Mp22、第二十三PMOS管Mp23、第二十四PMOS管Mp24、第二十五PMOS管Mp25、第二十六PMOS管Mp26、第二十七PMOS管Mp27、第二十八PMOS管Mp28、第二十九PMOS管Mp29和第三十PMOS管Mp30；

第二十三PMOS管Mp23和第二十六PMOS管Mp26栅极用于连接第一输入电压inp，第二十四PMOS管Mp24和第二十五PMOS管Mp25的栅极用于连接第二输入电压inn，第二十一PMOS管Mp21、第二十二PMOS管Mp22、第二十七PMOS管Mp27、第二十八PMOS管Mp28、第二十九PMOS管Mp29和第三十PMOS管Mp30的源极均接电源电压Vdd，第二十一NMOS管Mn21、第二十二NMOS管Mn22、第二十三NMOS管Mn23、第二十四NMOS管Mn24和第二十七NMOS管Mn27的源极均接地Vss，第二十一PMOS管Mp21的栅极和第二十二PMOS管Mp22的栅极连接外部偏置电压vbp，第二十一PMOS管Mp21的漏极分别与第二十三PMOS管Mp23的源极和第二十四PMOS管Mp24的源极连接，第二十二PMOS管Mp22的漏极分别与第二十五PMOS管Mp25的源极和第二十六PMOS管Mp26的源极连接；第二十三PMOS管Mp23的漏极与第二十一NMOS管Mn21的漏极、第二十一NMOS管Mn21的栅极和第二十二NMOS管Mn22的栅极均连接，第二十四PMOS管Mp24的漏极与第二十二NMOS管Mn22的漏极和第二十五NMOS管Mn25的栅极连接，第二十五PMOS管Mp25的漏极与第二十三NMOS管Mn23的漏极、第二十三NMOS管Mn23的栅极和第二十四NMOS管Mn24的栅极均连接，第二十六PMOS管Mp26的漏极分别与第二十四NMOS管Mn24的漏极和第二十六NMOS管Mn26的栅极连接，第二十五NMOS管Mn25的漏极分别与第二十七PMOS管Mp27的漏极、第二十七PMOS管Mp27的栅极、第二十八PMOS管Mp28的漏极和第二十九PMOS管Mp29的栅极连接，第二十六NMOS管Mn26的漏极分别与第三十PMOS管Mp30的漏极、第三十PMOS管Mp30的漏极、第二十九PMOS管Mp29的漏极和第二十八PMOS管Mp28的栅极连接，第二十七NMOS管Mn27的栅极连接外部偏置电压vbn，第二十七NMOS管Mn27的漏极分别与第二十五NMOS管Mn25的源极和第二十六NMOS管Mn26的源极连接；

第二十五NMOS管Mn25的漏极用于输出第四放大信号op_outn2；

第二十六NMOS管Mn26的漏极用于输出第三放大信号op_outp2。

当第一输入电压inp和第二输入电压inn的均值小于NMOS管的阈值电压时，外部偏置电压Vbp接相应的模拟电压，第二十一PMOS管Mp21和第二十二PMOS管Mp22均导通，第二十三PMOS管Mp23、第二十四PMOS管Mp24、第二十五PMOS管Mp25、第二十六PMOS管Mp26均导通，外部偏置电压Vbn接相应的模拟电压，第二十七NMOS管Mn27导通，此时，第二十五NMOS管Mn25、第二十六NMOS管Mn26均导通，此时，第二放大电路Amp2正常工作，第二十五NMOS管Mn25的漏极正常输出放大后的第四放大信号op_outn2和第二十六NMOS管Mn26的漏极正常输出放大后的第三放大信号op_outp2。

当第一输入电压inp和第二输入电压inn的均值大于NMOS管的阈值电压时，此时第二十三PMOS管Mp23、第二十四PMOS管Mp24、第二十五PMOS管Mp25、第二十六PMOS管Mp26均不导通，此时，第二放大电路Amp2无法正常工作。第二十五NMOS管Mn25的漏极无法正常输出放大后的第四放大信号op_outn2和第二十六NMOS管Mn26的漏极无法正常输出放大后的第三放大信号op_outp2。

如图4所示，本实施例的第一比较电路Cmp1包括：第三十一NMOS管Mn31、第三十二NMOS管Mn32、第三十三NMOS管Mn33、第三十四NMOS管Mn34、第三十五NMOS管Mn35、第三十一PMOS管Mp31、第三十二PMOS管Mp32、第三十三PMOS管Mp33、第三十四PMOS管Mp34和第一反相器Inv1；

第三十五NMOS管Mn35的栅极接外部时钟clk，第三十五NMOS管Mn35的源极接地Vss，第三十五NMOS管Mn35的漏极分别与第三十三NMOS管Mn33的源极和第三十四NMOS管Mn34的源极连接，第三十三NMOS管Mn33的栅极用于连接第二放大信号op_outn1第三十四NMOS管Mn34的栅极用于连接第一放大信号op_outp1，第三十三NMOS管Mn33的漏极与第三十一NMOS管Mn31的源极连接，第三十四NMOS管Mn34的漏极与第三十二NMOS管Mn32的源极连接，第三十一PMOS管Mp31、第三十二PMOS管Mp32、第三十三PMOS管Mp33和第三十四PMOS管Mp34的源极均接电源电压Vdd，第三十一PMOS管Mp31的栅极和第三十四PMOS管Mp34的栅极均接外部时钟clk，第三十一PMOS管Mp31的漏极分别与第三十二PMOS管Mp32的漏极、第三十一NMOS管Mn31的漏极、第三十二NMOS管Mn32的栅极和第三十三PMOS管Mp33的栅极均连接，第三十二PMOS管Mp32的栅极分别与第三十一NMOS管Mn31的栅极、第三十三PMOS管Mp33的漏极、第三十二NMOS管Mn32的漏极和第一反相器Inv1的输入端均连接，第三十四PMOS管Mp34的漏极与第一反相器Inv1的输入端连接；

第一反相器Inv1的输出端用于输出第一比较结果cmpout1。

在时钟信号clk的上升沿，第三十五NMOS管Mn35、第三十一PMOS管Mp31和第三十四PMOS管Mp34导通，当第一输入电压inp大于第二输入电压inn时，对应的第一比较电路的Cmp1输入电压第一放大信号op_outp1大于第二放大信号op_outn1，第三十三NMOS管Mn33的栅极连接经放大后的第二放大信号op_outn1导通，第三十四NMOS管Mn34的栅极连接经放大后的第一放大信号op_outp1导通，第三十一NMOS管Mn31、第三十二NMOS管Mn32、第三十一PMOS管Mp31、第三十二PMOS管Mp32、第三十三PMOS管Mp33和第三十四PMOS管Mp34构成比较器，当第一放大信号op_outp1大于第二放大信号op_outn1，第一反相器Inv1输出的第一比较结果cmpout1的值为1。同时，在时钟信号clk的上升沿，第一比较电路Cmp1还用于快速锁存比较器电路的第一比较结果cmpout1。当时钟信号clk＝0时，第一比较电路Cmp1进行复位操作。

同理，当第一输入电压inp小于第二输入电压inn时，对应的第一比较电路的Cmp1输入电压第一放大信号op_outp1小于第二放大信号op_outn1，第一反相器Inv1输出的第一比较结果cmpout1的值为0。

如图5所示，本实施例的第二比较电路Cmp2包括：第四十一NMOS管Mn41、第四十二NMOS管Mn42、第四十三NMOS管Mn43、第四十四NMOS管Mn44、第四十五NMOS管Mn45、第四十一PMOS管Mp41、第四十二PMOS管Mp42、第四十三PMOS管Mp43、第四十四PMOS管Mp44和第三反相器Inv3；

第四十五NMOS管Mn45的栅极接外部时钟clk，第四十五NMOS管Mn45的源极接地Vss，第四十五NMOS管Mn45的漏极分别与第四十三NMOS管Mn43的源极和第四十四NMOS管Mn44的源极连接，第四十三NMOS管Mn43的栅极连接第四放大信号op_outn2第四十四NMOS管Mn44的栅极连接第三放大信号op_outp2，第四十三NMOS管Mn43的漏极与第四十一NMOS管Mn41的源极连接，第四十四NMOS管Mn44的漏极与第四十二NMOS管Mn42的源极连接，第四十一PMOS管Mp41、第四十二PMOS管Mp42、第四十三PMOS管Mp43和第四十四PMOS管Mp44的源极均接电源电压Vdd，第四十一PMOS管Mp41的栅极和第四十四PMOS管Mp44的栅极均接外部时钟clk，第四十一PMOS管Mp41的漏极分别与第四十二PMOS管Mp42的漏极、第四十一NMOS管Mn41的漏极、第四十二NMOS管Mn42的栅极和第四十三PMOS管Mp43的栅极均连接，第四十二PMOS管Mp42的栅极分别与第四十一NMOS管Mn41的栅极、第四十三PMOS管Mp43的漏极、第四十二NMOS管Mn42的漏极和第三反相器Inv3的输入端均连接，第四十四PMOS管Mp44的漏极与第三反相器Inv3的输入端连接；

第三反相器Inv3的输出端用于输出第二比较结果cmpout2。

在时钟信号clk的上升沿，第四十五NMOS管Mn45、第四十一PMOS管Mp41和第四十四PMOS管Mp44导通，当第一输入电压inp大于第二输入电压inn时，对应的第二比较电路的Cmp2输入电压第三放大信号op_outp2大于第四放大信号op_outn2，第四十三NMOS管的栅极连接经放大后的第四放大信号op_outn2导通，第四十四NMOS管的栅极连接经放大后的第三放大信号op_outp2导通，第四十一NMOS管Mn41、第四十二NMOS管Mn42、第四十一PMOS管Mp41、第四十二PMOS管Mp42、第四十三PMOS管Mp43和第四十四PMOS管Mp44构成比较器，当第三放大信号op_outp2大于第四放大信号op_outn2，第三反相器Inv3输出的第二比较结果cmpout2的值为1。同时，在时钟信号clk的上升沿，第二比较电路Cmp2还用于快速锁存比较器电路的第二比较结果cmpout2。当时钟信号clk＝0时，第二比较电路Cmp2进行复位操作。

同理，当输入电压inp小于第二输入电压inn时，对应的第二比较电路的Cmp2的输入电压第三放大信号op_outp2小于第四放大信号op_outn2，第三反相器Inv3输出的第二比较结果cmpout2的值为0。

如图6所示，本实施例的选择信号产生电路Gen包括：第五十一NMOS管Mn51和第五十二NMOS管Mn52、第五十三NMOS管Mn53、第五十四NMOS管Mn54、第五十五NMOS管Mn55、第五十六NMOS管Mn56、第五十七NMOS管Mn57、第五十八NMOS管Mn58、第五十一PMOS管Mp51、第五十二PMOS管Mp52、第五十三PMOS管Mp53、第五十四PMOS管Mp54、第五十五PMOS管Mp55、第五十六PMOS管Mp56和第二反相器Inv2；

第五十一NMOS管Mn51的栅极和第五十二NMOS管Mn52的栅极连接外部偏置电压，第五十一NMOS管Mn51的源极和第五十二NMOS管Mn52的源极连接地，第五十一NMOS管Mn51的漏极分别与第五十三NMOS管Mn53和第五十四NMOS管Mn54的源极连接，第五十二NMOS管Mn52的漏极分别与第五十五NMOS管Mn55和第五十六NMOS管Mn56的源极连接；第五十三NMOS管Mn53的栅极连接共模电压incm，第五十四NMOS管Mn54的栅极连接固定电压Vth_amp，第五十一PMOS管Mp51、第五十二PMOS管Mp52、第五十三PMOS管Mp53、第五十四PMOS管Mp54、第五十五PMOS管Mp55和第五十六PMOS管Mp56的源极均接电源电压Vdd，第五十三NMOS管Mn53的漏极分别与第五十一PMOS管Mp51的漏极、第五十一PMOS管Mp51的栅极、第五十二PMOS管Mp52的漏极、第五十三PMOS管Mp53的栅极和第五十六NMOS管Mn56的栅极均连接，第五十四NMOS管Mn54的漏极分别与第五十四PMOS管Mp54的漏极、第五十四PMOS管Mp54的栅极、第五十三PMOS管Mp53的漏极、第五十二PMOS管Mp52的栅极连接，第五十五NMOS管Mn55的漏极与第五十七NMOS管Mn57的源极连接，第五十六NMOS管Mn56的漏极与第五十八NMOS管Mn58的源极连接，第五十七NMOS管Mn57的漏极分别与第五十五PMOS管Mp55的漏极、第五十八NMOS管Mn58的栅极和第五十六PMOS管Mp56的栅极连接，第五十七NMOS管Mn57的栅极分别与第五十五PMOS管Mp55的栅极、第五十六PMOS管Mp56的漏极、第五十八NMOS管Mn58的漏极和第二反相器Inv2的输入端连接；第二反相器Inv2的输出端用于输出选择信号Mux_ctrl。

本实施例的选择信号产生电路Gen中第五十四NMOS管Mn54的栅极连接固定电压Vth_amp，固定电压Vth_amp值接近并稍大于NMOS管的阈值电压以使得第一输入电压inp和第二输入电压inn的均值大于NMOS晶体管的阈值时对应的晶体管电流开启，此时Vth_amp作为产生选择信号Mux_ctrl，应当与NMOS晶体管的阈值电压相当。第五十四NMOS管Mn54恒导通。当第一输入电压inp和第二输入电压inn为低电压时，如第一输入电压inp＝0.2v，第二输入电压inn＝0.2v，共模电压incm＝(inp+inn)/2＝0.2v，假设NMOS管的阈值电压是0.5v，Vth_amp选值为0.55V。由于共模电压incm小于Vth_amp，此时，第五十三NMOS管Mn53关闭，第五十一NMOS管Mn51和第五十二NMOS管Mn52接外部偏置电压Vbn导通。由于，第五十三NMOS管Mn53关闭导致选择信号产生电路Gen输出高电平信号作为选择信号Mux_ctrl。

当第一输入电压inp和第二输入电压inn为高电压时，如第一输入电压inp＝2v，第二输入电压inn＝2v，共模电压incm＝(inp+inn)/2＝2v，假设NMOS管的阈值电压是0.5v，Vth_amp选值为0.55V。由于共模电压incm大于Vth_amp，此时，第五十三NMOS管Mn53导通，第五十一NMOS管Mn51和第五十二NMOS管Mn52接外部偏置电压Vbn导通。由于，第五十三NMOS管Mn53导通导致选择信号产生电路Gen输出低电平信号作为选择信号Mux_ctrl。

本实施例的比较器电路的工作原理是：第一放大电路用于在第一输入电压和第二输入电压的均值高于NMOS晶体管的阈值电压时正常输出第一放大信号和第二放大信号至第一放大电路；选择信号产生电路用于在共模电压高于NMOS晶体管的阈值电压值时输出低电平信号作为选择信号；选择输出电路用于基于选择信号选择第一比较电路的第一输出结果作为比较器电路的输出结果。

第二放大电路用于在第一输入电压和第二输入电压的均值低于NMOS晶体管的阈值电压时输出第三放大信号和第四放大信号至第二放大电路；选择信号产生电路用于在共模电压高于NMOS晶体管的阈值电压值时输出高电平信号作为选择信号；选择输出电路用于基于选择信号选择第二比较电路的第二输出结果作为比较器电路的输出结果。

本实施例的比较器电路第二放大电路用于在第一输入电压和第二输入电压均低于NMOS晶体管的阈值电压时输出第三放大信号和第四放大信号至第二放大电路；选择信号产生电路用于在共模电压高于NMOS晶体管的阈值电压值时输出高电平信号作为选择信号；选择输出电路用于基于选择信号选择第二比较电路的第二输出结果作为比较器电路的输出结果，第一输入电压和第二输入电压可低至零，扩大了比较器电路的输入电压范围。

实施例3

本实施例提供一种芯片，该芯片包括实施例1或实施例2中的比较器电路。

比较器电路中设置第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路，当比较器电路的第一输入电压和第二输入电压小于预设阈值电压时，第二放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第二比较电路的第二输出结果作为比较器电路的输出结果，当比较器电路的第一输入电压和第二输入电压大于预设阈值电压时，第一放大电路正常工作，选择信号产生电路输出选择信号至选择输出电路，选择输出第一比较电路的第一输出结果作为比较器电路的输出结果，使得比较器电路的输入电压范围可以低至零，扩大了比较器电路的输入电压范围，同时通过第一放大电路和第二放大电路对输入的电压信号进行增益放大，可以提高比较器电路的精度。

本实施例的芯片，芯片输入电压范围可以低至零，扩大了输入电压的范围，同时对输入的电压信号进行增益放大，可以提高芯片的精度。

虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。

Claims (10)

1.一种比较器电路，其特征在于，包括第一放大电路、第二放大电路、第一比较电路、第二比较电路、选择输出电路和选择信号产生电路；

所述第一放大电路的同相输入端和所述第二放大电路的同相输入端均用于接收第一输入电压，所述第一放大电路的反相输入端和所述第二放大电路的反相输入端均用于接收第二输入电压；

所述第一放大电路用于在所述第一输入电压和所述第二输入电压的均值大于预设阈值电压时分别对所述第一输入电压和所述第二输入电压进行增益放大并输出对应的第一放大信号和第二放大信号至所述第一比较电路；

所述第二放大电路用于在所述第一输入电压和所述第二输入电压的均值小于所述预设阈值电压时分别对所述第一输入电压和所述第二输入电压进行增益放大并输出对应的第三放大信号和第四放大信号至所述第二比较电路；

所述第一比较电路用于将所述第一放大信号和所述第二放大信号进行比较输出第一比较结果至所述选择输出电路；

所述第二比较电路用于将所述第三放大信号和所述第四放大信号进行比较输出第二比较结果至所述选择输出电路；

所述选择信号产生电路用于基于所述第一输入电压和所述第二输入电压的共模电压输出选择信号至所述选择输出电路；

所述选择输出电路用于基于所述选择信号选择所述第一比较结果或所述第二比较结果作为所述比较器电路的输出结果。

2.如权利要求1所述的比较器电路，其特征在于，所述第一放大电路包括：第十一NMOS管、第十二NMOS管、第十三NMOS管、第十四NMOS管、第十五NMOS管、第十六NMOS管、第十一PMOS管、第十二PMOS管、第十三PMOS管、第十四PMOS管、第十五PMOS管、第十六PMOS管、第十七PMOS管和第十八PMOS管；

所述第十一NMOS管和所述第十四NMOS管的栅极用于连接第一输入电压，所述第十二NMOS管和所述第十三NMOS管的栅极用于连接第二输入电压，所述第十一NMOS管、所述第十二NMOS管、所述第十三NMOS管、所述第十四NMOS管、所述第十五NMOS管和所述第十六NMOS管的源极均接地，所述第十一NMOS管的漏极与所述第十一PMOS管的漏极、所述第十一PMOS管的栅极和所述第十二PMOS管的栅极连接，所述第十二PMOS管的漏极与所述第十二NMOS管的漏极连接，所述第十三NMOS管的漏极与所述第十三PMOS管的漏极、所述第十三PMOS管的栅极和所述第十四PMOS管的栅极连接，所述第十四NMOS管的漏极与所述第十四PMOS管的漏极连接，所述第十一PMOS管、所述第十二PMOS管、所述第十三PMOS管和所述第十四PMOS管的源极均接电源电压；所述第十五NMOS管的栅极与所述第十二NMOS管的漏极连接，所述第十六NMOS管的栅极与所述第十四NMOS管的漏极连接，所述第十五PMOS管、所述第十六PMOS管、所述第十七PMOS管和所述第十八PMOS管的源极均接电源电压，所述第十五PMOS管的栅极与所述第十五PMOS管的漏极、所述第十六PMOS管的漏极和所述第十七PMOS管的栅极均连接，所述第十八PMOS管的栅极与所述第十八PMOS管的漏极、所述第十六PMOS管的栅极、所述第十七PMOS管的漏极和所述第十六NMOS管的漏极连接；

所述第十五NMOS管的漏极用于输出所述第二放大信号；

所述第十六NMOS管的漏极用于输出所述第一放大信号。

3.如权利要求2所述的比较器电路，其特征在于，所述第一放大电路包还包括：第十七NMOS管、第十八NMOS管和第十九NMOS管；

所述第十七NMOS管、所述第十八NMOS管和所述第十九NMOS管的源极均接地，所述第十七NMOS管、所述第十八NMOS管和所述第十九NMOS管的栅极均接外部偏置电压，所述第十七NMOS管的漏极分别与所述第十一NMOS管和所述第十二NMOS管的源极连接，所述第十八NMOS管的漏极分别与所述第十三NMOS管和所述第十四NMOS管的源极连接，所述第十九NMOS管的漏极分别与所述第十五NMOS管和所述第十六NMOS管的源极连接。

4.如权利要求1所述的比较器电路，其特征在于，所述第二放大电路包括：第二十一NMOS管、第二十二NMOS管、第二十三NMOS管、第二十四NMOS管、第二十五NMOS管、第二十六NMOS管、第二十三PMOS管、第二十四PMOS管、第二十五PMOS管、第二十六PMOS管、第二十七PMOS管、第二十八PMOS管、第二十九PMOS管和第三十PMOS管；

所述第二十三PMOS管和所述第二十六PMOS管栅极用于连接第一输入电压，所述第二十四PMOS管和所述第二十五PMOS管的栅极用于连接第二输入电压，所述第二十三PMOS管、所述第二十四PMOS管、所述第二十五PMOS管、所述第二十六PMOS管、所述第二十七PMOS管、所述第二十八PMOS管、所述第二十九PMOS管和所述第三十PMOS管的源极均接电源电压，所述第二十一NMOS管、所述第二十二NMOS管、所述第二十三NMOS管、所述第二十四NMOS管、所述第二十五NMOS管和所述第二十六NMOS管的源极均接地，所述第二十三PMOS管的漏极与所述第二十一NMOS管的漏极、第二十一NMOS管的栅极和第二十二NMOS管的栅极均连接，所述第二十四PMOS管的漏极与所述第二十二NMOS管的漏极和所述第二十五NMOS管的栅极连接，第二十五PMOS管的漏极与所述第二十三NMOS管的漏极、所述第二十三NMOS管的栅极和所述第二十四NMOS管的栅极均连接，所述第二十六PMOS管的漏极分别与所述第二十四NMOS管的漏极和所述第二十六NMOS管的栅极连接，所述第二十五NMOS管的漏极分别与所述第二十七PMOS管的漏极、所述第二十七PMOS管的栅极、所述第二十八PMOS管的漏极和所述第二十九PMOS管的栅极连接，所述第二十六NMOS管的漏极分别与所述第三十PMOS管的漏极、所述第三十PMOS管、所述第二十九PMOS管的漏极和所述第二十八PMOS管的栅极连接；

所述第二十五NMOS管的漏极用于输出第四放大信号；

所述第二十六NMOS管的漏极用于输出第三放大信号。

5.如权利要求4所述的比较器电路，其特征在于，所述第二放大电路还包括：第二十一PMOS管、第二十二PMOS管和第二十七NMOS管；

所述第二十一PMOS管的源极和所述第二十二PMOS管的源极均接电源电压，所述第二十七NMOS管的栅极、所述第二十一PMOS管的栅极和所述第二十二PMOS管的栅极均接外部偏置电压，所述第二十一PMOS管的漏极分别与所述第二十三PMOS管的源极和所述第二十四PMOS管的源极连接，所述第二十二PMOS管的漏极分别与所述第二十五PMOS管的源极和所述第二十六PMOS管的源极连接，所述第二十七NMOS管的源极接地，所述第二十七NMOS管的漏极分别接所述第二十五NMOS管的源极和所述第二十六NMOS管的源极连接。

6.如权利要求2所述的比较器电路，其特征在于，所述第一比较电路和所述第二比较电路的电路结构相同。

7.如权利要求6所述的比较器电路，其特征在于，所述第一比较电路包括：第三十一NMOS管、第三十二NMOS管、第三十三NMOS管、第三十四NMOS管、第三十五NMOS管、第三十一PMOS管、第三十二PMOS管、第三十三PMOS管、第三十四PMOS管和第一反相器；

所述第三十五NMOS管的栅极接外部时钟，所述第三十五NMOS管的源极接地，所述第三十五NMOS管的漏极分别与所述第三十三NMOS管的源极和所述第三十四NMOS管的源极连接，所述第三十三NMOS管的栅极用于连接所述第二放大信号，所述第三十四NMOS管的栅极用于连接所述第一放大信号，所述第三十三NMOS管的漏极与所述第三十一NMOS管的源极连接，所述第三十四NMOS管的漏极与所述第三十二NMOS管的源极连接，所述第三十一PMOS管、所述第三十二PMOS管、所述第三十三PMOS管和所述第三十四PMOS管的源极均接电源电压，所述第三十一PMOS管的栅极和所述第三十四PMOS管的栅极均接外部时钟，所述第三十一PMOS管的漏极分别与所述第三十二PMOS管的漏极、所述第三十一NMOS管的漏极、所述第三十二NMOS管的栅极和所述第三十三PMOS管的栅极均连接，所述第三十二PMOS管的栅极分别与所述第三十一NMOS管的栅极、所述第三十三PMOS管的漏极、所述第三十二NMOS管的漏极和所述第一反相器的输入端均连接，所述第三十四PMOS管的漏极与所述第一反相器的输入端连接；

所述第一反相器的输出端用于输出所述第一比较结果。

8.如权利要求1所述的比较器电路，其特征在于，所述选择信号产生电路包括：第五十三NMOS管、第五十四NMOS管、第五十五NMOS管、第五十六NMOS管、第五十七NMOS管、第五十八NMOS管、第五十一PMOS管、第五十二PMOS管、第五十三PMOS管、第五十四PMOS管、第五十五PMOS管、第五十六PMOS管和第二反相器；

第五十三NMOS管的栅极连接所述共模电压，所述第五十四NMOS管的栅极用于连接固定电压，所述第五十三NMOS管、所述第五十四NMOS管、所述第五十五NMOS管和所述第五十六NMOS管的源极均接地，所述第五十一PMOS管、所述第五十二PMOS管、所述第五十三PMOS管、所述第五十四PMOS管、所述第五十五PMOS管和所述第五十六PMOS管的源极均接电源电压，所述第五十三NMOS管的漏极分别与所述第五十一PMOS管的漏极、所述第五十一PMOS管的栅极、所述第五十二PMOS管的漏极、所述第五十三PMOS管的栅极和所述第五十六NMOS管的栅极均连接，所述第五十四NMOS管的漏极分别与所述第五十四PMOS管的漏极、所述第五十四PMOS管的栅极、所述第五十三PMOS管的漏极、所述第五十二PMOS管的栅极连接，所述第五十五NMOS管的漏极与所述第五十七NMOS管的源极连接，所述第五十六NMOS管的漏极与所述第五十八NMOS管的源极连接，所述第五十七NMOS管的漏极分别与所述第五十五PMOS管的漏极、所述第五十八NMOS管的栅极和所述第五十六PMOS管的栅极连接，所述第五十七NMOS管的栅极分别与所述第五十五PMOS管的栅极、所述第五十六PMOS管的漏极、所述第五十八NMOS管的漏极和所述第二反相器的输入端连接；

所述第二反相器的输出端用于输出所述选择信号。

9.如权利要求8所述的比较器电路，其特征在于，所述选择信号产生电路还包括：第五十一NMOS管和第五十二NMOS管；

所述第五十一NMOS管的栅极和所述第五十二NMOS管的栅极连接外部偏置电压，所述第五十一NMOS管的源极和所述第五十二NMOS管的源极连接地，所述第五十一NMOS管的漏极分别与所述第五十三NMOS管和所述第五十四NMOS管的源极连接，所述第五十二NMOS管的漏极分别与所述第五十五NMOS管和所述第五十六NMOS管的源极连接。

10.一种芯片，其特征在于，包括上述权利要求1-9中任意一项所述的比较器电路。

Images