CN112506172A - 一种多cpld实时监测装置 - Google Patents

一种多cpld实时监测装置 Download PDF

Info

Publication number
CN112506172A
CN112506172A CN202011438264.7A CN202011438264A CN112506172A CN 112506172 A CN112506172 A CN 112506172A CN 202011438264 A CN202011438264 A CN 202011438264A CN 112506172 A CN112506172 A CN 112506172A
Authority
CN
China
Prior art keywords
cpld
jtag
pin
signal
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011438264.7A
Other languages
English (en)
Other versions
CN112506172B (zh
Inventor
全浩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianjin Jinhang Computing Technology Research Institute
Original Assignee
Tianjin Jinhang Computing Technology Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianjin Jinhang Computing Technology Research Institute filed Critical Tianjin Jinhang Computing Technology Research Institute
Priority to CN202011438264.7A priority Critical patent/CN112506172B/zh
Publication of CN112506172A publication Critical patent/CN112506172A/zh
Application granted granted Critical
Publication of CN112506172B publication Critical patent/CN112506172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0208—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the configuration of the monitoring system
    • G05B23/0213—Modular or universal configuration of the monitoring system, e.g. monitoring system having modules that may be combined to build monitoring program; monitoring system that can be applied to legacy systems; adaptable monitoring system; using different communication protocols
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24065—Real time diagnostics

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种多CPLD实时监测装置，包括：JTAG接口、JTAG通路控制部分、CPLD、总线通路4部分，JTAG接口部分的每个JTAG接口均与电源、地以及对应CPLD的TCK、TMS、TDI和TDO JTAG引脚相连，同时与JTAG通路控制部分相连；JTAG通路控制部分与各CPLD JTAG引脚相连、同时连接JTAG接口部分和CPLD的IO引脚；CPLD部分各CPLD的JTAG引脚与对应JTAG接口相连，同时连接至JTAG通路控制部分；各CPLD均通过IO引脚与JTAG通路控制部分相连；各CPLD均与总线通路部分相连。本发明中，每个CPLD在运行自身控制功能的同时实时监测另一CPLD的指令运行结果，监测功能全面，实用价值高。

Description

一种多CPLD实时监测装置
技术领域
本发明属于CPLD运行监测技术领域，涉及一种多CPLD实时监测装置。
背景技术
CPLD(Complex Programmable Logic Device，复杂可编程逻辑器件)具有设计制造成本低、使用简单、保密性强等特点，已经在网络、汽车电子和航电等系统中广泛应用。
通过多个CPLD接收主处理器指令、实现复杂控制功能是常用的硬件设计架构，而在上电运行过程中如何实时监测各CPLD运行状态、及时发现运行异常情况是其中的一个设计难点。以往的设计多采用CPLD自身监测方式，即通过CPLD自身监测、上报的运行结果判断是否存在异常，该方式虽然在一定程度上体现了CPLD的运行状态，但受限于自身监测逻辑功能的局限性，无法全面体现CPLD的指令运行结果。
发明内容
(一)发明目的
本发明的目的是：针对现有CPLD监测方式存在的局限性，提供一种多CPLD实时监测装置。
(二)技术方案
为了解决上述技术问题，本发明提供一种多CPLD实时监测装置，包括：JTAG接口、JTAG通路控制、CPLD、总线通路共4部分构成，JTAG接口部分的每个JTAG接口均与电源、地以及对应CPLD的TCK、TMS、TDI和TDO JTAG引脚相连，同时与JTAG通路控制部分相连；JTAG通路控制部分与各CPLD JTAG引脚相连、同时连接JTAG接口部分和CPLD的IO引脚；CPLD部分各CPLD的JTAG引脚与对应JTAG接口相连，同时连接至JTAG通路控制部分；各CPLD均通过IO引脚与JTAG通路控制部分相连；各CPLD均与总线通路部分相连。
所述JTAG接口为多个添加通路控制信号的JTAG接口，每个JTAG接口除连接电源、地和对应CPLD的TCK、TMS、TDI、TDO等JTAG信号外，还连接一个通路控制信号，该信号与JTAG通路控制部分相连，用来控制相应CPLD的JTAG引脚到另一CPLD的IO引脚的信号通路通断，即当编程器未接入JTAG接口时，通断控制信号的默认状态会接通相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路，而当编程器接入JTAG接口时，通过通断控制信号控制JTAG通路控制部分断开相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路。
所述JTAG通路控制部分提供CPLD JTAG引脚到另一CPLD IO引脚的信号通路通断控制功能，系统中多个CPLD的信号通路对应关系为：
当系统中存在两个CPLD时，信号通路对应关系为CPLD1的JTAG引脚对应CPLD2的IO引脚，CPLD2的JTAG引脚对应CPLD1的IO引脚。
当系统中存在三个CPLD时，信号通路对应关系为CPLD1的JTAG引脚对应CPLD2的IO引脚，CPLD2的JTAG引脚对应CPLD3的IO引脚，CPLD3的JTAG引脚对应CPLD1的IO引脚。
以此类推。
所述CPLD部分由多个连接至同一总线的CPLD和相应外围电路构成，每个CPLDx可通过IO引脚到另一CPLDy JTAG引脚的信号通路实时读取CPLDy的各输入输出引脚逻辑状态；CPLDx在接收发送给自身的总线指令、完成相应控制功能的同时接收发送给CPLDy的总线指令，并通过读取CPLDy的输入输出引脚逻辑状态判断该指令是否被CPLDy成功执行，即监测CPLDy的运行状态；当发现异常时，CPLDx通过总线上报CPLDy运行异常情况。
所述总线通路由连接至各CPLD的同一总线构成，当主处理器向某一CPLD发送指令时，所有CPLD均可收到该指令，根据各自需要进行取舍。
多CPLD实时监测装置的运行过程如下：
当编程器接入某JTAG接口时，通过通断控制信号控制JTAG通路控制部分断开相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路，此时可对相应CPLD进行编程。
在编程完成后取下编程器，通断控制信号恢复默认状态，接通相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路。
在完成所有CPLD编程后，重新上电运行，每个CPLDx在接收发送给自身的总线指令、完成相应控制功能的同时可通过IO引脚到另一CPLDy JTAG引脚的信号通路实时读取CPLDy的各输入输出引脚逻辑状态，当CPLDx接收到发送给CPLDy的总线指令时，通过读取CPLDy的输入输出引脚逻辑状态判断该指令是否被CPLDy成功执行，即监测CPLDy的运行状态；当发现异常时，CPLDx通过总线上报CPLDy运行异常情况。
(三)有益效果
上述技术方案所提供多CPLD实时监测装置，每个CPLD在运行自身控制功能的同时实时监测另一CPLD的指令运行结果，监测功能全面，实用价值高。
附图说明
图1是本发明一种多CPLD实时监测装置的组成框图。
具体实施方式
为使本发明的目的、内容和优点更加清楚，下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
本实施例以两个CPLD为例进行说明。
如图1所示，多CPLD实时监测装置由JTAG接口、JTAG通路控制、CPLD、总线通路共4部分构成，连接关系为：
JTAG接口部分的每个JTAG接口均与电源、地以及对应CPLD的TCK、TMS、TDI和TDOJTAG引脚相连，同时与JTAG通路控制部分相连。
JTAG通路控制部分与各CPLD JTAG引脚相连、同时连接JTAG接口部分和CPLD的IO引脚。
CPLD部分各CPLD的JTAG引脚与对应JTAG接口相连，同时连接至JTAG通路控制部分；各CPLD均通过IO引脚与JTAG通路控制部分相连；各CPLD均与总线通路部分相连。
所述JTAG接口为两个添加通路控制信号OEn的JTAG接口，每个JTAG接口除连接电源、地和对应CPLD的TCK、TMS、TDI、TDO等JTAG信号外，还连接一个通路控制信号OEn，该信号与JTAG通路控制部分相连，用来控制相应CPLD的JTAG引脚到另一CPLD的IO引脚的信号通路通断，即当编程器未接入JTAG接口时，由于下拉电阻R的存在，OEn信号为低电平，JTAG通路控制部分会接通相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路，而当编程器接入JTAG接口时，将OEn信号置为高电平，JTAG通路控制部分断开相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路。
所述JTAG通路控制部分提供CPLD JTAG引脚到另一CPLD IO引脚的信号通路通断控制功能，系统中两个CPLD的信号通路对应关系为：CPLD1的JTAG引脚对应CPLD2的IO引脚，CPLD2的JTAG引脚对应CPLD1的IO引脚。JTAG通路控制部分使用总线驱动器构建。
所述CPLD部分由两个连接至同一总线的CPLD和相应外围电路构成，其中CPLD1可通过IO引脚到CPLD2 JTAG引脚的信号通路实时读取CPLD2的各输入输出引脚逻辑状态，同时CPLD2可通过IO引脚到CPLD1 JTAG引脚的信号通路实时读取CPLD1的各输入输出引脚逻辑状态，CPLD各输入输出引脚逻辑状态的实时读取方法为使用JTAG的SAMPLE/PRELOAD指令；CPLD1/CPLD2在接收发送给自身的总线指令、完成相应控制功能的同时接收发送给CPLD2/CPLD1的总线指令，并通过读取CPLD2/CPLD1的输入输出引脚逻辑状态判断该指令是否被CPLD2/CPLD1成功执行，即监测CPLD2/CPLD1的运行状态；当发现异常时，CPLD1/CPLD2通过总线上报CPLD2/CPLD1运行异常情况。
所述总线通路由连接至两CPLD的同一总线构成，当主处理器向某一CPLD发送指令时，CPLD1和CPLD2均可收到该指令，根据各自需要进行取舍。
本实施例多CPLD实时监测装置运行方法如下：
当编程器接入JTAG接口1时，通过通断控制信号控制JTAG通路控制部分断开CPLD1JTAG引脚到CPLD2 IO引脚的信号通路，此时可对CPLD1进行编程。
在编程完成后取下编程器，通断控制信号恢复默认状态，接通CPLD1 JTAG引脚到CPLD2 IO引脚的信号通路。
同理，当编程器接入JTAG接口2时，通过通断控制信号控制JTAG通路控制部分断开CPLD2 JTAG引脚到CPLD1 IO引脚的信号通路，此时可对CPLD2进行编程。
在编程完成后取下编程器，通断控制信号恢复默认状态，接通CPLD2 JTAG引脚到CPLD1 IO引脚的信号通路。
在完成CPLD1和CPLD2编程后，重新上电运行，CPLD1在接收发送给自身的总线指令、完成相应控制功能的同时可通过IO引脚到CPLD2 JTAG引脚的信号通路实时读取CPLD2的各输入输出引脚逻辑状态，当CPLD1接收到发送给CPLD2的总线指令时，通过读取CPLD2的输入输出引脚逻辑状态判断该指令是否被CPLD2成功执行，即监测CPLD2的运行状态；当发现异常时，CPLD1通过总线上报CPLD2运行异常情况。
同理，CPLD2在接收发送给自身的总线指令、完成相应控制功能的同时可通过IO引脚到CPLD1 JTAG引脚的信号通路实时读取CPLD1的各输入输出引脚逻辑状态，当CPLD2接收到发送给CPLD1的总线指令时，通过读取CPLD1的输入输出引脚逻辑状态判断该指令是否被CPLD1成功执行，即监测CPLD1的运行状态；当发现异常时，CPLD2通过总线上报CPLD1运行异常情况。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (9)

1.一种多CPLD实时监测装置，其特征在于，包括：JTAG接口、JTAG通路控制部分、CPLD、总线通路4部分，JTAG接口部分的每个JTAG接口均与电源、地以及对应CPLD的TCK、TMS、TDI和TDO JTAG引脚相连，同时与JTAG通路控制部分相连；JTAG通路控制部分与各CPLD JTAG引脚相连、同时连接JTAG接口部分和CPLD的IO引脚；CPLD部分各CPLD的JTAG引脚与对应JTAG接口相连，同时连接至JTAG通路控制部分；各CPLD均通过IO引脚与JTAG通路控制部分相连；各CPLD均与总线通路部分相连。
2.如权利要求1所述的多CPLD实时监测装置，其特征在于，所述JTAG接口为多个添加通路控制信号的JTAG接口，每个JTAG接口还连接一个通路控制信号，该信号与JTAG通路控制部分相连，用来控制相应CPLD的JTAG引脚到另一CPLD的IO引脚的信号通路通断。
3.如权利要求2所述的多CPLD实时监测装置，其特征在于，当编程器未接入JTAG接口时，通断控制信号的默认状态会接通相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路；当编程器接入JTAG接口时，通过通断控制信号控制JTAG通路控制部分断开相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路。
4.如权利要求3所述的多CPLD实时监测装置，其特征在于，所述JTAG通路控制部分提供CPLD JTAG引脚到另一CPLD IO引脚的信号通路通断控制功能，系统中多个CPLD的信号通路对应关系为：
当系统中存在两个CPLD时，信号通路对应关系为CPLD1的JTAG引脚对应CPLD2的IO引脚，CPLD2的JTAG引脚对应CPLD1的IO引脚。
当系统中存在三个CPLD时，信号通路对应关系为CPLD1的JTAG引脚对应CPLD2的IO引脚，CPLD2的JTAG引脚对应CPLD3的IO引脚，CPLD3的JTAG引脚对应CPLD1的IO引脚；
以此类推。
5.如权利要求4所述的多CPLD实时监测装置，其特征在于，所述CPLD由多个连接至同一总线的CPLD和相应外围电路构成，任一CPLDx可通过IO引脚到另一CPLDy JTAG引脚的信号通路实时读取CPLDy的各输入输出引脚逻辑状态；CPLDx在接收发送给自身的总线指令、完成相应控制功能的同时接收发送给CPLDy的总线指令，并通过读取CPLDy的输入输出引脚逻辑状态判断该指令是否被CPLDy成功执行，即监测CPLDy的运行状态；当发现异常时，CPLDx通过总线上报CPLDy运行异常情况。
6.如权利要求5所述的多CPLD实时监测装置，其特征在于，所述总线通路由连接至各CPLD的同一总线构成，当主处理器向某一CPLD发送指令时，所有CPLD均可收到该指令，根据各自需要进行取舍。
7.如权利要求6所述的多CPLD实时监测装置，其特征在于，当编程器接入某JTAG接口时，通过通断控制信号控制JTAG通路控制部分断开相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路，此时可对相应CPLD进行编程，在编程完成后取下编程器，通断控制信号恢复默认状态，接通相应CPLD JTAG引脚到其他CPLD IO引脚的信号通路。
8.如权利要求7所述的多CPLD实时监测装置，其特征在于，完成所有CPLD编程后，重新上电运行，每个CPLDx在接收发送给自身的总线指令、完成相应控制功能的同时通过IO引脚到另一CPLDy JTAG引脚的信号通路实时读取CPLDy的各输入输出引脚逻辑状态，当CPLDx接收到发送给CPLDy的总线指令时，通过读取CPLDy的输入输出引脚逻辑状态判断该指令是否被CPLDy成功执行，即监测CPLDy的运行状态；当发现异常时，CPLDx通过总线上报CPLDy运行异常情况。
9.如权利要求1-8中任一项所述的多CPLD实时监测装置在CPLD运行监测技术领域中的应用。
CN202011438264.7A 2020-12-07 2020-12-07 一种多cpld实时监测装置 Active CN112506172B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011438264.7A CN112506172B (zh) 2020-12-07 2020-12-07 一种多cpld实时监测装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011438264.7A CN112506172B (zh) 2020-12-07 2020-12-07 一种多cpld实时监测装置

Publications (2)

Publication Number Publication Date
CN112506172A true CN112506172A (zh) 2021-03-16
CN112506172B CN112506172B (zh) 2022-09-30

Family

ID=74970732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011438264.7A Active CN112506172B (zh) 2020-12-07 2020-12-07 一种多cpld实时监测装置

Country Status (1)

Country Link
CN (1) CN112506172B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001432A1 (en) * 2002-06-28 2004-01-01 Douglas Albert Wescott Embedding a JTAG host controller into an FPGA design
CN101141317A (zh) * 2007-04-12 2008-03-12 中兴通讯股份有限公司 用于多jtag链的自动测试装置及方法
US7397274B1 (en) * 2005-04-07 2008-07-08 Lattice Semiconductor Corporation In-system programming of a non-compliant device using multiple interfaces of a PLD
CN101458624A (zh) * 2007-12-14 2009-06-17 华为技术有限公司 可编程逻辑器件的加载方法、处理器和装置
CN102043747A (zh) * 2010-12-17 2011-05-04 浙江大学 Jtag下载方式下fpga逻辑代码的下载方法
US20120272111A1 (en) * 2009-07-23 2012-10-25 Zte Corporation JTAG Apparatus and Method for Implementing JTAG Data Transmission
CN104731668A (zh) * 2014-12-05 2015-06-24 中国航空工业集团公司第六三一研究所 Fpga三模冗余架构的故障管理与恢复控制器及其控制方法
CN105068482A (zh) * 2015-08-11 2015-11-18 上海斐讯数据通信技术有限公司 实现cpld在线编程和离线编程的控制方法和控制电路
CN105138487A (zh) * 2015-08-26 2015-12-09 浪潮电子信息产业股份有限公司 一种外插卡cpld/fpga程序下载方法
CN106597265A (zh) * 2016-12-15 2017-04-26 盛科网络（苏州）有限公司 一种jtag链路自动实现通道切换的方法及系统
WO2017113333A1 (zh) * 2015-12-31 2017-07-06 京微雅格（北京）科技有限公司 一种fpga电路和其配置文件处理方法
CN107678988A (zh) * 2017-09-08 2018-02-09 郑州云海信息技术有限公司 一种多功能串口装置及实现方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040001432A1 (en) * 2002-06-28 2004-01-01 Douglas Albert Wescott Embedding a JTAG host controller into an FPGA design
US7397274B1 (en) * 2005-04-07 2008-07-08 Lattice Semiconductor Corporation In-system programming of a non-compliant device using multiple interfaces of a PLD
CN101141317A (zh) * 2007-04-12 2008-03-12 中兴通讯股份有限公司 用于多jtag链的自动测试装置及方法
CN101458624A (zh) * 2007-12-14 2009-06-17 华为技术有限公司 可编程逻辑器件的加载方法、处理器和装置
US20120272111A1 (en) * 2009-07-23 2012-10-25 Zte Corporation JTAG Apparatus and Method for Implementing JTAG Data Transmission
CN102043747A (zh) * 2010-12-17 2011-05-04 浙江大学 Jtag下载方式下fpga逻辑代码的下载方法
CN104731668A (zh) * 2014-12-05 2015-06-24 中国航空工业集团公司第六三一研究所 Fpga三模冗余架构的故障管理与恢复控制器及其控制方法
CN105068482A (zh) * 2015-08-11 2015-11-18 上海斐讯数据通信技术有限公司 实现cpld在线编程和离线编程的控制方法和控制电路
CN105138487A (zh) * 2015-08-26 2015-12-09 浪潮电子信息产业股份有限公司 一种外插卡cpld/fpga程序下载方法
WO2017113333A1 (zh) * 2015-12-31 2017-07-06 京微雅格（北京）科技有限公司 一种fpga电路和其配置文件处理方法
CN106597265A (zh) * 2016-12-15 2017-04-26 盛科网络（苏州）有限公司 一种jtag链路自动实现通道切换的方法及系统
CN107678988A (zh) * 2017-09-08 2018-02-09 郑州云海信息技术有限公司 一种多功能串口装置及实现方法

Also Published As

Publication number Publication date
CN112506172B (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
US8355837B2 (en) System and method for testing the integrity of a vehicle testing/diagnostic system
US8181067B2 (en) Apparatus and method for test and debug of a processor/core having advanced power management
US5138257A (en) Circuit for testing internal data bus of integrated circuit
CN101752842B (zh) 监视用于激活安全功能的开关的连接的方法和装置
CA2291681C (en) Boundary scan element and communication device made by using the same
US20070213862A1 (en) Data collector control system with automatic communication port switch
US4762663A (en) Self-testing monitoring circuit
JP2023539613A (ja) 機能が安全なスイッチ量出力モジュール及び診断処理方法
CN112506172B (zh) 一种多cpld实时监测装置
WO2022056772A1 (zh) 一种自锁检测电路、装置及控制方法
CN101782617B (zh) 电路故障检测方法和装置
US7847574B2 (en) Semiconductor device
CN107210937A (zh) 在数据总线中的总线监控器
CN114995354A (zh) 用于sis安全系统的四方表决电路、故障诊断方法及存储介质
CN112578723B (zh) 一种多余度cpld切换控制装置
US6650976B2 (en) Device and method for controlling operational sequences, in particular in a motor vehicle
KR20120137855A (ko) 멀티 드롭 통신 회로의 데이터 라인 이상 감지회로
HU188105B (en) Tester for groups of the input/output unit of a programable control
EP4365741A1 (en) Method and apparatus for selective input/output (io) terminal safe-stating for independent on-chip applications
CN220359142U (zh) 一种对inter x86平台fusa信号快速可靠的响应电路
CN118465663B (zh) 一种测试回路异常检测系统、方法及存储介质
US8704693B1 (en) Signal interface system and method
JP2008026280A (ja) 制御装置
CN111061590A (zh) 一种看门狗电路的控制方法及系统
JP2021100075A (ja) 車両用電子制御装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant