CN112490279A - 氮面iii族/氮化物磊晶结构及其主动元件与其栅极保护元件 - Google Patents

氮面iii族/氮化物磊晶结构及其主动元件与其栅极保护元件 Download PDF

Info

Publication number
CN112490279A
CN112490279A CN202010953963.9A CN202010953963A CN112490279A CN 112490279 A CN112490279 A CN 112490279A CN 202010953963 A CN202010953963 A CN 202010953963A CN 112490279 A CN112490279 A CN 112490279A
Authority
CN
China
Prior art keywords
gan
gate
gallium nitride
layer
electron mobility
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010953963.9A
Other languages
English (en)
Inventor
黄知澍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN112490279A publication Critical patent/CN112490279A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0883—Combination of depletion and enhancement field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明是关于一种氮面III族/氮化物磊晶结构及其主动元件与其栅极保护元件。在此氮面的氮化铝镓/氮化镓磊晶结构包含有一硅基底；一位于硅基底上的具碳掺杂的缓冲层；一位于缓冲层上的具碳掺杂的本质氮化镓层；一位于具碳掺杂的本质氮化镓层上的本质氮化铝镓缓冲层；一位于本质氮化铝镓缓冲层上的本质氮化镓通道层；以及一位于本质氮化镓通道层上的本质氮化铝镓层。在元件设计上，藉由将空乏型氮化铝镓/氮化镓高速电子迁移率晶体管连接至P型氮化镓栅极加强型氮化铝镓/氮化镓高速电子迁移率晶体管的栅极，藉此可以保护P型氮化镓栅极加强型氮化铝镓/氮化镓高速电子迁移率晶体管的栅极在任何栅极电压下操作都能够受到保护。

Description

氮面III族/氮化物磊晶结构及其主动元件与其栅极保护元件
技术领域
本发明是关于一种磊晶结构，特别是关于一种可阻挡缓冲陷阱 (buffer trap)的电子进入通道层(channel layer)的崭新的氮面III族/氮化物半导体系列磊晶结构，以及利用该磊晶结构所形成的主动元件与其栅极保护元件。
背景技术
在过去的习知技艺中，以磊晶结构来达到加强型氮化铝镓/氮化镓高速电子迁移率晶体管(E-Mode AlGaN/GaN HEMT)最常见的方式就是1.镓面P型氮化镓栅极高速电子迁移率晶体管结构(Ga-Face P-GaN Gate E-Mode HEMT structure)、2.氮面氮化铝镓栅极加强型高速电子迁移率晶体管结构(N-Face Al(x)GaN Gate E-Mode HEMT structure)，但正如两者元件的命名方式就可知只有 Gate的区域会保留P-GaN或Al(x)GaN。
最常见的制程方式就是使用一种磊晶结构，并将Gate区域以外的 P-GaN以干式蚀刻的方式蚀刻掉，并尽量保持下一层的磊晶层厚度的完整性，因为当下一层的磊晶层被蚀刻掉太多的话会连带造成Ga-Face P-GaN Gate E-Mode HEMT structure的AlGaN/GaN接口的2DEG无法形成。因此，以干式蚀刻的方式其实难度很高因为:1.蚀刻深度难掌控、2.磊芯片上每一个磊晶层的厚度还是会有不均匀的；此外，此磊晶结构与一般空乏型高速电子迁移率晶体管结构磊晶结构皆有电流崩塌效应(Current Collapse)的问题必须去解决，例如：缓冲层的缺陷(Buffer Traps)及表面缺陷(Surface Traps)。
有鉴于此，本发明针对上述的缺失，提出一种崭新的N-face III族/ 氮化物磊晶结构与以及利用该磊晶结构所形成的主动元件与栅极保护元件。
发明内容
本发明的主要目的在于提供一种崭新的氮面III族/氮化物磊晶结构与利用该磊晶结构所形成的主动元件与其栅极保护元件，以解决P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极在任何栅极电压下操作都能够受到保护，并且本发明的氮面III族/氮化物磊晶结构基板上可一次性形成数种能够在高电压高速操作的主动元件。
本发明提出一种栅极保护元件为空乏型AlGaN/GaN高速电子迁移率晶体管，其连接至:1.选择性区域成长P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极，或2.干式蚀刻P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极其中，氮面氮化铝镓/氮化镓(N-face AlGaN/GaN)磊晶结构，其包含有一硅基底；一位于硅基底上的碳掺杂缓冲层(Buffer layer(C-doped) 层；一位于Buffer layer(C-doped)层上的碳掺杂的本质氮化镓(i-GaN(C-doped))层；一位于i-GaN(C-doped)层上的本质氮化铝镓缓冲(i-Al(y)GaN buffer)层；一位于 i-Al(y)GaN缓冲层上的本质氮化镓通道(i-GaN Channel)层；以及一位于i-GaN Channel层上的本质氮化铝镓(i-Al(x)GaN)层，其中该X＝0.1-0.3，该y＝0.05-0.75。
附图说明
图1:其为Ga-face与N-face在不同的磊晶(AlGaN/GaN系统、GaN/InGaN系统)应力下的EPS及EPZ的分布示意图；
图2:其为本发明的Ga-face及N-face GaN成长在一基板的示意图；
图3:其为AlGaN及GaN接面所产生的2DEG因不同极性存在于不同位置的示意图；
图4:其为AlGaN/GaN HEMT磊晶结构上成长一层P-GaN layer后的能带分布图；
图5-7，其为P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管在Vd 固定下，元件随着栅极电压Vg变化的工作图；
图8及图9:空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极的等效电路示意图；
图10:应于图8及图9的等效电路示意图中元件的电压及电流的工作曲线示意图；
图11:其为本发明所设计的(N-face)AlGaN/GaN-HEMT磊晶的结构图；
图12:其为图11改良后的(N-face)AlGaN/GaN-HEMT磊晶的结构图；
图13及图14:本发明的不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图15至图16:形成的选择性成长区域P-GaN的倒置梯形栅极结构的剖面示意图；
图17:对应于图15至图16的漏极以及源极电极金属制作完成的剖面示意图；
图18:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图19:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图20及图21:对应于图18及图19形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图22及图23:对应于图20及图21形成一层绝缘保护的介电层并且对e介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图24及图25:对应于图22及图23为空乏型AlGaN/GaN高速电子迁移率晶体管(De-ModeAlGaN/GaN HEMT)的栅极场板电极金属制作完成的结构剖面示意图；
图26:其为本发明的不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的上视图；
图27及图28:其为本发明的不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图29及图30:其为蚀刻型P型氮化镓栅极的制作流程剖面示意图；
图31至图39:对应于图29及图30的本发明的不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管制作流程剖面示意图；
图40:本发明的不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的上视图；
图41及图42:本发明不具有栅极绝缘介电层空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图43:利用多重离子布植将漏极及源极电极下方植入N-type Si dopant在完成的后的剖面示意图；
图44及图45:选选择性成长区域P型氮化镓栅极及自对准接触栅极金属制作流程剖面示意图；
图46:应于图45的漏极以及源极电极金属制作完成的剖面示意图；
图47:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图48:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图49及图50:图47及图48形成栅极电极金属以及漏极及源极电极的打线区域(BondingPad)或连接(Interconnection)金属的剖面示意图；
图51及图52:对应于图49及图50形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图53及图54:对应于图51及图52为空乏型AlGaN/GaN高速电子迁移率晶体管(D-ModeAlGaN/GaN HEMT)的栅极场板电极金属制作完成的结构剖面示意图；
图55:本发明的不具有栅极绝缘介电层空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管的上视图；
图56及图57:本发明的具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图58:对应于图56及图57的上视图；
图59及图60:本发明的具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图61:对应于图59及图60的上视图；
图62及图63:本发明的具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图64:对应于图62及图63的上视图；
图65:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管并串接不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的等效电路示意图。
图66:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管并串接具有栅极绝缘介电层72的空乏型AlGaN/GaN高速电子迁移率晶体管等效电路示意图的等效电路示意图。
图67:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极并串接不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的等效电路示意图。
图68:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极并串接具有栅极绝缘介电层72的空乏型AlGaN/GaN高速电子迁移率晶体管的等效电路示意图。
图69与图70:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图。
图71与图72:形成的选择性成长区域P-GaN的倒置梯形栅极结构的剖面示意图；
图73:对应于图71与图72的漏极以及源极电极金属制作完成的剖面示意图；
图74:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图75:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图76及图77:对应于图74及图75形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图78及图79:对应于图76及图77形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图80及图81:对应于图78及图79的栅极场板电极金属制作完成的剖面示意图；
图82:对应于图71及图72的上视图；
图83与图84:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选选择性成长区域P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图。
图85:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN的倒置梯形栅极结构以及漏极以及源极电极金属的剖面示意图；
图86:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN的倒置梯形栅极结构以及漏极以及源极电极金属的剖面示意图；
图87及图88:对应于图85及图86形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图89及图90:对应于图87及图88形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图91及图92:对应于图89及图90的栅极场板电极金属制作完成的剖面示意图；
图93:对应于图91及图92的上视图；
图94与图95:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管而成的混合型加强型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图96:形成的选择性成长区域铺设光阻的剖面示意图；
图97选择性成长区域完成蚀刻型P型氮化镓栅极的制作的剖面示意图；
图98:对应于图97的漏极以及源极电极金属制作完成的剖面示意图；
图99:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图100:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离的剖面示意图；
图101及图102:对应于图99及图100形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图103及图104:对应于图101及图102形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图105及图106:对应于图103及图104的栅极场板电极金属制作完成的剖面示意图；
图107:对应于图105及图106的上视图；
图108与图109:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管M1作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN 高速电子迁移率晶体管M2串接一个具有栅极绝缘介电层72的空乏型 AlGaN/GaN高速电子迁移率晶体管M3的剖面示意图。
图110:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN蚀刻型栅极结构以及漏极以及源极电极金属的剖面示意图；
图111:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN蚀刻型栅极结构以及漏极以及源极电极金属的剖面示意图；
图112及图113:对应于图110及图111形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图114及图115:对应于图112及图113形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图116及图117:对应于图114及图115的栅极场板电极金属制作完成的剖面示意图；
图118:对应于图116及图117的上视图；
图119与图120:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图121:形成源极离子布植区与漏极离子布植区的剖面示意图；
图122:定义选择性区域成长P型氮化镓栅极及自对准接触栅极金属区域的剖面示意图；
图123:形成的选择性成长区域P-GaN的倒置梯形栅极结构的剖面示意图；
图124:对应于图71与图72的漏极以及源极电极金属制作完成的剖面示意图；
图125:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN蚀刻型栅极结构以及漏极以及源极电极金属的剖面示意图；
图126:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN蚀刻型栅极结构以及漏极以及源极电极金属的剖面示意图；
图127及图128:对应于图125及图126形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图129及图130:对应于图127及图128形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图131及图132:对应于图129及图130的栅极场板电极金属制作完成的剖面示意图；
图133:对应于图131及图132的上视图；
图134与图135:不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管串接一个具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图136:采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN的倒置梯形栅极结构以及漏极以及源极电极金属的剖面示意图；
图137:采多重能量破坏性离子布植至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离并形成的选择性成长区域P-GaN的倒置梯形栅极结构以及漏极以及源极电极金属的剖面示意图；
图138及图139:对应于图136及图137形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属的剖面示意图；
图140及图141:对应于图138图139形成一层绝缘保护的介电层并且对介电层进行图案化，以显露出漏极打线区域及源极打线区的剖面示意图；
图142及图143:对应于图140及图141的栅极场板电极金属制作完成的剖面示意图；
图144:对应于图142及图143的上视图；
图145与图146:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图147:对应于图144与图145的上视图；
图148与图149:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管串接一个具有栅极绝缘介电层的空乏型 AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图150对应于图148与图149的上视图；
图151与图52:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图153:对应于图151与图152的上视图；
图154与图155:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管串接一个具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图156:对应于图154与图155的上视图；
图157与图158具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管串接一个不具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；
图159:对应于图157与图158的上视图；
图160与图161:具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型AlGaN/GaN高速电子迁移率晶体管串接一个具有栅极绝缘介电层的空乏型AlGaN/GaN高速电子迁移率晶体管的剖面示意图；以及图162:对应于图160与图161的上视图。
【图号对照说明】
10 磊晶结构
11 硅基底
12 Buffer layer(C-doped)
13 iGaN layer(C-doped)
14 i-Al(y)GaN Buffer Layer
15 iGaN channel layer
16 i-Al(x)GaN层
17 i-Al(z)GaN Grading Buffer Layer
20 二氧化硅罩幕层
24 开口槽
26 倒置梯型栅极结构
26A 蚀刻型栅极结构
262 空乏区域
264 场板区域
28 源极电极金属
30 漏极电极金属
32 隔离层
36 金属层
40 绝缘保护介电层
42 源极及漏极金属打线区域
43 栅极金属打线区域
50 晶体管
62 栅极场板电极金属
72 栅极氧化层
92 场板栅极氧化层
101 源极离子布植区
102 漏极离子布植区
103 第一栅极金属层
104 光阻层
105 SiO2 mask
Id 电流
Ids 电流
M1 空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管
M2 P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管
M3 空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管
M4 晶体管
Rds 电阻
Vds 崩溃电压
Vf 启动电压
VG2S2 电压
VD1 电压
VD2S1 电压
VF 电压
Vg 栅极电压
Vgs 电压
VP 截止电压
Wg 宽度
Wg2 宽度
具体实施方式
为了使本发明的结构特征及所达成的功效有更进一步的了解与认识，特用较佳的实施例及配合详细的说明，说明如下：
如下图1所示，Ga-face与N-face在不同的磊晶(AlGaN/GaN系统、 GaN/InGaN系统)应力下的ESP及EPZ的分布示意图，ESP为Spontaneous polarization(材料本身的极性)而EPZ为Piezoelectric polarization(应力所产生压电效应而造成的极性)。因此ESP是由每个磊晶层区间所决定的，而EPZ为应力所产生压电效应所决定的。
在AlGaN/GaN系统中，EPZ在AlGaN是扩张应力(Tensile)下是“负”值而在AlGaN是压缩应力(Compressive)下是“正”值，反之在GaN/InGaN系统中，EPZ刚好是相反值。另外由文献[2]可得知，(1)在AlGaN/GaN系统，极性主导权是由 ESP所决定的，(2)在GaN/InGaN系统极性主导权是由EPZ所决定的。
如下图2所示，P为ESP(Spontaneous Polarization)而E为其对应的电场。在氮化镓(GaN)中，其Ga-face(N-face)极性是取决于Ga-N双层形成晶体的Ga原子(N原子)的面朝向磊晶的表面。如图所示，为Ga-face及N-face GaN成长在一基板的示意图，若为Ga-face的极性，其内部电场是远离基板朝向表面，因此其极性为内部电场的相反方向，也因此极性会造成负电荷累积在磊晶表面，而正电荷累积在与基板的接面。相对的，若为N-face的极性，其电荷累积位置及内部电场的方向是相反的。
对于AlGaN/GaN HEMT而言，最重要的就是Ga-face及N-face极性会如何影响AlGaN/GaN HEMT元件特性。如下图3所示，为AlGaN及GaN接面所产生的2DEG因不同极性存在于不同位置的示意图。在Ga-face结构中2DEG存在于AlGaN/GaN接口，而在N-face结构中存在于GaN/AlGaN接口。2DEG的存在表示在该接口有正的极化电荷累积，而2DEG本身就是用以补偿极化电荷的自由电子聚集。
如图4到图7所示，P-GaN Gate E-mode AlGaN/GaN-HEMT(P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管)的原理我们可以从两个角度来看。1.从极化电场的角度来看，当我们在AlGaN/GaN HEMT磊晶结构上成长一层P-GaN layer后，此P-GaN layer会产生一个极化电场将通道层(iGaN channel layer)的二维电子气(2DEG)空乏掉。另外，2.从能带的角度来看，如图4所示，当我们在AlGaN/GaN HEMT磊晶结构上成长一层P-GaN layer后，此P-GaN layer会将阻障层(iAlGaN)的能带拉高，如此会造成原本iAlGaN/iGaN接面的位能井，会被拉高至费米能阶(Fermi Energy Level)的上面，因此，二维电子气(2DEG)就无法形成。
如图5所示，当P-type栅极G的电压是小于或等于0时，其下方的二维电子气(2DEG)是完全被空乏掉的，因此漏极(Drain，D)的电流无法通过通道 (Channel)到达源极(Source，S)。如图6所示，当P-type栅极G的电压是大于0时， iAlGaN/iGaN接面的位能井开始被下压至费米能阶的下面，因此电子会回填入其下方的位能井形成二维电子气(2DEG)，当二维电子气(2DEG)完全恢复时，我们定义此正电压为“临界电压”(Vth)，此时通道重新打开，漏极D的电流便可通过通道(Channel)到达源极S。
另外，如图7等效电路图所示，P-GaN Gate E-mode AlGaN/GaN-HEMT的栅极G对漏极D以与门极G对源极S可视为两个背对背相连接的萧特基位障二极管(Schottky BarrierDiode简称SBD)。因此，当电压Vgs趋近于电压VF时，栅极G对漏极D的萧特基位障二极管便会开始导通，此时P-GaN Gate的电洞(正电荷)会注入二维电子气(2DEG)，也因此，为了保持通道层的电中性，信道的电子数量也会跟着增加造成二维电子气浓度上升。此时，为了让电子能够快速补偿注入的电洞以维持通道层的电中性，同时也会造成电子迁移率增加。当电子迁移率增加后，漏极电流也会随的增加，如此，整个元件的操作电流也会跟着提升。
另外，由于电洞的迁移率比电子的迁移率至少低一倍，因此电洞会被牵制并聚集在栅极G下方的的通道处，也因此可以有效的降低栅极G漏电流。但由于P-GaN Gate HEMT的栅极G电极(为Ni/Au,Pt/Au,Mo,TiN等金属结构电极，主要是形成萧特基接触电极(Schottky Contact))是与P-GaN直接接触的，因此虽然电洞会被牵制并聚集在栅极G下方的的信道处，但当电压Vgs>电压VF时，栅极G对漏极D的萧特基位障二极管的导通电流大到电洞无法被牵制并聚集在栅极G下方的的通道处时，大量电洞会注入通道层造成栅极漏电流迅速上升使得晶体管无法在我们所希望的条件下工作，因此电压Vgs无法太大一直是P-GaN Gate E-mode AlGaN/GaN-HEMT的缺点。一般而言，因磊晶跟制程条件的不同，电压Vgs(max)约5～10V左右。由于一般市售的电源控制IC的栅极触动电压(Gate triggervoltage)为9～18V，因此P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极会直接被该栅极触动电压(Gate trigger voltage)所产生的大量栅极漏电流Ig击穿而导致P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极无法正常工作。
为了解决上述的问题，如图8及图9所示，空乏型AlGaN/GaN高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管的栅极的等效电路示意图，其中空乏型AlGaN/GaN高速电子迁移率晶体管(M1)的源极与其栅极是藉由制程的方式而使得其电性相连接的，也就是栅极与其源极是短路的(Vgs＝0V)，而这Vgs＝0V的空乏型AlGaN/GaN高速电子迁移率晶体管(M1)的作为P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管(M2)的栅极保护元件。
如图10所示，为对应于第8图元件的工作原理及其步骤。首先 (Step1)，P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管(M2)的Vgs必须在Vgs>Vf的条件下工作，因为在此条件下才能够有足够的Ig(P型氮化镓栅极漏电流)来启动Vgs＝0V的空乏型AlGaN/GaN高速电子迁移率晶体管开始工作，也就是说M1的Ids开始爬升(Step2)。(Step3)当M1的Ids上升至饱和电流Idsat时，此时M2的Ig被固定在Ig(M2)＝Idsat(M1)，如此一来M2的Vgs就会被锁住在Ig (M2)＝Idsat(M1)下的Vgs。(Step4)当M1的Vin继续增加时，此时由于M2的Vgs被锁住，所以Vin＝Vds(M1)+Vgs(M2)，也因此M2被保护住。
如图11所示，为本发明所设计的N-face AlGaN/GaN-HEMT磊晶结构图。此磊晶结构依序包含有一硅基底11、一Buffer layer(C-doped)12，其为位于硅基底11上的具碳掺杂的缓冲层，一iGaN layer(C-doped)13，i-Al(y)GaN Buffer Layer 14，一iGaN channel 15，以及一iAl(x)GaN layer16，此磊晶结构具有 i-Al(y)GaN Buffer Layer14，此磊晶层主要的功用是阻挡Buffer Trap的电子进入 Channel Layer进而降低元件电流崩塌(CurrentCollapse)的现象。如下图12所示，为本发明所设计的N-face AlGaN/GaN-HEMT另一种磊晶结构图，主要是考虑 i-Al(y)GaN Buffer Layer 14(如图11所示)直接成长在i-GaN Layer(C-doped)13 (如图11所示)会有过大的晶格不匹配问题，因此加入i-Al(z)GaN GradingBuffer Layer17。
如图13及图14所示，有成长P-Type GaN(倒置梯形结构)栅极的区域，其下方的2维电子气会被空乏掉，最后则是利用绝缘保护介电层所产生的应力将主动区(本质Al(x)GaN/本质GaN/本质Al(y)GaN)从N-face极性反转成 Ga-face极性。这也就是为何图13及图14的2维电子气在制程完成的后是位于本质 Al(x)GaN/本质GaN接面处的本质GaN通道层15内，因为原本的N-face极性已反转成Ga-face极性。本发明是利用Vgs＝0V的空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的作为P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M2)的栅极保护元件。因此，1.在本发明的磊晶结构上选择性区域成长P型氮化镓的栅极(选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管)，其中，P-Type GaN 倒置梯形结构26为一栅极结构。，或者2.在本发明的磊晶结构上成长成P型氮化镓磊晶层后再利用干式蚀刻的方式蚀刻出P型氮化镓栅极(蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管)，这两种P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管。
实施例一:具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图13及图14所示，本发明的具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的特征在于包含有本发明所设计的N-faceAlGaN/GaN磊晶结构；以及一 P-GaN倒置梯型栅极结构26，其位于该第一i-Al(x)GaN层(iGaN channel layer15) 上，其中2DEG 152虽形成在i-Al(x)GaN/iGaNchannel接面的iGaN channel layer15 内，但因为P-GaN倒置梯型栅极结构26的存在，使得位于iGaN channel layer15内的2DEG 152位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。图13及图14分别为不同元件隔离制程在整个元元件制程完成后的示意图。图13采干式蚀刻(Dry etching)至高阻值iGaN buffer layer(C-doped) 层，使得元件与元件隔离；图14利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离。
本发明具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/ 氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，于本发明所设计的N-faceAlGaN/GaN磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2包含有一P-GaN倒置梯型栅极结构26，其中2DEG 152虽形成在iAl(x)GaN/iGaN channel接面的iGaN channellayer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer15 内的2DEG 152位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。
以下是此实施例的制作方法，但熟悉该项技艺者当知并不因此拘限本实施例仅可以此方式制作，而其金属线路布局方式也是如此。
步骤S11:二氧化硅罩幕层20的图案化。此步骤首先，如图15所示，先利用PECVD于本发明的Ga-face AlGaN/GaN磊晶结构上沉积一层二氧化硅罩幕层20，其厚度约为100～200nm，接下来利用光阻22(Photo Resist)以曝光显影的方式定义出栅极的选择性成长区域24，最后再使用BOE(Buffered Oxide Etchant) 利用湿式蚀刻的方式将该选择性成长区域24的二氧化硅罩幕层20蚀刻掉使得表面的磊晶裸露出来，的后再将光阻22以去光阻液蚀刻掉。由于湿式蚀刻为等向性蚀刻，因此除了会向下蚀刻的外也会同时侧向蚀刻，也因此该选择性成长区域24二氧化硅罩幕层20的开口槽会形成一个“倒置梯形结构”。
步骤S12:选择性区域成长P-GaN倒置梯型栅极结构26。此步骤先将磊芯片放回MOCVD进行P-GaN选择性区域成长，也就是表面的磊晶裸露出来的地方才能够成长P-GaN。由于P-GaN在MOCVD内也是属于等向性成长，因此除了会向上成长的外也会同时侧向成长，也因此P-GaN会形成一个“倒置梯形结构”，形成P-GaN的倒置梯型栅极结构26。最后再使用BOE(Buffered Oxide Etchant)利用湿式蚀刻(Wet Etching)的方式二氧化硅罩幕层20蚀刻掉，形成如图 16所示的结构。
此时，由于P-GaN选择性成长区域24占整个磊芯片仅有一小部分，因此容易形成负载效应(Loading Effect)，也就是P-GaN在所定义的区域成长的速度是一般的3～4倍，也因此P-GaN的P-型掺杂的浓度也会等于原先预期的1/3～1/4。
步骤S13:形成漏极奥姆接触电极30以及源极奥姆接触电极28。此步骤利用金属蒸镀的方式，于磊芯片上沉积金属层，例如一般为Ti/Al/Ti/Au或 Ti/Al/Ni/Au所组成的金属层，再利用金属掀离的方式将所沉积的金属层图案化为所设定的图形，以形成位于磊芯片上的漏极以及源极电极金属，的后再经过 700～900℃，30秒的热处理，使得漏极电极以及源极电极形成奥姆接触电极30、 28，如图17所示。
步骤S14:元件隔离制程。此步骤利用多重能量破坏性离子布植 (Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离，如图 20，或采干式蚀刻(Dryetching)至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离，如图18及图19。
步骤S15:金属线路布局制程。此步骤包含有进行金属沉积，利用金属蒸镀结合掀离的方式将材质为为Ni/Au的金属层图案化形成栅极电极金属、以及漏极及源极电极的打线区域(Bonding Pad)或连接金属36。当然也可于此步骤同时形成与栅极电极金属层电性连接的栅极打线区域，如图26所示的结构。
步骤S16:介电层的沉积与图案化。此步骤是利用PECVD成长一层绝缘保护的介电层40，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000221
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质 GaN通道层15/本质Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质 Al(x)GaN层16/本质GaN通道层15接面的本质GaN通道层15内。最后再对介电层 40进行图案化，以显露出打线区域，举例来说以BOE(Buffered OxideEtchant)以湿式蚀刻(Wet Etching)的方式将Bonding Pad Region蚀刻出来成为的后打线的区域42及43。
由于P-GaN是一个“倒置梯形结构”，因此虚线圈围处的地方会形成一个具有斜边的电容(如图24与图25所示)，此电容会形成场板效应(Field Plate Effect)，其主要功能是利用此电容的电场将栅极下方高密度的电场均匀分散开来，其用处除了增加元件(HEMT)漏极至源极的崩溃电压(Vds)，也可以抑制栅极下方的Electron trapping effect进而降低元件(HEMT)在工作时的电流崩塌效应 (Current Collapse)。
步骤S17:栅极场板电极金属制作。利用金属蒸镀结合掀离的方式形成D-ModeHEMT Field Plate Metal，栅极场板电极金属62，如图24与图25所示的最终结构。
实施例二:具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图27及图28所示，图27及图28分别为不同元件隔离制程在整个元元件制程完成后的示意图。图27利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离，图28采干式蚀刻(Dry etching)至高阻值iGaN bufferlayer(C-doped)层，使得元件与元件隔离。
如图27及图28所示，为本发明具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型 P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，于磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2包含有一P-GaN蚀刻型栅极结构26A，其中2DEG 152虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN蚀刻型栅极结构26A的存在，使得iGaN channel layer内的2DEG 152位于该P-GaN蚀刻型栅极结构26A下方处将是呈现空乏状态，而形成一空乏区域262。
步骤S21:蚀刻型P型氮化镓栅极的制作。此步骤首先，如图29与图 30所示，先利用MOCVD于本发明的Ga-face AlGaN/GaN磊晶结构上成长一层P型氮化镓25，接下来利用光阻22(Photo Resist)以曝光显影的方式定义出P型氮化镓闸的区域，最后再干式蚀刻的方式将该区域以外的P型氮化镓蚀刻掉至本发明的 Ga-face AlGaN/GaN磊晶结构的AlGaN阻障层(Blocking Layer)，的后再将光阻22 以去光阻液蚀刻掉。如此一来便完成P型氮化镓(P-GaN)蚀刻型栅极结构26A的制作。
第二实施例因接下来制程步骤细节如图29～图39与上述实施例一相同，于此将不再进行详细赘述。
实施例三:具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图41与图42所示，图41及图42分别为不同元件隔离制程在整个元元件制程完成后的示意图。图41利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离，图42采干式蚀刻(Dry etching)至高阻值iGaN bufferlayer(C-doped)层，使得元件与元件隔离。
如图41与图42所示，为本发明具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/ 氮化镓高速电子迁移率晶体管，于本发明所设计的N-faceAlGaN/GaN磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2。如图41与图42所示，此实施例的晶体管 M2主要特征在于包含有该N-face AlGaN/GaN磊晶结构，磊晶结构的i-Al(x)GaN 层上形成有一P-GaN倒置梯型结构(栅极)26、一第一源极金属层28与一第一漏极金属层30，2DEG152虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer内，但因为P-GaN倒置梯型结构(栅极)26的存在，使得iGaN channel layer 内的2DEG位152于P-GaN倒置梯型结构(栅极)26下方处将是呈现空乏状态，而形成一空乏区域262。磊晶结构的i-Al(x)GaN层内形成有一第一源极离子布植区101与一第一漏极离子布植区102，且第一源极离子布植区101是位于第一源极金属层28下方，第一漏极离子布植区102是位于第一漏极金属层30下方。P-GaN 倒置梯型结构(栅极)26上设置有一第一栅极金属层103。
由于漏极及源极电极需要经过700℃～900℃的热处理才会与 iAl(x)GaN形成殴姆接触电极，一般的HEMT制作流程当中，栅极金属是在漏极及源极电极热处理后再进行制作，因此栅极金属不会因为此高温热处理而破坏栅极金属与iAl(x)GaN所形成的萧特基接触接面。但选择性区域成长P型氮化镓栅极及自对准接触栅极金属却是在漏极及源极电极完成先制作好栅极金属电极，因此为了避免栅极受到热处理而破坏其与iAl(x)GaN所形成的萧特基接触接面的特性，因此利用多重离子布植将漏极及源极电极下方植入N-type Sidopant，如此一来漏极及源极电极不需要经过700℃～900℃的热处理就会与iAl(x)GaN形成殴姆接触电极。
步骤S31:如图42与图43所示，利用多重离子布植将漏极及源极电极下方植入N-type Si dopant并施行活化热处理，以形成第一源极离子布植区101 与一第一漏极离子布植区102。因为此为浅层离子布植，由于离子布植植入 iAl(x)GaN的后会浓度会随着深度而形成高斯分布，但我们希望“高斯分布”浓度最高的地方离iAl(x)GaN表面越近越好，如图69与图70所示，首先利用PECVD沉积一层SiO2 mask105做为一个缓冲层使得在离子布植时“高斯分布”浓度最高的地方可以贴近iAl(x)GaN表面。接着就是利用黄光曝光显影的方式形成一图案化光阻层104，以定义出漏极及源极电极下方离子布植区域，的后再用多重离子布植将漏极及源极电极下方植入N-type Si dopant，的后再移除图案化光阻层104及 SiO2mask105。
随后进行大于600℃的热处理，以将N-type Si Dopant(掺杂)活化，形成第一源极离子布植区101与一第一漏极离子布植区102。此热处理的步骤可以在步骤71后进行，也就是说在离子布植后去除图案化光阻层104及SiO2 mask105后进行大于600℃热处理活化。或者是在后续使用MOCVD进行选择性区域成长P型氮化镓栅极时，利用成长过的高温同步进行热处理活化。
步骤S32:请一并参酌图44与图45，定义选择性区域成长P型氮化镓栅极及自对准接触栅极金属区域。利用PECVD沉积一层二氧化硅罩幕层20，其厚度大于2500nm，接下来利用光阻(Photo Resist)曝光显影的方式定义出Gate选择性成长的区域，最后再使用BOE以湿式蚀刻的方式将该区域的二氧化硅罩幕层蚀刻掉使得表面的磊晶裸露出来，的后再将光阻以去光阻液蚀刻掉。由于湿式蚀刻为等向性蚀刻，因此除了会向下蚀刻的外也会同时侧向蚀刻，也因此二氧化硅罩幕层会形成一个“倒置梯形结构”的开口槽24。
步骤S33:选择性区域成长P型氮化镓栅极及自对准接触栅极金属制作。将磊芯片放回MOCVD进行P-GaN选择性区域成长，也就是表面的磊晶裸露出来的地方才能够成长P-GaN。由于P-GaN在MOCVD内也是属于等向性成长，因此除了会向上成长的外也会同时侧向成长，也因此P-GaN会形成一个“倒置梯形结构”，作为P-GaN倒置梯型栅极结构26。的后再以金属镀膜的方式，在芯片上进行栅极电极金属镀膜。最后再使用BOE利用湿式蚀刻(WetEtching)的方式二氧化硅罩幕层蚀刻掉并且掀离栅极电极金属区域以外的金属，形成位于P-GaN倒置梯型栅极结构26上的自对准栅极金属102，如图44与图45所示的结构。
步骤S34:利用金属蒸镀结合掀离的方式形成漏极以及源极电极金属28、30，如图46所示。
步骤S35:元件隔离制程。如图47与图48所示，利用多重能量破坏性离子布植或干式蚀刻至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离，如图47与图48所示。
步骤S36:进行金属线路布局制程。利用金属蒸镀结合掀离的方式形成金属层36，以作为栅极以及漏极及源极电极的打线区域(Bonding Pad)或连接 (Interconnection)金属，如图49与图50所示。
步骤S37:图案化介电层。利用PECVD成长一层绝缘保护介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000271
并且利用绝缘保护介电层 40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质 Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/ 本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质 GaN通道层15接面的本质GaN通道层15内。最后再以BOE以湿式蚀刻(Wet Etching)的方式将介电层进行图案化，形成一图案化介电层40，以显露出部分金属层36，如图51与图52所示。举例来说将Bonding Pad Region蚀刻出来成为的后打线的区域。
由于P-GaN倒置梯型结构(栅极)26是一个“倒置梯形结构”，因此如图51与图52所示所示，虚线圈起来的场板区域264会形成一个具有斜边的电容，此电容会形成场板效应(Field Plate Effect)，其主要功能是利用此电容的电场将栅极下方高密度的电场均匀分散开来，其用处除了增加元件(HEMT)漏极至源极的崩溃电压(Vds)，也可以抑制栅极下方的Electron trapping effect进而降低元件(HEMT)在工作时的电流崩塌效应(CurrentCollapse)。
步骤S38:栅极场板电极金属制作。利用金属蒸镀结合掀离的方式形成D-ModeHEMT Field Plate Metal，栅极场板电极金属62，如图53与图54所示的最终结构。
选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管与先前实施例的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管最大的差异是在栅极金属与选择性区域成长P型氮化镓栅极的接触面积比，由先前实施例的原理叙述中提到当电压Vgs>>电压VF时，栅极对漏极的萧特基位障二极管的导通电流大到电洞无法被牵制并聚集在栅极下方的的通道处时，大量电洞会注入通道层造成栅极漏电流迅速上升，使得晶体管无法在所希望的条件下工作，因此电压Vgs无法太大是P-GaN Gate E-mode AlGaN/GaN-HEMT的缺点。但选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管与选择性区域成长P型氮化镓栅极的接触面积比比先前的实施例会大上许多(完全的覆盖P型氮化镓栅极)，如此一来电压Vgs>电压VF时，栅极所注入的电洞较为均匀，电场分部也比较均匀，因此电压Vgs max(Self-align Gate Metal)>电压Vgs max(Non-Self-align Gate Metal)，如此一来电压Vgs会有更高的操作空间。
接下来的实施例四、实施例五及实施例六分别对应到实施例一、实施例二及实施例三，其中的差异则是采用空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为P型氮化镓栅极保护元件，其等效电路图如图9所示。没有栅极氧化层(Gate Oxide)D-Mode HEMT与具有栅极氧化层(Gate Oxide)D-Mode HEMT的差异在于没有栅极氧化层的截止电压Vp (Pinch-off Voltage)会小于具有栅极氧化层的截止电压Vp。较高的截止电压Vp其好处在于进入饱和区的电压比较晚，而饱和区如同等效电路图所示等同为一个较大阻值得可变电阻，因此较高的截止电压Vp的总累积电阻比较小，能量损耗较低。
实施例四:具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图56及图57所示，本发明的具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的特征在于包含有本发明所设计的N-faceAlGaN/GaN磊晶结构；以及一 P-GaN倒置梯型栅极结构26，其位于该第一i-Al(x)GaN层(iGaN channel layer15) 上，其中2DEG 152虽形成在i-Al(x)GaN/iGaN channel接面的iGaN channel layer15 内，但因为P-GaN倒置梯型栅极结构26的存在，使得位于iGaN channel layer15内的2DEG 152位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。图56及图57分别为不同元件隔离制程在整个元元件制程完成后的示意图。图56利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron 或Oxygen等重原子，使得元件与元件隔离，图57采干式蚀刻(Dry etching)至高阻值iGaNbuffer layer(C-doped)层，使得元件与元件隔离。
本发明具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，于本发明所设计的N-faceAlGaN/GaN磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2包含有一P-GaN倒置梯型栅极结构 26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域 262。
第四实施例制程步骤细节如图15～图25与上述实施例1相同，为独不一样的地方在于步骤流程图18～图19与图20～图21之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1的栅极绝缘介电层的制作。
实施例五:具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图59及图60所示，图59及图60分别为不同元件隔离制程在整个元元件制程完成后的示意图。图59利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离，图60采干式蚀刻(Dry etching)至高阻值iGaN bufferlayer(C-doped)层，使得元件与元件隔离。
如图59及图60所示，为本发明具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P 型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，于 N-face磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2包含有一P-GaN蚀刻型栅极结构26A，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN蚀刻型栅极结构26A的存在，使得iGaN channel layer内的2DEG位于该P-GaN蚀刻型栅极结构26A下方处将是呈现空乏状态，而形成一空乏区域262。
步骤S51:蚀刻型P型氮化镓栅极的制作。此步骤首先，如图29与图 30所示，先利用MOCVD于本发明的N-face AlGaN/GaN磊晶结构上成长一层P型氮化镓，接下来利用光阻22(Photo Resist)以曝光显影的方式定义出P型氮化镓闸的区域，最后再干式蚀刻的方式将该区域以外的P型氮化镓蚀刻掉至本发明的 N-face AlGaN/GaN磊晶结构的AlGaN阻障层(Blocking Layer)，的后再将光阻22 以去光阻液蚀刻掉。如此一来便完成蚀刻型P型氮化镓栅极的制作。
第五实施例制程步骤细节如图29～图39与上述实施例二相同，为独不一样的地方在于步骤流程图34～图35与图36～图37之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1的栅极绝缘介电层的制作。
实施例六:具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图62与图63所示，图62及图63分别为不同元件隔离制程在整个元元件制程完成后的示意图。图62利用多重能量破坏性离子布植(Ion-Implant)，一般使用Boron或Oxygen等重原子，使得元件与元件隔离，图63采干式蚀刻(Dry etching)至高阻值iGaN bufferlayer(C-doped)层，使得元件与元件隔离。
如图62与图63所示，为本发明具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，于本发明所设计的N-face AlGaN/GaN磊晶结构上其区分为一左侧区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，右侧区域形成选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/ 氮化镓高速电子迁移率晶体管M2。如图62与图63所示，此实施例的晶体管M2 主要特征在于包含有该N-face AlGaN/GaN磊晶结构，磊晶结构的i-Al(x)GaN层上形成有一P-GaN倒置梯型结构(栅极)26、一第一源极金属层28与一第一漏极金属层30，2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer内，但因为P-GaN倒置梯型结构(栅极)26的存在，使得iGaN channel layer内的2DEG 位于P-GaN倒置梯型结构(栅极)26下方处将是呈现空乏状态，而形成一空乏区域262。磊晶结构的i-Al(x)GaN层内形成有一第一源极离子布植区101与一第一漏极离子布植区102，且第一源极离子布植区101是位于第一源极金属层28下方，第一漏极离子布植区102是位于第一漏极金属层30下方。P-GaN倒置梯型结构(栅极)26上设置有一第一栅极金属层103。
第六实施例制程步骤细节如图43～图54与上述实施例二相同，为独不一样的地方在于步骤流程图34～图35与图36～图37之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1的栅极绝缘介电层的制作。
如图65及图66所示，为空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的栅极的串接一个(1)空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，(2)空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管等效电路示意图，其中空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的源极与其栅极是藉由制程的方式而使得其电性相连接的，也就是栅极与其源极是短路的(Vgs＝0V)，而这Vgs＝0V 的空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的作为P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M2)的栅极保护元件，至于M2的漏极与M3的源极是电性相连接的，其中M3为(1)或(2) 空乏型AlGaN/GaN高速电子迁移率晶体管。另外M3的栅极与M2的源极是电性相连接的，其主要是提供此M1+M2+M3混合型元件在Vin＝0V(Off-State)更大的 Off-State崩溃电压(Off-State BreakdownVoltage)，由于M3为空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，因此M3的Off-State崩溃电压是大于M2 的Off-State崩溃电压。
如图67及图68所示，为空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的栅极的串接一个(1)空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，(2)空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管等效电路示意图，其中空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的源极与其栅极是藉由制程的方式而使得其电性相连接的，也就是栅极与其源极是短路的(Vgs＝0V)，而这Vgs＝0V 的空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的作为P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M2)的栅极保护元件，至于M2的漏极与M3的源极是电性相连接的，其中M3为(1)或(2) 空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。另外M3的栅极与 M2的源极是电性相连接的。
实施例七:如图69与图70所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管通常都会有轻微的Early Effect现象，这种现象一般是指通道没有办法完全关闭因而造成元件操作在饱和区时(栅极电压Vg固定)，电流Ids会随着Vds ↑而增加。而本发明的串接空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管正好可以解决此问题。
如图69与图70所示，实施例七的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1，中间区域形成有一选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaNchannel layer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例七的制程步骤，首先，如图71与图72所示，提供一本发明的 N-face AlGaN/GaN磊晶结构，并将左侧区域设定为制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将中间区域设定为制作选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将右边区域设定为是制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。接续，如同先前所述的制作方法，于该N-face AlGaN/GaN磊晶结构上形成一具有倒置梯型结构开口槽 24的图案化二氧化硅罩幕层20，以定义出栅极选择性成长的区域，此二氧化硅罩幕层20的厚度约为100～200nm。于该导致梯型结构开口槽24内成长P-GaN，以形成一P-GaN倒置梯形结构20。随后移除该图案化二氧化硅罩幕层20。此时，诚如先前所述，由于P-GaN选择性区域成长区域占整个磊芯片仅有一小部分，因此 P-GaN的P-型掺杂的浓度也会等于原先预期的1/3～1/4。
利用金属蒸镀的方式结合金属掀离的方式形成漏极以及源极电极金属，的后再经过700～900℃，历时约30秒的热处理使得漏极以及源极电极金属形成漏极以及源极奥姆接触电极28，如图73所示。
利用如图74所示的破坏性离子布植或如图75所示的干式蚀刻至高阻值iGaNbuffer layer(C-doped)层，来施行元件与元件间的隔离制程。
利用金属蒸镀结合掀离的方式形成栅极电极金属、以及漏极及源极电极的打线区域或连接金属36。当然也可于此步骤同时形成与栅极电极金属层电性连接的栅极打线区域，如图76与图77所示的结构。
利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、 SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000361
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由 N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质 GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以显露出打线的区域以及空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极金属上方的区域，形成如图78与图79所示的结构。
同样得由于P-GaN倒置梯型结构(栅极)26是一个“倒置梯形结构”，因此如图所示，虚线圈起来的场板区域264会形成一个具有斜边的电容，此电容会形成场板效应(FieldPlate Effect)，其主要功能是利用此电容的电场将栅极下方高密度的电场均匀分散开来，其用处除了增加元件(HEMT)漏极至源极的崩溃电压(Vds)，也可以抑制栅极下方的Electron trapping effect进而降低元件(HEMT) 在工作时的电流崩塌效应(CurrentCollapse)。
最后，利用金属蒸镀结合掀离的方式形成左侧区域M1及右侧区域M2空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极Field PlateMetal，栅极场板电极金属62，如图80与图81所示的最终结构。
实施例八:如图83与图84所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图69与图70所示，实施例八的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1，中间区域形成有一选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaNchannel layer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例八的前面的制程步骤与实施例七的图71至图75相同，在此不重复叙述。
S84:右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层制作:其步骤包含有: 利用PECVD沉积一层绝缘介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度为 10～100nm，接下来利用光阻(PhotoResist)以曝光显影的方式定义出右侧区域空乏型AlGaN/GaN高速电子迁移率晶体管栅极绝缘介电层的区域，最后再使用 BOE(Buffered Oxide Etchant)利用湿式蚀刻的方式将该区域以外的绝缘介电层蚀刻掉，只保留栅极绝缘介电层72的区域，的后再将光阻以去光阻液蚀刻掉，形成如图85与图86所示的结构。
S85:利用金属蒸镀(一般为Ni/Au)+掀离的方式形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属36，如图 87与图88所示的结构。此时，同样可一并形成元件运作所需的线路金属部分，例如与栅极电极金属连接的栅极打线区域。但不以本案图示中的上视图作为权利范畴的局限。
S86:利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、 SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000381
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由 N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质 GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以将打线区域以及左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1栅极金属上方的区域蚀刻显露出来，形成如图89与图90所示的结构。
S87:最后，利用金属蒸镀结合掀离的方式形成左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1栅极Field Plate Metal，栅极场板电极金属62，如图91与图92所示的最终结构。
实施例九:如图94与图95所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图94与图952所示，实施例九的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1，中间区域形成有一蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN蚀刻型栅极结构，其中 2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为 P-GaN蚀刻型栅极结构的存在，使得iGaN channel layer内的2DEG位于该P-GaN 蚀刻型栅极结构下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例九的制程步骤，首先，如图96与图97所示，提供一本发明的 N-face AlGaN/GaN磊晶结构，并将左侧区域设定为制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将中间区域设定为制作蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将右边区域设定为是制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。步骤S91:蚀刻型P型氮化镓栅极的制作。此步骤首先，如图96与图97所示，先利用MOCVD于本发明的N-face AlGaN/GaN磊晶结构上成长一层P型氮化镓，接下来利用光阻22(Photo Resist)以曝光显影的方式定义出P型氮化镓闸的区域，最后再干式蚀刻的方式将该区域以外的P型氮化镓蚀刻掉至本发明的N-face AlGaN/GaN磊晶结构的AlGaN阻障层 (Blocking Layer)，的后再将光阻22以去光阻液蚀刻掉。如此一来便完成蚀刻型P 型氮化镓栅极的制作。
步骤S92:利用金属蒸镀的方式结合金属掀离的方式形成漏极以及源极电极金属，的后再经过700～900℃，历时约30秒的热处理使得漏极以及源极电极金属形成漏极以及源极奥姆接触电极28，如图98所示。
步骤S93:利用如图99所示的破坏性离子布植或如图100所示的干式蚀刻至高阻值iGaN buffer layer(C-doped)层，来施行元件与元件间的隔离制程。
步骤S94:利用金属蒸镀结合掀离的方式形成栅极电极金属、以及漏极及源极电极的打线区域或连接金属36。当然也可于此步骤同时形成与栅极电极金属层电性连接的栅极打线区域，如图101与图102所示的结构。
利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、 SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000401
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由 N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质 GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以显露出打线的区域以及空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极金属上方的区域，形成如图103与图104所示的结构。
步骤S95:最后，利用金属蒸镀结合掀离的方式形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极Field Plate Metal，栅极场板电极金属62，如图105与图106所示的最终结构。
实施例十:如图108与图109所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图108与图109所示，实施例九的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1，中间区域形成有一蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN蚀刻型栅极结构，其中 2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为 P-GaN蚀刻型栅极结构的存在，使得iGaN channel layer内的2DEG位于该P-GaN 蚀刻型栅极结构下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十的前面的制程步骤与实施例九的图96至图100相同，在此不重复叙述。
S104:右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层制作:其步骤包含有:利用PECVD沉积一层绝缘介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度为10～100nm，接下来利用光阻(PhotoResist)以曝光显影的方式定义出右侧区域空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极绝缘介电层的区域，最后再使用BOE(Buffered Oxide Etchant)利用湿式蚀刻的方式将该区域以外的绝缘介电层蚀刻掉，只保留栅极绝缘介电层72的区域，的后再将光阻以去光阻液蚀刻掉，形成如图110与图111所示的结构。
S105:利用金属蒸镀(一般为Ni/Au)+掀离的方式形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属36，如图112与图113所示的结构。此时，同样可一并形成元件运作所需的线路金属部分，例如与栅极电极金属连接的栅极打线区域。但不以本案图示中的上视图作为权利范畴的局限。
S106:利用PECVD成长一层绝缘保护介电层40，其材质可以为SiOx、 SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000421
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质Al(y)GaN 14)的极性由 N-face转Ga-Face使得2维电子气6由本质GaN通道层15/本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质GaN通道层15接面的本质 GaN通道层15内。最后再对绝缘保护介电层40进行图案化，以将打线区域以及左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1栅极金属上方的区域蚀刻显露出来，形成如图114与图115所示的结构。
S107:最后，利用金属蒸镀结合掀离的方式形成左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1 栅极Field PlateMetal，栅极场板电极金属62，如图116与图117所示的最终结构。
实施例十一:如图119与图120所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图119与图120所示，实施例十一的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一 P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的 iGaN channellayer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十一的制程步骤，首先，如图121与图122所示，提供一本发明的N-faceAlGaN/GaN磊晶结构，并将左侧区域设定为制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将中间区域设定为制作选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，将右边区域设定为是制作空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。此实施例的晶体管M2主要特征在于包含有该N-face AlGaN/GaN磊晶结构，磊晶结构的i-Al(x)GaN层上形成有一P-GaN倒置梯型结构(栅极)26、一第一源极金属层28与一第一漏极金属层30，2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaNchannel layer内，但因为P-GaN倒置梯型结构(栅极)26的存在，使得iGaN channel layer内的2DEG位于P-GaN倒置梯型结构(栅极)26下方处将是呈现空乏状态，而形成一空乏区域262。磊晶结构的i-Al(x)GaN层内形成有一第一源极离子布植区101与一第一漏极离子布植区102，且第一源极离子布植区101是位于第一源极金属层28下方，第一漏极离子布植区102是位于第一漏极金属层30下方。 P-GaN倒置梯型结构(栅极)26上设置有一第一栅极金属层103。
由于漏极及源极电极需要经过700℃～900℃的热处理才会与 iAl(x)GaN形成殴姆接触电极，一般的HEMT制作流程当中，栅极金属是在漏极及源极电极热处理后再进行制作，因此栅极金属不会因为此高温热处理而破坏栅极金属与iAl(x)GaN所形成的萧特基接触接面。但选择性区域成长P型氮化镓栅极及自对准接触栅极金属却是在漏极及源极电极完成先制作好栅极金属电极，因此为了避免栅极受到热处理而破坏其与iAl(x)GaN所形成的萧特基接触接面的特性，因此利用多重离子布植将漏极及源极电极下方植入N-type Sidopant，如此一来漏极及源极电极不需要经过700℃～900℃的热处理就会与iAl(x)GaN形成殴姆接触电极。
步骤S111:如图121所示，利用多重离子布植将漏极及源极电极下方植入N-typeSi dopant并施行活化热处理，以形成第一源极离子布植区101与一第一漏极离子布植区102。因为此为浅层离子布植，由于离子布植植入iAl(x)GaN 的后会浓度会随着深度而形成高斯分布，但我们希望“高斯分布”浓度最高的地方离iAl(x)GaN表面越近越好，如图69与图70所示，首先利用PECVD沉积一层SiO2 mask105做为一个缓冲层使得在离子布植时“高斯分布”浓度最高的地方可以贴近iAl(x)GaN表面。接着就是利用黄光曝光显影的方式形成一图案化光阻层104，以定义出漏极及源极电极下方离子布植区域，的后再用多重离子布植将漏极及源极电极下方植入N-type Si dopant，的后再移除图案化光阻层104及SiO2 mask105。
随后进行大于600℃的热处理，以将N-type Si Dopant(掺杂)活化，形成第一源极离子布植区101与一第一漏极离子布植区102。此热处理的步骤可以在步骤71后进行，也就是说在离子布植后去除图案化光阻层104及SiO2 mask105后进行大于600℃热处理活化。或者是在后续使用MOCVD进行选择性区域成长P型氮化镓栅极时，利用成长过的高温同步进行热处理活化。
步骤S112:如图122所示，定义选择性区域成长P型氮化镓栅极及自对准接触栅极金属区域。利用PECVD沉积一层二氧化硅罩幕层20，其厚度大于2500nm，接下来利用光阻(Photo Resist)曝光显影的方式定义出Gate选择性成长的区域，最后再使用BOE以湿式蚀刻的方式将该区域的二氧化硅罩幕层蚀刻掉使得表面的磊晶裸露出来，的后再将光阻以去光阻液蚀刻掉。由于湿式蚀刻为等向性蚀刻，因此除了会向下蚀刻的外也会同时侧向蚀刻，也因此二氧化硅罩幕层会形成一个“倒置梯形结构”的开口槽24。
步骤S113:如图123与图124所示选择性区域成长P型氮化镓栅极及自对准接触栅极金属制作。将磊芯片放回MOCVD进行P-GaN选择性区域成长，也就是表面的磊晶裸露出来的地方才能够成长P-GaN。由于P-GaN在MOCVD 内也是属于等向性成长，因此除了会向上成长的外也会同时侧向成长，也因此P-GaN会形成一个“倒置梯形结构”，作为P-GaN倒置梯型栅极结构26。的后再以金属镀膜的方式，在芯片上进行栅极电极金属镀膜。最后再使用BOE利用湿式蚀刻(Wet Etching)的方式二氧化硅罩幕层蚀刻掉并且掀离栅极电极金属区域以外的金属，形成位于P-GaN倒置梯型栅极结构26上的自对准栅极金属102，如图 123与图124所示的结构。
步骤S114:利用金属蒸镀结合掀离的方式形成漏极以及源极电极金属28、30，如图125与图126所示。
步骤S115:元件隔离制程。如图127所示，利用多重能量破坏性离子布植或干式蚀刻至高阻值iGaN buffer layer(C-doped)层，使得元件与元件隔离，如图128所示。
步骤S116:进行金属线路布局制程。利用金属蒸镀结合掀离的方式形成金属层36，以作为栅极以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属，如图129与图130所示。
步骤S117:图案化介电层。利用PECVD成长一层绝缘保护介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度大于
Figure RE-GDA0002883897080000461
并且利用绝缘保护介电层40所产生的应力使得主动区(本质Al(x)GaN层16/本质GaN通道层15/本质 Al(y)GaN 14)的极性由N-face转Ga-Face使得2维电子气6由本质GaN通道层15/ 本质Al(y)GaN 14接口的本质GaN信道层15内移动至本质Al(x)GaN层16/本质 GaN通道层15接面的本质GaN通道层15内。最后再以BOE以湿式蚀刻(Wet Etching)的方式将介电层进行图案化，形成一图案化介电层40，以显露出部分金属层36，如图131与第132所示。举例来说将Bonding Pad Region蚀刻出来成为的后打线的区域。
由于P-GaN倒置梯型结构(栅极)26是一个“倒置梯形结构”，因此如第131与第132图所示所示，虚线圈起来的场板区域264会形成一个具有斜边的电容，此电容会形成场板效应(Field Plate Effect)，其主要功能是利用此电容的电场将栅极下方高密度的电场均匀分散开来，其用处除了增加元件(HEMT)漏极至源极的崩溃电压(Vds)，也可以抑制栅极下方的Electron trapping effect进而降低元件(HEMT)在工作时的电流崩塌效应(CurrentCollapse)。
步骤S118:栅极场板电极金属制作。利用金属蒸镀结合掀离的方式形成D-ModeHEMT Field Plate Metal，栅极场板电极金属62，如图133所示的最终结构。
实施例十二:如图134与第135图所示，为具有空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图134与图135所示，实施例十二的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1，中间区域形成有一选择性区域成长P型氮化镓栅极及自对准接触栅极金属P 型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓 /氮化镓高速电子迁移率晶体管M3。
实施例十二的前面的制程步骤与实施例十一的图121至图126相同，在此不重复叙述。
S124:右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层制作:其步骤包含有:利用PECVD沉积一层绝缘介电层，其材质可以为SiOx、SiOxNy或SiNx，厚度为10～100nm，接下来利用光阻(PhotoResist)以曝光显影的方式定义出右侧区域空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管栅极绝缘介电层的区域，最后再使用BOE(Buffered Oxide Etchant)利用湿式蚀刻的方式将该区域以外的绝缘介电层蚀刻掉，只保留栅极绝缘介电层72的区域，的后再将光阻以去光阻液蚀刻掉，形成如图136与图137所示的结构。
S125:利用金属蒸镀(一般为Ni/Au)+掀离的方式形成栅极电极金属以及漏极及源极电极的打线区域(Bonding Pad)或连接(Interconnection)金属36，如图138与图139所示的结构。此时，同样可一并形成元件运作所需的线路金属部分，例如与栅极电极金属连接的栅极打线区域。但不以本案图示中的上视图作为权利范畴的局限。
S126:利用PECVD成长一层绝缘保护介电层40，其材质可以为 SiOx、SiOxNy或SiNx。最后再对绝缘保护介电层40进行图案化，以将打线区域以及左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1栅极金属上方的区域蚀刻显露出来，形成如图140与图141 所示的结构。
S127:最后，利用金属蒸镀结合掀离的方式形成左侧区域空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1 栅极Field PlateMetal，栅极场板电极金属62，如图142与图143所示的最终结构。
如图67及图68所示，为空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的源极连接至P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的栅极的串接一个(1)空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，(2)空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管等效电路示意图，其中空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管(M1)的源极与其栅极是藉由制程的方式而使得其电性相连接的，也就是栅极与其源极是短路的(Vgs＝0V)，而这Vgs＝0V 的空乏型AlGaN/GaN高速电子迁移率晶体管(M1)的作为P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管(M2)的栅极保护元件，至于M2的漏极与M3 的源极是电性相连接的，其中M3为(1)或(2)空乏型AlGaN/GaN高速电子迁移率晶体管。另外M3的栅极与M2的源极是电性相连接的。
实施例十三:如图145与图146所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/ 氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图145与图146所示，实施例十三的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一选择性区域成长P型氮化镓栅极加强型 AlGaN/GaN高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极加强型AlGaN/GaN高速电子迁移率晶体管包含有一P-GaN倒置梯型栅极结构26，其中 2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为 P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该 P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十三制程步骤细节如图71～图81与上述实施例7相同，为独不一样的地方在于步骤流程图74～图75与图76～图77之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1的栅极绝缘介电层的制作。
实施例十四:如图148与图149所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图148与图149所示，实施例十四的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一 P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的 iGaNchannel layer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十四制程步骤细节如图71～图81与上述实施例7相同，为独不一样的地方在于步骤流程图74～图75与图76～图77之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管 M1的栅极绝缘介电层的制作及右侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层的制作。
实施例十五:如图151与图152所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图151与图152所示，实施例十五的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN蚀刻型栅极结构26A，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN蚀刻型栅极结构26A的存在，使得iGaN channel layer内的2DEG位于该P-GaN蚀刻型栅极结构26A下方处将是呈现空乏状态。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十五制程步骤细节如图96～图106与上述实施例9相同，为独不一样的地方在于步骤流程图99～图100与图101～图102之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1的栅极绝缘介电层的制作。
实施例十六:如图154与图155所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图154与图155所示，实施例十六的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此蚀刻型P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN蚀刻型栅极结构26A，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的iGaN channel layer15内，但因为P-GaN蚀刻型栅极结构26A的存在，使得iGaN channel layer内的2DEG位于该P-GaN蚀刻型栅极结构26A下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓 /氮化镓高速电子迁移率晶体管M3。
实施例十六制程步骤细节如图96～图106与上述实施例9相同，为独不一样的地方在于步骤流程图99～图100与图101～图102之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1的栅极绝缘介电层的制作及右侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层的制作。
实施例十七:如图157与图158所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图157与图158所示，实施例十七的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一 P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的 iGaN channellayer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型不具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十七制程步骤细节如图121～图132与上述实施例9相同，为独不一样的地方在于步骤流程图125～图126与图127～图128之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1的栅极绝缘介电层的制作。
实施例十八:如图160与图161所示，为具有空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管作为栅极保护元件的选择性区域成长P型氮化镓栅极及自对准接触栅极金属加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管串接一个空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管而成的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管。
如图160与图161所示，实施例十八的混合型加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有本发明所设计的N-face AlGaN/GaN磊晶结构，其区分为一左侧区域、一中间区域与一右侧区域。左侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1，中间区域形成有一选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M2，此选择性区域成长P型氮化镓栅极及自对准接触栅极金属P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一 P-GaN倒置梯型栅极结构26，其中2DEG虽形成在iAl(x)GaN/iGaN channel接面的 iGaN channellayer15内，但因为P-GaN倒置梯型栅极结构26的存在，使得iGaN channel layer内的2DEG位于该P-GaN倒置梯型栅极结构26下方处将是呈现空乏状态，而形成一空乏区域262。右侧区域形成空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3。
实施例十八制程步骤细节如图121～图132与上述实施例9相同，为独不一样的地方在于步骤流程图125～图126与图127～图128之间多加了一步左侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M1的栅极绝缘介电层的制作及右侧区域空乏型具有栅极绝缘介电层氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管M3的栅极绝缘介电层的制作。
上文仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。

Claims (22)

1.一种P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其包含有:
一氮面氮化铝镓/氮化镓(N-face AlGaN/GaN)磊晶结构；以及
一P型氮化镓(P-GaN)蚀刻型栅极结构，其位于该N-face AlGaN/GaN磊晶结构上，其中一二维电子气(2DEG)位于该P-GaN蚀刻型栅极结构下方是呈现空乏状态；
其中，该N-face AlGaN/GaN磊晶结构包含:
一硅基底；
一碳掺杂缓冲层，其位于该硅基底上；
一碳掺杂本质氮化镓层，其位于该碳掺杂缓冲层上；
一本质氮化铝镓(i-Al(y)GaN)缓冲层，其位于该碳掺杂本质氮化镓层上；
一本质氮化镓通道层，其位于该i-Al(y)GaN缓冲层上；以及
一本质氮化铝镓(i-Al(x)GaN)层，其位于该本质氮化镓通道层上，其中X＝0.1-0.3，y＝0.05-0.75，该本质氮化镓通道层与该i-Al(x)GaN层的N-face经极性反转使该2DEG于该本质氮化镓通道层的下方转自上方。
2.如权利要求1所述的P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该i-GaN(C-doped)层与该i-Al(y)GaN缓冲层之间更设置有一本质氮化铝镓能阶(i-Al(z)GaN Grading)缓冲层，Z＝0.01-0.75。
3.一种混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其包含:
一N-face AlGaN/GaN磊晶结构，其区分为一第一区域与一第二区域；
一第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，其位于该第一区域；以及
一P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，其位于该第二区域，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P-GaN倒置梯型栅极结构，其中2DEG位于该P-GaN倒置梯型栅极结构下方是呈现空乏状态，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的该P-GaN倒置梯型栅极结构电性连接至该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管于该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的饱和状态下的一Vgs电压位于5～10V；
其中，该N-face AlGaN/GaN磊晶结构包含:
一硅基底；
一碳掺杂缓冲层，其位于该硅基底上；
一碳掺杂本质氮化镓层，其位于该碳掺杂缓冲层上；
一本质氮化铝镓(i-Al(y)GaN)缓冲层，其位于该碳掺杂本质氮化镓层上；
一本质氮化镓通道层，其位于该i-Al(y)GaN缓冲层上；以及
一本质氮化铝镓(i-Al(x)GaN)层，其位于该本质氮化镓通道层上，其中X＝0.1-0.3，y＝0.05-0.75，该本质氮化镓通道层与该i-Al(x)GaN层的N-face经极性反转使该2DEG于该本质氮化镓通道层的下方转自上方。
4.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该i-GaN(C-doped)层与该i-Al(y)GaN缓冲层之间更设置有一本质氮化铝镓能阶(i-Al(z)GaN Grading)缓冲层，Z＝0.01-0.75。
5.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一源极与一栅极电性连接并电性连接该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的该栅极。
6.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管进一步包含一栅极绝缘介电层，其设置于该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极下。
7.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，进一步包含一栅极金属层，其设置于该P-GaN倒置梯型栅极结构之上。
8.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极上进一步设有一场板栅极绝缘介电层。
9.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管进一步设有:
一第一源极金属层与一第一漏极金属层，其位于该i-Al(x)GaN层上；以及
一第一源极离子布植区与一第一漏极离子布植区，其位于该i-Al(x)GaN层内，且该第一源极离子布植区是位于该第一源极金属层下方，该第一漏极离子布植区是位于该第一漏极金属层下方。
10.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管进一步设有:
一第二源极金属层与一第二漏极金属层，其位于该i-Al(x)GaN层上；以及
一第二源极离子布植区与一第二漏极离子布植区，其位于该i-Al(x)GaN层内，且该第二源极离子布植区是位于该第二源极金属层下方，该第二漏极离子布植区是位于该第二漏极金属层下方。
11.如权利要求3所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，进一步包含一第二空乏型N-face极性反转AlGaN/Ga高速电子迁移率晶体管，其位于该N-face AlGaN/GaN磊晶结构的一第三区域，该第二空乏型N-face极性反转AlGaN/Ga高速电子迁移率晶体管的一源极电性连接该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一漏极，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一源极电性连接该第二空乏型AlGaN/GaN高速电子迁移率晶体管的一栅极。
12.如权利要求11所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极下进一步设有一栅极绝缘介电层。
13.如权利要求11所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极上进一步设有一场板栅极绝缘介电层。
14.如权利要求11所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管进一步设有:
一第三源极金属层与一第三漏极金属层，其位于该i-Al(x)GaN层上；以及
一第三源极离子布植区与一第三漏极离子布植区，其位于该i-Al(x)GaN层内，且该第三源极离子布植区是位于该第三源极金属层下方，该第三漏极离子布植区是位于该第三漏极金属层下方。
15.一种混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其包含:
一N-face AlGaN/GaN磊晶结构，其区分为一第一区域与一第二区域；
一第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，其位于该第一区域；
一P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，其位于该第二区域，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管包含有一P型氮化镓(P-GaN)蚀刻型栅极结构，其中2DEG位于该P-GaN蚀刻型栅极结构下方是呈现空乏状态，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的该P-GaN蚀刻型栅极结构电性连接至该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管于该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的饱和状态下的一Vgs电压位于5～10V；以及
其中，该N-face AlGaN/GaN磊晶结构包含:
一硅基底；
一碳掺杂缓冲层，其位于该硅基底上；
一碳掺杂本质氮化镓层，其位于该碳掺杂缓冲层上；
一本质氮化铝镓(i-Al(y)GaN)缓冲层，其位于该碳掺杂本质氮化镓层上；
一本质氮化镓通道层，其位于该i-Al(y)GaN缓冲层上；以及
一本质氮化铝镓(i-Al(x)GaN)层，其位于该本质氮化镓通道层上，其中X＝0.1-0.3，y＝0.05-0.75，该本质氮化镓通道层与该i-Al(x)GaN层的N-face经极性反转使该2DEG于该本质氮化镓通道层的下方转自上方。
16.如权利要求15所述的混合型加强型AlGaN/GaN高速电子迁移率晶体管，其特征在于，其中该i-GaN(C-doped)层与该i-Al(y)GaN缓冲层之间更设置有一本质氮化铝镓能阶(i-Al(z)GaN Grading)缓冲层，Z＝0.01-0.75。
17.如权利要求15所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管，其特征在于，其中该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一源极与一栅极电性连接并电性连接该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的该栅极。
18.如权利要求15所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极上进一步设有一场板栅极绝缘介电层。
19.如权利要求15所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管进一步包含一栅极绝缘介电层，其设置于该第一空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极下。
20.如权利要求15所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，进一步包含一第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管，其位于该N-face AlGaN/GaN磊晶结构的一第三区域，该第二空乏型AlGaN/GaN高速电子迁移率晶体管的一源极电性连接该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一漏极，该P型氮化镓栅极加强型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一源极电性连接该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极。
21.如权利要求20所述的混合型加强型氮化铝镓/氮化镓高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极下进一步设有一栅极绝缘介电层。
22.如权利要求20所述的混合型加强型AlGaN/GaN高速电子迁移率晶体管的磊晶结构，其特征在于，其中该第二空乏型氮面极性反转氮化铝镓/氮化镓高速电子迁移率晶体管的一栅极上进一步设有一场板栅极绝缘介电层。
CN202010953963.9A 2019-09-12 2020-09-11 氮面iii族/氮化物磊晶结构及其主动元件与其栅极保护元件 Pending CN112490279A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108132994A TWI749369B (zh) 2019-09-12 2019-09-12 N-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件
TW108132994 2019-09-12

Publications (1)

Publication Number Publication Date
CN112490279A true CN112490279A (zh) 2021-03-12

Family

ID=74868117

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010953963.9A Pending CN112490279A (zh) 2019-09-12 2020-09-11 氮面iii族/氮化物磊晶结构及其主动元件与其栅极保护元件

Country Status (3)

Country Link
US (1) US11605731B2 (zh)
CN (1) CN112490279A (zh)
TW (1) TWI749369B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021208020A1 (en) * 2020-04-16 2021-10-21 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device and fabrication method thereof
WO2023121644A1 (en) * 2021-12-20 2023-06-29 Monde Wireless Inc. Semiconductor device for rf integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201427000A (zh) * 2012-12-19 2014-07-01 Ind Tech Res Inst 增強型氮化鎵電晶體元件
CN106486544A (zh) * 2015-08-26 2017-03-08 环球晶圆股份有限公司 增强型高电子迁移率晶体管结构
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN109004027A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
TW201914006A (zh) * 2017-09-08 2019-04-01 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013137476A1 (ja) * 2012-03-16 2013-09-19 次世代パワーデバイス技術研究組合 半導体積層基板、半導体素子、およびその製造方法
US9160326B2 (en) * 2012-07-10 2015-10-13 The Hong Kong University Of Science And Technology Gate protected semiconductor devices
TWI572034B (zh) * 2015-03-26 2017-02-21 wen-zhang Jiang III / nitride semiconductor device and method for producing the same
US10205313B2 (en) * 2015-07-24 2019-02-12 Symptote Technologies, LLC Two-transistor devices for protecting circuits from sustained overcurrent
US9960262B2 (en) * 2016-02-25 2018-05-01 Raytheon Company Group III—nitride double-heterojunction field effect transistor
CN110023748B (zh) * 2016-08-16 2022-02-08 艾皮乔尼克控股有限公司 用于化学检测和(生物)分子诊断的表面声波rfid传感器
TWI618244B (zh) * 2017-06-06 2018-03-11 Huang Zhi Shu N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201427000A (zh) * 2012-12-19 2014-07-01 Ind Tech Res Inst 增強型氮化鎵電晶體元件
CN106486544A (zh) * 2015-08-26 2017-03-08 环球晶圆股份有限公司 增强型高电子迁移率晶体管结构
CN107507856A (zh) * 2016-06-14 2017-12-22 黄知澍 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN109004027A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
TW201914006A (zh) * 2017-09-08 2019-04-01 黃知澍 N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法

Also Published As

Publication number Publication date
US11605731B2 (en) 2023-03-14
US20210083086A1 (en) 2021-03-18
TW202111915A (zh) 2021-03-16
TWI749369B (zh) 2021-12-11

Similar Documents

Publication Publication Date Title
CN107507856B (zh) 镓解理面iii族/氮化物磊晶结构及其主动元件与其制作方法
CN109004027B (zh) 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
TWI656640B (zh) N-face AlGaN/GaN磊晶結構及其主動元件與其積體化之極性反轉製作方法
TWI761704B (zh) Ga-face III族/氮化物磊晶結構及其主動元件與其閘極保護元件
US9275998B2 (en) Inverted P-channel III-nitride field effect tansistor with Hole Carriers in the channel
KR101562879B1 (ko) 반도체 장치
TWI791888B (zh) 增強模式化合物半導體場效電晶體、半導體裝置、以及製造增強模式半導體裝置之方法
US20150255547A1 (en) III-Nitride High Electron Mobility Transistor Structures and Methods for Fabrication of Same
US9331163B2 (en) Transistor with diamond gate
US20180323297A1 (en) Group iiia-n hemt with a tunnel diode in the gate stack
KR101092467B1 (ko) 인헨스먼트 노말리 오프 질화물 반도체 소자 및 그 제조방법
US20140370669A1 (en) Method and system for a gallium nitride vertical jfet with self-aligned source and gate
US11335799B2 (en) Group-III nitride semiconductor device and method for fabricating the same
CN108447907A (zh) 晶体管及其制备方法
TW201904060A (zh) N-face III族/氮化物磊晶結構及其主動元件與其積體化之極性反轉製作方法
EP3503170B1 (en) Planar triple-implanted jfet and corresponding manufacturing method
JP4815020B2 (ja) 窒化物半導体装置
CN112490279A (zh) 氮面iii族/氮化物磊晶结构及其主动元件与其栅极保护元件
US20220093780A1 (en) Epitaxial structure of ga-face group iii nitride, active device, and gate protection device thereof
JP5714987B2 (ja) 半導体装置及び半導体装置の製造方法
CN110931550A (zh) N-face AlGaN/GaN磊晶结构及其主动组件与其积体化的极性反转制作方法
US9123799B2 (en) Gallium nitride field effect transistor with buried field plate protected lateral channel
TWI832676B (zh) 高電子遷移率電晶體之製造方法
US20220093583A1 (en) Epitaxial structure of ga-face group iii nitride, active device, and gate protection device thereof
JP2016032014A (ja) 窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination