CN112490245A - 存储器元件及其制造方法 - Google Patents
存储器元件及其制造方法 Download PDFInfo
- Publication number
- CN112490245A CN112490245A CN201910865305.1A CN201910865305A CN112490245A CN 112490245 A CN112490245 A CN 112490245A CN 201910865305 A CN201910865305 A CN 201910865305A CN 112490245 A CN112490245 A CN 112490245A
- Authority
- CN
- China
- Prior art keywords
- bit line
- contact structure
- line contact
- active region
- initial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Abstract
本发明实施方式提供一种存储器元件及其制造方法。存储器元件包括字线、位线、主动区域以及位线接触结构。字线设置于衬底中,且沿第一方向延伸。位线设置于衬底上,且沿第二方向延伸。主动区域设置于衬底中,且沿第三方向延伸。位线接触结构设置于主动区域与位线之间。位线接触结构的上视图形具有长轴。此长轴的延伸方向与第三方向之间的夹角小于此长轴的延伸方向与第一方向之间的夹角,且小于此长轴的延伸方向与第二方向之间的夹角。
Description
技术领域
本发明涉及一种存储器元件及其制造方法,尤其涉及一种动态随机存取存储器(dynamic random access memory,DRAM)元件及其制造方法。
背景技术
随着DRAM工艺的发展,设置于衬底与位线之间的位线接触结构(bit linecontact)由条状结构变更为多个柱状结构。基于微影工艺的限制,此柱状的位线接触结构的周围容易残留有主动区域的一部分。主动区域的此残留部分与位线可形成寄生电容,且可能与相邻的电容接触结构电性接触,而有短路的问题。因此,对DRAM的可靠度造成影响。
发明内容
本发明提供一种存储器元件及其制造方法。此存储器元件可为DRAM元件,且可具有较高的可靠度。
本发明的实施方式的存储器元件包括字线、位线、主动区域以及位线接触结构。字线设置于衬底中,且沿第一方向延伸。位线设置于衬底上,且沿第二方向延伸。第一方向交错于第二方向。主动区域设置于衬底中,且沿第三方向延伸,并交错于字线与位线。第三方向不同于第一方向与第二方向。位线接触结构设置于主动区域与位线之间。位线接触结构的上视图形具有长轴。此长轴的延伸方向与第三方向之间的夹角小于此长轴的延伸方向与第一方向之间的夹角,且小于此长轴的延伸方向与第二方向之间的夹角。
本发明一些实施方式的存储器元件的制造方法包括在衬底中形成主动区域、字线以及初始位线接触结构;以及在衬底上形成位线,并移除初始位线接触结构的未交叠于位线的部分,而形成位线接触结构。字线沿第一方向延伸。位线沿交错于第一方向的第二方向延伸。主动区域交错于字线与位线,并沿不同于第一方向及第二方向的第三方向延伸,且位线结构设置于主动区域与位线之间。用于形成初始位线接触结构的微影工艺包括使用异形(free-form)透镜阵列,以使光线入射至光罩之前先通过异形透镜阵列。异形透镜阵列包括多个透镜。多个透镜沿类平行四边形轮廓排列。类平行四边形轮廓具有长轴。所述长轴的延伸方向与第三方向之间的夹角小于所述长轴的延伸方向与第一方向之间的夹角以及所述长轴的延伸方向与第二方向之间的夹角。
基于上述,初始位线接触结构的长轴的延伸方向与第三方向之间的夹角小于所述长轴的延伸方向与第一方向之间的夹角,且小于所述长轴的延伸方向与第二方向之间的夹角,使得设置于主动区域上的初始位线接触结构的长轴可贴近主动区域的延伸方向(即第三方向)。如此一来,初始位线接触结构的轮廓能够尽量贴近主动区域的位于字线一侧的一部分的边缘,且完整地覆盖主动区域的所述部分。换言之,在形成初始位线接触结构时,可完整地移除主动区域的顶部,而可避免后续形成的位线接触结构周围还残留有主动区域的一些部分。主动区域的此些残留部分与位线之间可能形成寄生电容,且可能与相邻的电容接触结构产生短路的问题。因此,通过本发明的制造方法所形成的位线接触结构可避免上述寄生电容与短路的问题,而可提高存储器元件的可靠度。
为让本发明的上述特征和优点能更明显易懂,下文特举实施方式,并配合附图作详细说明如下。
附图说明
图1依照本发明一些实施方式示出存储器元件的制造流程的中间结构的上视示意图。
图2是图1的初始位线接触结构及周围构件的放大示意图。
图3是依照本发明一些实施方式的存储器元件的上视示意图。
图4是沿图3的线X-X’的剖视示意图。
图5为用于形成图1、图2所示的初始位线接触结构所使用的异形(free-form)透镜阵列与光罩图案的上视示意图。
图6为另一些实施方式的异形透镜阵列与光罩图案的上视示意图。
具体实施方式
图1所示的结构中尚未形成位线BL,且仅以虚线轮廓标示位线BL的位置。此外,以简洁起见,亦以虚线示出主动区域AA。
请参照图1,本发明一些实施方式的存储器元件10包括多个主动区域AA。主动区域AA可为设置于衬底W中的掺杂区。多个主动区域AA可彼此分离,且可分别定义出一或多个晶体管T的位置。举例而言,如图1所示,两个晶体管T形成于同一主动区域AA中。此外,存储器元件10还包括多条字线WL、多个初始位线接触结构BC以及多个电容接触结构CC。每一主动区域AA交错于至少一条字线WL,且交叠于至少一初始位线接触结构BC与至少一个电容接触结构CC。举例而言,如图1所示,每一主动区域AA交错于两条字线WL,且交叠于一个初始位线接触结构BC与两个电容接触结构CC。位于主动区域AA内的晶体管T的栅极(未示出)电性连接至字线WL,而晶体管T的源极与漏极(均未示出)电性连接至初始位线接触结构BC与电容接触结构CC。由此可知,每一字线WL可位于一初始位线接触结构BC与一电容接触结构CC之间。在一些实施方式中,请参照图1,位于同一主动区域AA内的两个晶体管T可共用同一源极/漏极以及电性连接至此源极/漏极的初始位线接触结构BC。各初始位线接触结构BC经配置以将对应的晶体管T的源极与漏极中的一者电性连接至一条位线BL(此时尚未形成,仅以虚线示出位线BL的位置),而各电容接触结构CC经配置以将对应的晶体管T的源极与漏极的另一者电性连接至存储电容(未示出)。在一些实施方式中,字线WL可为埋入式字线且设置于衬底W中,而位线BL以及存储电容(未示出)则设置于衬底W上。各晶体管T及其对应的存储电容(未示出)可作为DRAM集成电路的一个存储单元,而位线BL与字线WL可经配置以接收电压而驱动DRAM集成电路的多个存储单元。
在一些实施方式中,多条字线WL沿第一方向D1延伸并沿第二方向D2排列,而多条位线BL沿第二方向D2延伸并沿第一方向D1排列。第一方向D1与第二方向D2交错。举例而言,第一方向D1可实质上正交于第二方向D2。另一方面,多个主动区域AA沿第三方向D3延伸。第三方向D3交错于第一方向D1与第二方向D2。在一些实施方式中,第三方向D3与第一方向D1的夹角为30°至45°。此外,多个初始位线接触结构BC可沿第一方向D1与第二方向D2阵列排列。相似地,多个电容接触结构CC亦可沿第一方向D1与第二方向D2阵列排列。沿第二方向D2设置的每一列初始位线接触结构BC可交叠于一位线BL,且各初始位线接触结构BC可位于在第一方向D1上相邻的两电容接触结构CC之间。在一些实施方式中,如图1所示,各电容接触结构CC仅部分地交叠于下方的主动区域AA。在此些实施方式中,各电容接触结构CC可视为朝向邻近的初始位线接触结构BC位移,而可缩短相邻的电容接触结构CC与初始位线接触结构BC之间的间距。如此一来,可缩小DRAM集成电路的存储单元的面积,而可提高DRAM集成电路的存储密度。
请参照图2,在一些实施方式中,初始位线接触结构BC的上视图案可为类平行四边形。此类平行四边形可视为自一平行四边形的边缘外凸的形状,且具有呈圆弧状的轮廓。以另一角度观之,此类平行四边形可相似于椭圆形。在此些实施方式中,初始位线接触结构BC可具有长轴AX。此长轴AX的延伸方向AD不同于字线WL的延伸方向(亦即第一方向D1)、位线BL的延伸方向(亦即第二方向D2)以及主动区域AA的延伸方向(亦即第三方向D3)。此外,初始位线接触结构BC的长轴AX的延伸方向AD贴近主动区域AA的延伸方向(亦即第三方向D3),且其与主动区域AA的延伸方向(亦即第三方向D3)之间的夹角A3小于其与字线WL的延伸方向(亦即第一方向D1)之间的夹角A1或其与位线BL的延伸方向(亦即第二方向D2)之间的夹角A2。举例而言,夹角A3可为10°至30°,而夹角A1与夹角A2可分别为30°至50°以及40°至60°。
如图2所示,主动区域AA的位于两相邻字线WL之间的部分可实质上为一平行四边形区域。此平行四边形区域具有实质上重叠于初始位线接触结构BC的长轴AX的长对角线DG1以及交错于长对角线DG1的短对角线DG2。由于初始位线接触结构BC的长轴AX实质上重叠于所述平行四边形区域的长对角线DG1,初始位线接触结构BC可覆盖主动区域AA的所述平行四边形区域的长对角线DG1所连接的两个对角区域。另外,在一些实施方式中,在垂直于衬底W的法线方向的垂直投影面上,初始位线接触结构BC的面积大于主动区域AA的所述平行四边形区域的面积。换言之,初始位线接触结构BC也可覆盖主动区域AA的所述平行四边形区域的短对角线DG2所连接的另外两个对角区域。如此一来,主动区域AA的位于两相邻字线WL之间的部分可完整地被初始位线接触结构BC覆盖。此外,基于初始位线接触结构BC的长轴AX的延伸方向AD贴近主动区域AA的延伸方向(亦即第三方向D3),初始位线接触结构BC的边缘可尽量地贴近主动区域AA的边缘。如此一来,可避免初始位线接触结构BC电性连接于相邻的电容接触结构CC。
请参照图1与图3,在形成位线BL的过程中可移除图1所示的初始位线接触结构BC的一些部分,而形成图3所示的位线接触结构BC’。在一些实施方式中,初始位线接触结构BC(如图1所示)的未交叠于位线BL的一些部分被移除,使得所形成的位线接触结构BC’(如图3所示)的相对两侧实质上切齐于位线BL的轮廓。如图3所示,位线接触结构BC’的上视图形可视为另一平行四边形,且具有长轴AX’。长轴AX’可视为位线接触结构BC’的一组对角线中的较长的一者。长轴AX’的延伸方向AD’不同于字线WL的延伸方向(亦即第一方向D1)、位线BL的延伸方向(亦即第二方向D2)以及主动区域AA的延伸方向(亦即第三方向D3)。此外,位线接触结构BC’的长轴AX’的延伸方向AD’贴近主动区域AA的延伸方向(亦即第三方向D3),且其与主动区域AA的延伸方向(亦即第三方向D3)之间的夹角A3’小于其与字线WL的延伸方向(亦即第一方向D1)之间的夹角A1’或其与位线BL的延伸方向(亦即第二方向D2)之间的夹角A2’。举例而言,夹角A3’可为10°至30°,而夹角A1’与夹角A2’可分别为40°至60°以及30°至50°。
请参照图3与图4,在一些实施方式中,多个沟渠隔离结构TI设置于衬底W中。沟渠隔离结构TI可经配置以分隔形成于衬底W中的多个主动区域AA。举例而言,沟渠隔离结构TI可为浅沟渠隔离结构(shallow trench isolation,STI)或深沟渠隔离结构(deep trenchisolation,DTI)。在一些实施方式中,位线接触结构BC’设置于衬底W中,且电性连接于下部的主动区域AA与上部的位线BL。在此些实施方式中,位线接触结构BC’位于主动区域AA的顶部。在一些实施方式中,位线接触结构BC’的相对两侧的侧壁实质上共面于上部的位线BL的侧壁及下部的主动区域AA的侧壁。此外,位线接触结构BC’位于相邻的电容接触结构CC之间。在一些实施方式中,电容接触结构CC设置于衬底W上,而多个接触插塞(contact plug)CP分别设置于多个电容接触结构CC与衬底W中的多个主动区域AA之间。如图4所示,两相邻的接触插塞CP可位于一位线接触结构BC’的相对两侧,且交叠于位在此位线接触结构BC’相对两侧的两主动区域AA。在一些实施方式中,接触插塞CP由衬底W上往下延伸至对应的主动区域AA中。此外,在一些实施方式中,接触插塞CP还可延伸至其与相邻的位线接触结构BC’之间的沟渠隔离结构TI中。如此一来,可缩短相邻的接触插塞CP与位线接触结构BC’的间距,而可缩小DRAM的存储单元的面积。
在一些实施方式中,多个电容接触结构CC可分别设置于两相邻的隔离结构WA之间。需注意的是,以简洁起见,图1至图3并未示出隔离结构WA。请参照图4,隔离结构WA覆盖电容接触结构CC的侧壁。在一些实施方式中,隔离结构WA更往下延伸而位于相邻的位线BL与接触插塞CP之间。再者,在一些实施方式中,隔离结构WA还可延伸至沟渠隔离结构TI中,以使隔离结构WA的此些延伸部分位于相邻的位线接触结构BC’与接触插塞CP之间。在此些实施方式中,隔离结构WA的底面可低于位线接触结构BC’的底面与接触插塞CP的底面,而高于沟渠隔离结构TI的底面。
位线BL位于两相邻的电容接触结构CC之间(或两相邻的接触插塞CP之间),且可分别通过一隔离结构WA而与相邻的电容接触结构CC(或相邻的接触插塞CP)彼此隔离。在一些实施方式中,位线BL的顶面低于隔离结构WA的顶面与电容接触结构CC的顶面。在此些实施方式中,在位线BL上方可设置有介电结构DS。介电结构DS位于相邻隔离结构WA之间,且覆盖位线BL的顶面。在一些实施方式中,介电结构DS的顶面实质上共面于隔离结构WA的顶面与电容接触结构CC的顶面。
在一些实施方式中,衬底W可为半导体衬底或半导体上覆绝缘体(semiconductoron insulator,SOI)衬底。半导体衬底或SOI衬底中的半导体材料可包括元素半导体、合金半导体或化合物半导体。举例而言,元素半导体可包括Si或Ge。合金半导体可包括SiGe、SiC、SiGeC等。化合物半导体可包括III-V族半导体材料或II-VI族半导体材料。在一些实施方式中,衬底W可经掺杂为第一导电型或与第一导电型互补的第二导电型。举例而言,第一导电型可为N型,而第二导电型则可为P型。在一些实施方式中,位于衬底W中的沟渠隔离结构TI的材料为绝缘材料。举例而言,沟渠隔离结构TI的材料可分别包括氧化硅、氮化硅、氮氧化硅、其类似者或其组合。此外,至少部分地设置于衬底W中的字线WL(请参照图1)、位线接触结构BC’与接触插塞CP的材料可为导体材料。在一些实施方式中,字线WL、位线接触结构BC’与接触插塞CP的材料分别包括经掺杂或未经掺杂的多晶硅、金属材料(例如是钨)等。另一方面,位于衬底W上的位线BL与电容接触结构CC的材料亦为导体材料,例如是分别包括经掺杂或未经掺杂的多晶硅、氮化钛、钨、其类似者或其组合。此外,位于衬底W上的与介电结构DS则是由绝缘材料构成,例如是分别包括氧化硅、氮化硅、氮氧化硅、其类似者或其组合。在一些实施方式中,隔离结构WA可为单层结构,且此单层结构的材料可包括氧化硅或其他低介电常数介电材料(例如是介电常数低于4的介电材料)。在替代实施方式中,隔离结构WA可为多层结构,例如是氧化硅-氮化硅-氧化硅(silicon oxide-silicon nitride-silicon oxide,ONO)多层结构。此外,在其他实施方式中,隔离结构WA中具有空气间隙(airgap)。
在一些实施方式中,尽管未示出,可在接触插塞CP与电容接触结构CC之间和/或位线接触结构BC’与位线BL之间设置金属硅化物层。举例而言,此金属硅化物层的材料可包括硅化钴(Co-silicide)、硅化钛(Ti-silicide)、硅化钨(W-silicide)、硅化钽(Ta-silicide)、硅化钼(Mo-silicide)、其类似者或其组合。通过设置此些金属硅化物层,可降低接触插塞CP与电容接触结构CC之间和/或位线接触结构BC’与位线BL之间的接触电阻。
在一些实施方式中,图1所示的初始位线接触结构BC的制造方法包括微影工艺、蚀刻工艺以及沉积工艺。通过进行微影工艺与蚀刻工艺,可在衬底W的表面定义出用于容纳初始位线接触结构BC的凹陷RS(如图4所示出的虚线部分)。此凹陷RS位于主动区域AA的顶部,且可侧向地延伸至相邻的沟渠隔离结构TI中(在后续工艺中被隔离结构WA填充,如图4所示)。随后,可通过进行沉积工艺(例如是化学气相沉积工艺),以在此凹陷RS中填入导体材料,而形成初始位线接触结构BC。在一些实施方式中,导体材料起初可延伸至衬底W的凹陷RS之外的部分上,且随后可通过平坦化工艺(例如是化学机械研磨工艺和/或蚀刻工艺)移除导体材料的位于衬底W的凹陷RS之外的部分上,而最终形成初始位线接触结构BC。
请参照图1、图4、图5,在进行用于形成初始位线接触结构BC的微影工艺中,由光源发射出的光可先经过异形(free-form)透镜阵列LN,接着再通过光罩PM,而对形成于衬底W上的光阻图案(未示出)进行曝光操作。在对此光阻图案进行显影操作之后,便可在此光阻图案中形成定义出凹陷RS的轮廓的开口。接着,以经图案化的光阻图案作为遮罩而对衬底W(或衬底W与沟渠隔离结构TI)进行蚀刻工艺,而可形成凹陷RS(标示于图4)。随后,可通过沉积工艺而在凹陷RS中形成初始位线接触结构BC。在一些实施方式中,上述的光阻图案为负型光阻。在此些实施方式中,光罩PM的实体部分BP交叠于初始位线接触结构BC,而光罩PM的开口部分WP则围绕实体部分BP。作为替代地,也可使用正型光阻,且使光罩PM的开口部分WP暴露出初始位线接触结构BC,亦即光罩PM的实体部分BP围绕开口部分WP。在一些实施方式中,异形透镜阵列LN包括多个透镜LS。举例而言,如图5所示,异形透镜阵列LN包括4个透镜LS。在使用负型光阻的实施例中,多个透镜LS可设置于光罩PM的实体部分BP的多个角落处。举例而言,光罩PM的实体部分BP为矩形,且4个透镜LS设置于此实体部分BP的4个角落处。如此一来,4个透镜LS沿着类似于类平行四边形的轮廓排列,且此类平行四边形的一对角线实质上重叠于初始位线接触结构BC的长轴AX。多个透镜LS中的一对透镜LS可设置于初始位线接触结构BC的长轴AX的延伸方向AD上。此外,在使用正型光阻的替代实施方式中,多个透镜LS则可设置于光罩PM的开口部分WP的多个角落处。在此些替代实施方式中,多个透镜LS仍可依照图5所示出的方式来配置,只是光罩PM的实体部分BP与开口部分WP的位置彼此对调。再者,在一些实施方式中,多个透镜LS中的至少两者可具有不同的形状和/或面积。举例而言,如图5所示,沿长轴AX的延伸方向AD排列的两个透镜LS的面积可小于其他两个透镜LS的面积,且形状也略为不同。所属领域中技术人员可依据所欲定义出的初始位线接触结构BC的形状而调整各透镜的LS的形状与尺寸,本发明实施方式并不以此为限。
由上可知,通过调整异形透镜阵列LN的配置,可改变穿过光罩PM的入射光的路径,而可使所形成的凹陷RS或初始位线接触结构BC的形状相异于光罩PM的实体部分BP的形状。换言之,光罩PM的实体部分BP的形状不需要等同于凹陷RS/初始位线接触结构BC的形状。也就是说,可通过异形透镜阵列LN的配置来微调初始位线结构BC的轮廓,而不需特别更改光罩PM的图案。
请参照图6,在另一些实施例中,多个透镜LS中的一对透镜LS各自包括多个子透镜LS’。举例而言,沿着长轴AX的延伸方向AD排列的一对透镜LS分别包括2个子透镜LS’。此2个子透镜LS’可相对于初始位线接触结构BC的长轴AX而镜像配置。所属领域中技术人员也可依据设计需求而将其他透镜LS分别设置为具有彼此分离的多个子透镜,本发明实施方式并不以多个透镜LS的配置方式为限。
综上所述,本发明实施方式的存储器元件10包括字线WL、位线BL、主动区域AA、位线接触结构BC’及电容接触结构CC,且可作为DRAM元件。主动区域AA定义出一或多个晶体管T的位置。晶体管T的栅极电性连接至字线WL,而晶体管T的漏极与源极电性连接至位线接触结构BC’与电容接触结构CC。位线接触结构BC’经配置以将主动区域AA电性连接至位线BL,而电容接触结构CC经配置以将主动区域AA电性连接至存储电容(未示出)。字线WL沿第一方向D1延伸,而位线BL沿交错于第一方向D1的第二方向D2延伸。另一方面,主动区域AA沿不同于第一方向D1与第二方向D2的第三方向D3延伸。
主动区域AA在两相邻的字线WL之间的部分可为平行四边形。此外,覆盖于主动区域AA的一些平行四边形部分上的位线接触结构BC’的初始结构(亦即如图1、图2所示的初始位线接触结构BC)具有类平行四边形或类椭圆形的形状,且此初始结构(亦即初始位线接触结构BC)的长轴AX可实质上重叠于主动区域AA的此些平行四边形部分的长对角线DG1。也就是说,位线接触结构BC’的初始结构(亦即初始位线接触结构BC)能够在其轮廓尽量贴近主动区域AA的平行四边形部分的边缘的情况下,完整地覆盖主动区域AA的平行四边形部分。换言之,在形成位线接触结构BC’的初始结构(亦即初始位线接触结构BC)时,可完整地移除主动区域AA的顶部,而可避免后续形成的位线接触结构BC’周围还残留有主动区域AA的一些部分。主动区域AA的此些残留部分与位线BL之间可能形成寄生电容,且可能与相邻的电容接触结构CC产生短路的问题。因此,通过本发明的制造方法所形成的位线接触结构BC’可避免上述寄生电容与短路的问题,而可提高存储器元件10的可靠度。
虽然本发明已以实施方式揭示如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (13)
1.一种存储器元件,包括:
字线,设置于衬底中且沿第一方向延伸;
位线,设置于所述衬底上且沿第二方向延伸,其中所述第一方向交错于所述第二方向;
主动区域,设置于所述衬底中且沿第三方向延伸,并交错于所述字线与所述位线,其中所述第三方向不同于所述第一方向与所述第二方向;以及
位线接触结构,设置于所述主动区域与所述位线之间,其中所述位线接触结构的上视图形具有长轴,且其中所述长轴的延伸方向与所述第三方向之间的夹角小于所述长轴的所述延伸方向与所述第一方向之间的夹角,且小于所述长轴的所述延伸方向与所述第二方向之间的夹角。
2.根据权利要求1所述的存储器元件,其中所述位线接触结构的相对两侧的侧壁实质上共面于所述位线的相对两侧的侧壁。
3.根据权利要求1所述的存储器元件,其中所述位线接触结构的所述上视图形为类平行四边形。
4.根据权利要求3所述的存储器元件,其中所述类平行四边形具有部分呈圆弧状的轮廓。
5.根据权利要求1所述的存储器元件,还包括电性连接于所述主动区域的电容接触结构,其中所述字线位于所述电容接触结构与所述位线接触结构之间。
6.一种存储器元件的制造方法,包括:
在衬底中形成主动区域、字线以及初始位线接触结构;以及
在所述衬底上形成位线,并移除所述初始位线接触结构的未交叠于所述位线的部分,而形成位线接触结构,
其中所述字线沿第一方向延伸,所述位线沿交错于所述第一方向的第二方向延伸,所述主动区域交错于所述字线与所述位线并沿不同于所述第一方向及所述第二方向的第三方向延伸,且所述位线接触结构设置于所述主动区域与所述位线之间,以及
其中用于形成所述初始位线接触结构的微影工艺包括使用异形透镜阵列,以使光线入射至光罩之前先通过所述异形透镜阵列,所述异形透镜阵列包括多个透镜,所述多个透镜沿类平行四边形轮廓排列,所述类平行四边形轮廓具有长轴,所述长轴的延伸方向与所述第三方向之间的夹角小于所述长轴的所述延伸方向与所述第一方向之间的夹角以及所述长轴的所述延伸方向与所述第二方向之间的夹角。
7.根据权利要求6所述的存储器元件的制造方法,其中所述光罩的用于定义出所述初始位线接触结构的实体部分或开口部分的形状相异于所述多个透镜的排列形状。
8.根据权利要求7所述的存储器元件的制造方法,其中所述光罩的所述实体部分或所述开口部分实质上为矩形,且具有实质上平行于所述第一方向的长度方向以及实质上平行于所述第二方向的宽度方向。
9.根据权利要求6所述的存储器元件的制造方法,其中所述初始位线接触结构设置于所述主动区的位于所述字线一侧的部分上,所述主动区的所述部分的上视图形实质上为平行四边形并具有彼此交错的长对角线与短对角线,且其中所述初始位线接触结构的所述长轴实质上重叠于所述主动区域的所述部分的所述长对角线。
10.根据权利要求9所述的存储器元件的制造方法,其中所述初始位线接触结构实质上完整地覆盖所述主动区域的所述部分。
11.根据权利要求9所述的存储器元件的制造方法,其中所述初始位线接触结构的所述上视图形为类平行四边形,且具有呈圆弧状的轮廓。
12.根据权利要求6所述的存储器元件的制造方法,其中所述初始位线接触结构沿所述第一方向延伸至所述主动区域的相对两侧。
13.根据权利要求6所述的存储器元件的制造方法,在形成所述位线与所述位线接触结构之前,还包括在所述衬底中形成沟渠隔离结构,其中所述沟渠隔离结构围绕所述主动区域,所述初始位线接触结构的边缘部分延伸至所述沟渠隔离结构中。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910865305.1A CN112490245A (zh) | 2019-09-12 | 2019-09-12 | 存储器元件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910865305.1A CN112490245A (zh) | 2019-09-12 | 2019-09-12 | 存储器元件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112490245A true CN112490245A (zh) | 2021-03-12 |
Family
ID=74920807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910865305.1A Pending CN112490245A (zh) | 2019-09-12 | 2019-09-12 | 存储器元件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112490245A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020005542A1 (en) * | 2000-07-14 | 2002-01-17 | Katsuya Hayano | Manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device |
CN105448919A (zh) * | 2014-09-01 | 2016-03-30 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
CN108695325A (zh) * | 2017-04-07 | 2018-10-23 | 联华电子股份有限公司 | 动态随机存取存储器元件 |
-
2019
- 2019-09-12 CN CN201910865305.1A patent/CN112490245A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020005542A1 (en) * | 2000-07-14 | 2002-01-17 | Katsuya Hayano | Manufacturing method of semiconductor integrated circuit device, and semiconductor integrated circuit device |
CN105448919A (zh) * | 2014-09-01 | 2016-03-30 | 华邦电子股份有限公司 | 动态随机存取存储器及其制造方法 |
CN108695325A (zh) * | 2017-04-07 | 2018-10-23 | 联华电子股份有限公司 | 动态随机存取存储器元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10985163B2 (en) | Semiconductor capacitor structure | |
US7902607B2 (en) | Fabrication of local damascene finFETs using contact type nitride damascene mask | |
TW201740510A (zh) | 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法 | |
US20200176453A1 (en) | Semiconductor structure with capacitor landing pad and method of make the same | |
CN111799261B (zh) | 具有电容连接垫的半导体结构与电容连接垫的制作方法 | |
US11854972B2 (en) | Memory device | |
US11895823B2 (en) | Semiconductor device with capacitor contact surrounded by conductive ring and manufacturing method of the semiconductor device | |
US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
US11653491B2 (en) | Contacts and method of manufacturing the same | |
US11121135B1 (en) | Structure of memory device | |
US20210035613A1 (en) | Semiconductor device | |
US20060017119A1 (en) | Multi-gate transistor and method of fabricating multi-gate transistor | |
TWI703565B (zh) | 記憶體元件及其製造方法 | |
US11690213B2 (en) | Semiconductor devices having a decreasing height gate structure | |
US8735977B2 (en) | Semiconductor device and method of fabricating the same | |
US20050070080A1 (en) | Method of forming self-aligned contact pads of non-straight type semiconductor memory device | |
US8928040B2 (en) | Semiconductor device including line-type active region and method for manufacturing the same | |
CN115394844A (zh) | 半导体器件及其制备方法 | |
CN112490245A (zh) | 存储器元件及其制造方法 | |
CN110246841B (zh) | 半导体元件及其制作方法 | |
US20190214345A1 (en) | Semiconductor device including conductive patterns and method of fabricating the same | |
TW202320065A (zh) | 半導體記憶體裝置 | |
KR20230088561A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
KR20230013753A (ko) | 반도체 장치 | |
KR101004527B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |