CN112468132A - 多线圈耦合式单刀四掷开关及射频集成电路 - Google Patents

Abstract

本发明公开了一种多线圈耦合式单刀四掷开关，包括：输入端口、第一输出端口、第二输出端口、第三输出端口以及第四输出端口；耦合电感电路，包括与输入端口以及各个输出端口分别连接的电感线圈；晶体管控制电路，包括分别与第一输出端口、第二输出端口、第三输出端口、第四输出端口连接的第n控制电路，其中n依次对应为一至四；晶体管控制电路基于各个控制电路的电平信号，选择一个输出端口实现与输入端口导通，以及利用与各个输出端口连接的电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载。本发明提供的多线圈耦合式单刀四掷开关能够满足在不同电路之间进行选通且低插入损耗、高隔离度以及小型化。

Description

多线圈耦合式单刀四掷开关及射频集成电路

技术领域

本发明属于射频集成电路领域，具体涉及一种多线圈耦合式单刀四掷开关及射频集成电路。

背景技术

随着毫米波集成电路的发展，在毫米波集成电路中，开关器件常应用于射频收发机中，用于控制接收和发射状态的切换。插入损耗、隔离度以及线性度是衡量射频集成开关的重要参数，通常需要设计出低插入损耗且高隔离度的开关。

然而，现如今对毫米波集成开关小型化要求越来越高，如何实现一种能够在不同电路之间进行选通且满足低插入损耗、高隔离度的开关，是本领域内亟待解决的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种多线圈耦合式单刀四掷开关及射频集成电路。本发明要解决的技术问题通过以下技术方案实现：

第一方面，本发明实施例提供的一种多线圈耦合式单刀四掷开关，包括：

输入端口、第一输出端口、第二输出端口、第三输出端口以及第四输出端口；

耦合电感电路，所述耦合电感电路包括与所述输入端口以及各个输出端口分别连接的电感线圈，所述耦合电感电路用于隔离所述第一输出端口、所述第二输出端口、所述第三输出端口以及所述第四输出端口；

晶体管控制电路，所述晶体管控制电路包括分别与所述第一输出端口、所述第二输出端口、所述第三输出端口、所述第四输出端口连接的第n控制电路，其中n依次对应为一至四；所述晶体管控制电路基于各个控制电路的电平信号，选择一个输出端口实现与所述输入端口导通，以及利用与各个输出端口连接的所述电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载，以实现该输出端口的负载匹配。

可选的，所述耦合电感电路的所述电感线圈，包括：

第一电感线圈、第二电感线圈以及第三电感线圈，所述第一电感线圈与所述输入端口连接，所述第二电感线圈连接在所述第一输出端口与所述第二输出端口之间，所述第三电感线圈连接在所述第三输出端口与所述第四输出端口之间。

可选的，所述多线圈耦合式单刀四掷开关还包括：

控制端口组，所述控制端口组包括第一控制端口，第二控制端口，第三控制端口以及第四控制端口，所述第一控制端口与所述第一控制电路连接，所述第二控制端口与所述第二控制电路连接，所述第三控制端口与所述第三控制电路连接，所述第四控制端口与所述第四控制电路连接，所述控制端口组用于为所述晶体管控制电路提供电平信号。

可选的，所述第n控制电路包括：第n晶体管、第n栅极偏置电阻以及所述第n晶体管的源极间的第n外接电阻，所述第n栅极偏置电阻连接在所述第n晶体管的栅极与所述第n控制端口之间，所述第n晶体管的漏极与所述第n输出端口并联，所述第n晶体管的源极接地，所述第n外接电阻的一端与所述第n晶体管的衬底连接，所述第n外接电阻的另一端接地。

可选的，所述第一控制端口提供第一电平信号，所述第二控制端口、所述第三控制端口以及所述第四控制端口提供第二电平信号，所述第一晶体管开关断开，所述第二晶体管、所述第三晶体管以及所述第四晶体管开关导通，所述输入端口与所述第一输出端口导通。

可选的，所述第二控制端口提供第一电平信号，所述第一控制端口、所述第三控制端口以及所述第四控制端口提供第二电平信号，所述第二晶体管开关断开，所述第一晶体管、所述第三晶体管以及所述第四晶体管开关导通，所述输入端口与所述第二输出端口导通。

可选的，所述第三控制端口提供第一电平信号，所述第一控制端口、所述第二控制端口以及所述第四控制端口提供第二电平信号，所述第三晶体管开关断开，所述第一晶体管、所述第二晶体管以及所述第四晶体管开关导通，所述输入端口与所述第三输出端口导通。

可选的，所述第四控制端口提供第一电平信号，所述第一控制端口、所述第二控制端口以及所述第三控制端口提供第二电平信号，所述第一晶体管、所述第二晶体管以及所述第三晶体管开关导通，所述第四晶体管开关断开，所述输入端口与所述第四输出端口导通。

可选的，还包括：旁路电容，所述旁路电容一端与所述第一电感线圈相连，所述旁路电容的另一端接地。

第二方面，本发明实施利提供的一种射频集成电路，包括：上述的多线圈耦合式单刀四掷开关。

本发明实施例提供的一种多线圈耦合式单刀四掷开关及射频集成电路，利用耦合电感电路实现各端口之间的高隔离度，并且能够基于各个控制电路的电平信号，选择一个输出端口，实现输入端口与其导通，以及利用与各个输出端口连接的电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载，以实现该输出端口的负载匹配，通过改变输出端口的负载，达到减小插入损耗的目的，实现能够在不同电路之间进行选通且满足低插入损耗、高隔离度的小型化开关。

当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

以下将结合附图及实施例对本发明做进一步详细说明。

附图说明

图1是本发明实施例提供的一种多线圈耦合式单刀四掷开关的电路结构示意图；

图2是本发明实施例提供的一种多线圈耦合式单刀四掷开关的具体结构示意图；

图3～图6是本发明实施例提供的一种多线圈耦合式单刀四掷开关在不同电平信号下的等效电路图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

为了实现一种能够在不同电路之间进行选通且满足低插入损耗、高隔离度的小型化开关，本发明实施例提供了一种多线圈耦合式单刀四掷开关及射频集成电路。

第一方面，本发明实施例提供了一种多线圈耦合式单刀四掷开关。下面，对多线圈耦合式单刀四掷开关进行介绍。

参见图1，图1为本发明实施例提供的一种多线圈耦合式单刀四掷开关的电路结构示意图，包括：

输入端口P1、第一输出端口P2、第二输出端口P3、第三输出端口P4以及第四输出端口P5；

耦合电感电路100，耦合电感电路100包括与输入端口P1以及各个输出端口分别连接的电感线圈，耦合电感电路100用于隔离第一输出端口P2、第二输出端口P3、第三输出端口P4以及第四输出端口P5；

晶体管控制电路，晶体管控制电路包括分别与第一输出端口P2、第二输出端口P3、第三输出端口P4、第四输出端口P5连接的第n控制电路，其中n依次对应为一至四；晶体管控制电路基于各个控制电路的电平信号，选择一个输出端口实现与输入端口导通，以及利用与各个输出端口连接的电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载，以实现该输出端口的负载匹配。

可以理解的是，耦合电感电路100能够利用电感线圈将输入端口P1、第一输出端口P2、第二输出端口P3、第三输出端口P4以及第四输出端口P5隔离起来，提高输入端口P1与各个输出端口之间的隔离度。

晶体管控制电路包括第一控制电路110、第二控制电路120、第三控制电路130以及第四控制电路140，第一控制电路110与第一输出端口P2连接，第二控制电路120与第二输出端口P3连接，第三控制电路130与第三输出端口P4连接，第四控制电路140与第四输出端口P5连接。

其中每个控制电路均配置有对应的电平信号，在不同电平信号下可以实现不同的工作状态。本发明实施例可以通过配置各个控制电路的电平信号，进而控制各个控制电路的工作状态，从而实现输入端口与某个输出端口的导通，实现在不同电路之间进行选通的目的。并且，在选通某个输出端口后，利用与各个输出端口所连接的电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，对应配置该输出端口的负载，以实现该输出端口的负载匹配，本发明实施例针对不同的输出端口，配置的输出端口的负载是不同的，从而可以实现减小每个选通电路的插入损耗的目的。

本领域内通常采用λ/4传输线进行负载匹配，但其需要较大的布板面积，不利于片上集成。但本发明实施例利用电感线圈和控制电路实现负载匹配，因此可以减小面积，有利于片上集成，实现小型化开关。

本发明实施例提供的多线圈耦合式单刀四掷开关能够利用耦合电感电路实现各端口之间的高隔离度，并且能够基于各个控制电路的电平信号，选择一个输出端口，实现输入端口与其导通，以及利用与各个输出端口连接的电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载，以实现该输出端口的负载匹配，通过改变输出端口的负载，达到减小插入损耗的目的，实现能够在不同电路之间进行选通且满足低插入损耗、高隔离度的小型化开关。

以下对本发明实施例提供的多线圈耦合式单刀四掷开关的结构的可选实施方式进行说明，具体请参见图2，图2是本发明实施例提供的一种多线圈耦合式单刀四掷开关的具体结构示意图。

可选的，耦合电感电路100的电感线圈，包括：

第一电感线圈L1、第二电感线圈L2以及第三电感线圈L3，第一电感线圈L1与输入端口P1连接，第二电感线圈L2连接在第一输出端口P2与第二输出端口P3之间，第三电感线圈L3连接在第三输出端口P4与第四输出端口P5之间。

可选的，本发明实施例提供的多线圈耦合式单刀四掷开关，还包括：控制端口组，控制端口组包括第一控制端口V1，第二控制端口V2，第三控制端口V3以及第四控制端口V4，第一控制端口V1与第一控制电路110连接，第二控制端口V2与第二控制电路120连接，第三控制端口V3与第三控制电路130连接，第四控制端口V4与第四控制电路140连接，控制端口组用于为晶体管控制电路提供电平信号。

可选的，第n控制电路包括：第n晶体管Mn、第n栅极偏置电阻Rn以及第n晶体管Mn的源极间的第n外接电阻Rsubn，第n栅极偏置电阻Rn连接在第n晶体管Mn的栅极与第n控制端口Vn之间，第n晶体管Mn的漏极与第n输出端口并联，第n晶体管Mn的源极接地，第n外接电阻Rsub n的一端与第n晶体管Mn的衬底连接，第n外接电阻Rsub n的另一端接地。

具体的，当n依次对应为一至四时，第n控制电路对应为第一控制电路110、第二控制电路120、第三控制电路130以及第四控制电路140。第一控制端口V1、第二控制端口V2，第三控制端口V3以及第四控制端口V4分别为第一控制电路110、第二控制电路120、第三控制电路130以及第四控制电路140提供电平信号。

那么，对应于前述的第n控制电路的具体结构如下：

第一控制电路110包括第一晶体管M1、第一栅极偏置电阻R1以及第一晶体管M1的源极间的第一外接电阻Rsub1，第一栅极偏置电阻R1连接在第一晶体管M1的栅极与第一控制端口V1之间，第一晶体管M1的漏极与第一输出端口P2并联，第一晶体管M1的源极接地，第一外接电阻Rsub1的一端与第一晶体管M1的衬底连接，第一外接电阻Rsub1的另一端接地。

第二控制电路120包括第二晶体管M2、第二栅极偏置电阻R2以及第二晶体管M2的源极间的第二外接电阻Rsub2，第二栅极偏置电阻R2连接在第二晶体管M2的栅极与第二控制端口V2之间，第二晶体管M2的漏极与第二输出端口P3并联，第二晶体管M2的源极接地，第二外接电阻Rsub2的一端与第二晶体管M2的衬底连接，第二外接电阻Rsub2的另一端接地。

第三控制电路130包括第三晶体管M3、第三栅极偏置电阻R3以及第三晶体管M3的源极间的第三外接电阻Rsub3，第三栅极偏置电阻R3连接在第三晶体管M3的栅极与第三控制端口V3之间，第三晶体管M3的漏极与第三输出端口P4并连，第三晶体管M3的源极接地，第三外接电阻Rsub3的一端与第三晶体管M3的衬底连接，第三外接电阻Rsub3的另一端接地。

第四控制电路140包括第四晶体管M4、第四栅极偏置电阻R4以及第四晶体管M4的源极间的第四外接电阻Rsub4，第四栅极偏置电阻R4连接在第四晶体管M4的栅极与第四控制端口V4之间，第四晶体管M4的漏极与第四输出端口P5并连，第四晶体管M4的源极接地，第四外接电阻Rsub4的一端与第四晶体管M4的衬底连接，第四外接电阻Rsub4的另一端接地。

需要注意的是，第一栅极偏置电阻R1、第二栅极偏置电阻R2、第三栅极偏置电阻R3以及第四栅极偏置电阻R4用于提高开关射频信号与电平信号的隔离度。

第一外接电阻Rsub1、第二外接电阻Rsub2、第三外接电阻Rsub3以及第四外接电阻Rsub4用于减小与其连接的晶体管的衬底的电阻，能够减小插入损耗。

进一步的，本发明实施例提供的多线圈耦合式单刀四掷开关还包括：旁路电容C1，旁路电容C1一端与第一电感线圈L1相连，旁路电容C1的另一端接地。

本领域技术人员可以理解的是，旁路电容可将混有高频电流和低频电流的交流信号中的高频成分旁路滤掉，能够把输入端口P1的信号中的高频噪声作为滤除对象，把前级携带的高频杂波滤除。

以下对多线圈耦合式单刀四掷开关的几种工作状态进行介绍，以便于理解本发明的多线圈耦合式单刀四掷开关的工作原理。

图3～图6是本发明实施例提供的一种多线圈耦合式单刀四掷开关在不同电平信号下的等效电路图。

参考图3，图3是为第一控制电路提供第一电平信号下的等效电路图。

本实施例中，第一控制端口V1提供第一电平信号，第二控制端口V2、第三控制端口V3以及第四控制端口V4提供第二电平信号，第一晶体管M1开关断开，第二晶体管M2、第三晶体管M3以及第四晶体管M4开关导通，输入端口P1与第一输出端口P2导通。

电平信号是电平值表示的信号，包括高电平“1”以及低电平“0”。

可选的实施方式为：第一电平信号为低电平，比如为0；第二电平信号为高电平，比如为1。结合图3理解，由于为第一控制端口V1提供低电平，所以第一控制电路110的电平信号也为低电平，由于为第二控制端口V2、第三控制端口V3以及第四控制端口V4提供高电平，所以第二控制电路120、第三控制点路130以及第四控制电路140的电平信号也为高电平。本领域技术人员可以理解的是，根据晶体管的工作原理，第一晶体管M1开关断开，此时第一晶体管M1等效为晶体管关断电容Coff1，第二晶体管M2、第三晶体管M3以及第四晶体管M4开关导通，此时第二晶体管M2等效为晶体管导通电阻Ron2，第三晶体管M3等效为晶体管导通电阻Ron3，第四晶体管M4等效为晶体管导通电阻Ron4，同时，也包括第二晶体管M2的寄生电容、第三晶体管M3的寄生电容以及第四晶体管M4的寄生电容。本领域技术人员可以理解的是，这时，晶体管关断电容Coff1等效为第一输出端口P2的旁路电容，实现电平信号从输入端口P1传输到第一输出端口P2；晶体管导通电阻Ron2等效为第二输出端口P3的负载，晶体管导通电阻Ron2把第二输出端口P3短路到地，因此输入端口P1与第二输出端口P3断开；晶体管导通电阻Ron3等效为第三输出端口P4的负载，晶体管导通电阻Ron3把第三输出端口P4短路到地，因此输入端口P1与第三输出端口P4断开；晶体管导通电阻Ron4等效为第四输出端口P5的负载，晶体管导通电阻Ron4把第四输出端口P5短路到地，因此输入端口P1与第四输出端口P5断开。并且，第二电感线圈L2、第三电感线圈L3、第二晶体管M2的寄生电容、第三晶体管M3的寄生电容以及第四晶体管M4的寄生电容作为第一输出端口P2的负载。

参考图4，图4是为第二控制电路提供第一电平信号下的等效电路图。

本实施例中，第二控制端口V2提供第一电平信号，第一控制端口V1、第三控制端口V3以及第四控制端口V4提供第二电平信号，第二晶体管M2开关断开，第一晶体管M1、第三晶体管M3以及第四晶体管M4开关导通，输入端口P1与第二输出端口P3导通。

可选的实施方式为：第一电平信号为低电平，比如为0；第二电平信号为高电平，比如为1。结合图4理解，由于为第二控制端口V2提供低电平，所以第二控制电路120的电平信号也为低电平，由于为第一控制端口V1、第三控制端口V3以及第四控制端口V4提供高电平，所以第一控制电路110、第三控制点路130以及第四控制电路140的电平信号也为高电平。本领域技术人员可以理解的是，根据晶体管的工作原理，第二晶体管M2开关断开，此时第二晶体管M2等效为晶体管关断电容Coff2，第一晶体管M1、第三晶体管M3以及第四晶体管M4开关导通，此时第一晶体管M1等效为晶体管导通电阻Ron1，第三晶体管M3等效为晶体管导通电阻Ron3，第四晶体管M4等效为晶体管导通电阻Ron4，同时，也包括第一晶体管M1的寄生电容、第三晶体管M3的寄生电容以及第四晶体管M4的寄生电容。这时，晶体管关断电容Coff2等效为第二输出端口P3的旁路电容，实现电平信号从输入端口P1传输到第二输出端口P3；晶体管导通电阻Ron1等效为第一输出端口P2的负载，晶体管导通电阻Ron1把第一输出端口P2短路到地，因此输入端口P1与第一输出端口P2断开；晶体管导通电阻Ron3等效为第三输出端口P4的负载，晶体管导通电阻Ron3把第三输出端口P4短路到地，因此输入端口P1与第三输出端口P4断开；晶体管导通电阻Ron4等效为第四输出端口P5的负载，晶体管导通电阻Ron4把第四输出端口P5短路到地，因此输入端口P1与第四输出端口P5断开。并且，第二电感线圈L2、第三电感线圈L3、第一晶体管M1的寄生电容、第三晶体管M3的寄生电容以及第四晶体管M4的寄生电容作为第二输出端口P3的负载。

参考图5，图5是为第三控制电路提供第一电平信号下的等效电路图。

本实施例中，第三控制端口V3提供第一电平信号，第一控制端口V1、第二控制端口V2以及第四控制端口V4提供第二电平信号，第三晶体管M3开关断开，第一晶体管M1、第二晶体管M2以及第四晶体管M4开关导通，输入端口P1与第三输出端口P4导通。

可选的实施方式为：第一电平信号为低电平，比如为0；第二电平信号为高电平，比如为1。结合图5理解，由于为第三控制端口V3提供低电平，所以第三控制点路130的电平信号也为低电平，由于为第一控制端口V1、第二控制端口V2以及第四控制端口V4提供高电平，所以第一控制电路110、第二控制电路120以及第四控制电路140的电平信号也为高电平。本领域技术人员可以理解的是，根据晶体管的工作原理，第三晶体管M3开关断开，此时第三晶体管M3等效为晶体管关断电容Coff3，第一晶体管M1、第二晶体管M2以及第四晶体管M4开关导通，此时第一晶体管M1等效为晶体管导通电阻Ron1，第二晶体管M2等效为晶体管导通电阻Ron2，第四晶体管M4等效为晶体管导通电阻Ron4，同时，也包括第一晶体管M1的寄生电容、第二晶体管M2的寄生电容以及第四晶体管M4的寄生电容。这时，晶体管关断电容Coff3等效为第三输出端口P4的旁路电容，实现电平信号从输入端口P1传输到第三输出端口P4；晶体管导通电阻Ron1等效为第一输出端口P2的负载，晶体管导通电阻Ron1把第一输出端口P2短路到地，因此输入端口P1与第一输出端口P2断开；晶体管导通电阻Ron2等效为第二输出端口P3的负载，晶体管导通电阻Ron2把第二输出端口P3短路到地，因此输入端口P1与第二输出端口P3断开；晶体管导通电阻Ron4等效为第四输出端口P5的负载，晶体管导通电阻Ron4把第四输出端口P5短路到地，因此输入端口P1与第四输出端口P5断开。并且，第二电感线圈L2、第三电感线圈L3、第一晶体管M1的寄生电容、第二晶体管M2的寄生电容以及第四晶体管M4的寄生电容作为第三输出端口P4的负载。

参考图6，图6是为第四控制电路提供第一电平信号下的等效电路图。

本实施例中，第四控制端口V4提供第一电平信号，第一控制端口V1、第二控制端口V2以及第三控制端口V3提供第二电平信号，第一晶体管M1、第二晶体管M2以及第三晶体管M3开关导通，第四晶体管M4开关断开，输入端口P1与第四输出端口P5导通。

可选的实施方式为：第一电平信号为低电平，比如为0；第二电平信号为高电平，比如为1。结合图3理解，由于为第四控制端口V4提供低电平，所以第四控制电路140的电平信号也为低电平，由于为第一控制端口V1、第二控制端口V2以及第三控制端口V3提供高电平，所以第一控制电路110、第二控制电路120以及第三控制点路130的电平信号也为高电平。本领域技术人员可以理解的是，根据晶体管的工作原理，第四晶体管M4开关断开，此时第四晶体管M4等效为晶体管关断电容Coff4，第一晶体管M1、第二晶体管M2以及第三晶体管M开关导通，此时第一晶体管M1等效为晶体管导通电阻Ron1，第二晶体管M2等效为晶体管导通电阻Ron2，第三晶体管M3等效为晶体管导通电阻Ron3，同时，也包括第一晶体管M1的寄生电容、第二晶体管M2的寄生电容以及第三晶体管M3的寄生电容。这时，晶体管关断电容Coff4等效为第四输出端口P5的旁路电容，实现电平信号从输入端口P1传输到第四输出端口P5；晶体管导通电阻Ron1等效为第一输出端口P2的负载，晶体管导通电阻Ron1把第一输出端口P2短路到地，因此输入端口P1与第一输出端口P2断开；晶体管导通电阻Ron2等效为第二输出端口P3的负载，晶体管导通电阻Ron2把第二输出端口P3短路到地，因此输入端口P1与第二输出端口P3断开；晶体管导通电阻Ron3等效为第三输出端口P4的负载，晶体管导通电阻Ron3把第三输出端口P4短路到地，因此输入端口P1与第三输出端口P4断开。并且，第二电感线圈L2、第三电感线圈L3、第一晶体管M1的寄生电容、第二晶体管M2的寄生电容以及第三晶体管M3的寄生电容作为第四输出端口P5的负载。

为了证实本发明实施例提供的线圈耦合式单刀四掷开关的工作效果，以下结合线圈耦合式单刀四掷开关的具体参数和仿真结果进行说明。

一种可选的实施方式中，第一晶体管M1由6组场效应晶体管组成，且每组场效应晶体管包括有64个沟道，且沟道宽度为1μm，沟道长度为40nm；第二晶体管M2由6组场效应晶体管组成，且每组场效应晶体管包括有64个沟道，且沟道宽度为1μm，沟道长度为40nm；第三晶体管M3由6组场效应晶体管组成，且每组场效应晶体管包括有64个沟道，且沟道宽度为1μm，沟道长度为40nm；第四晶体管M4由6组场效应晶体管组成，且每组场效应晶体管包括有64个沟道，且沟道宽度为1μm，沟道长度为40nm。

第一栅极偏置电阻R1、第二栅极偏置电阻R2、第三栅极偏置电阻R3以及第四栅极偏置电阻R4的阻值均为3KΩ。

第一外接电阻Rsub1、第二外接电阻Rsub2、第三外接电阻Rsub3以及第四外接电阻Rsub4的阻值均为6KΩ，旁路电容C1的电容为40fF。

针对上述结构参数的线圈耦合式单刀四掷开关，可以实现：应用频段包括40GHz～55GHz。在应用频段内，输入端口P1与各个输出端口的插入损耗的不匹配度小于0.24dB，输入端口P1与各个输出端口的插入损耗小于2.2dB，输入端口P1与各个输出端口的隔离度大于23.2dB。

需要注意的是，本发明实施例提供的线圈耦合式单刀四掷开关内的结构参数不局限于此，本领域技术人员能够想到根据使用条件不同使用不同参数的结构达到同样的效果。

本实施例中，利用晶体管在不同电平下导通或者关断的原理，通过控制控制端口组的电平信号，为其中一控制电路的晶体管提供的电平信号与其余控制电路的晶体管提供的电平信号相反，因此能够实现输出端口的切换。同时，通过对输出端口的负载进行切换，实现在输入端口与不同输出端口导通时，均具有较低的插入损耗。

并且，相比于图1所示的多线圈耦合式单刀四掷开关，本发明实施例提供的多线圈耦合式单刀四掷开关，通过晶体管控制电路的栅极偏置电阻能够提高开关射频信号与电平信号的隔离度，通过外接电阻能够减小晶体管的衬底的电阻，达到减小插入损耗的目的，进一步保证了单刀四掷开关在不同工作状态下都具有较小的插入损耗以及较高隔离度的性能，能够实现毫米波集成电路开关输入端口到四个端口输出的良好匹配。

第二方面，本发明实施例提供了一种射频集成电路，包括：如上述的多线圈耦合式单刀四掷开关。

本发明实施例中，可以将多线圈耦合式单刀四掷开关封装为一种射频集成电路，该射频集成电路可以应用于射频前端设备，例如：低噪声放大器、滤波器、衰减器以及移相器等。

本实施例中，利用晶体管在不同电平下导通或者关断的原理，通过控制控制端口组的电平信号，为其中一控制电路的晶体管提供的电平信号与其余控制电路的晶体管提供的电平信号相反，因此能够实现输出端口的切换。同时，通过对输出端口的负载进行切换，实现在输入端口与不同输出端口导通时，均具有较低的插入损耗。并且，通过晶体管控制电路的栅极偏置电阻能够提高开关射频信号与电平信号的隔离度，通过外接电阻能够减小晶体管的衬底的电阻，达到减小插入损耗的目的，进一步保证了单刀四掷开关在不同工作状态下都具有较小的插入损耗以及较高隔离度的性能，能够实现毫米波集成电路开关输入端口到四个端口输出的良好匹配。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种多线圈耦合式单刀四掷开关，其特征在于，包括：

输入端口(P1)、第一输出端口(P2)、第二输出端口(P3)、第三输出端口(P4)以及第四输出端口(P5)；

耦合电感电路，所述耦合电感电路包括与所述输入端口(P1)以及各个输出端口分别连接的电感线圈，所述耦合电感电路用于隔离所述第一输出端口(P2)、所述第二输出端口(P3)、所述第三输出端口(P4)以及所述第四输出端口(P5)；

晶体管控制电路，所述晶体管控制电路包括分别与所述第一输出端口(P2)、所述第二输出端口(P3)、所述第三输出端口(P4)、所述第四输出端口(P5)连接的第n控制电路，其中n依次对应为一至四；所述晶体管控制电路基于各个控制电路的电平信号，选择一个输出端口实现与所述输入端口导通，以及利用与各个输出端口连接的所述电感线圈、除该输出端口之外的其余输出端口所连接的控制电路，配置该输出端口的负载，以实现该输出端口的负载匹配。

2.根据权利要求1所述的多线圈耦合式单刀四掷开关，其特征在于，所述耦合电感电路的所述电感线圈，包括：

第一电感线圈(L1)、第二电感线圈(L2)以及第三电感线圈(L3)，所述第一电感线圈(L1)与所述输入端口(P1)连接，所述第二电感线圈(L2)连接在所述第一输出端口(P2)与所述第二输出端口(P3)之间，所述第三电感线圈(L3)连接在所述第三输出端口(P4)与所述第四输出端口(P5)之间。

3.根据权利要求2所述的多线圈耦合式单刀四掷开关，其特征在于，所述多线圈耦合式单刀四掷开关还包括：

控制端口组，所述控制端口组包括第一控制端口(V1)，第二控制端口(V2)，第三控制端口(V3)以及第四控制端口(V4)，所述第一控制端口(V1)与所述第一控制电路连接，所述第二控制端口(V2)与所述第二控制电路连接，所述第三控制端口(V3)与所述第三控制电路连接，所述第四控制端口(V4)与所述第四控制电路连接，所述控制端口组用于为所述晶体管控制电路提供电平信号。

4.根据权利要求3所述的多线圈耦合式单刀四掷开关，其特征在于，所述第n控制电路包括：第n晶体管(Mn)、第n栅极偏置电阻(Rn)以及所述第n晶体管(Mn)的源极间的第n外接电阻(Rsubn)，所述第n栅极偏置电阻(Rn)连接在所述第n晶体管(Mn)的栅极与所述第n控制端口(Vn)之间，所述第n晶体管(Mn)的漏极与所述第n输出端口并联，所述第n晶体管(Mn)的源极接地，所述第n外接电阻(Rsub n)的一端与所述第n晶体管(Mn)的衬底连接，所述第n外接电阻(Rsub n)的另一端接地。

5.根据权利要求4所述的多线圈耦合式单刀四掷开关，其特征在于，所述第一控制端口(V1)提供第一电平信号，所述第二控制端口(V2)、所述第三控制端口(V3)以及所述第四控制端口(V4)提供第二电平信号，所述第一晶体管(M1)开关断开，所述第二晶体管(M2)、所述第三晶体管(M3)以及所述第四晶体管(M4)开关导通，所述输入端口(P1)与所述第一输出端口(P2)导通。

6.根据权利要求4所述的多线圈耦合式单刀四掷开关，其特征在于，所述第二控制端口(V2)提供第一电平信号，所述第一控制端口(V1)、所述第三控制端口(V3)以及所述第四控制端口(V4)提供第二电平信号，所述第二晶体管(M2)开关断开，所述第一晶体管(M1)、所述第三晶体管(M3)以及所述第四晶体管(M4)开关导通，所述输入端口(P1)与所述第二输出端口(P3)导通。

7.根据权利要求4所述的多线圈耦合式单刀四掷开关，其特征在于，所述第三控制端口(V3)提供第一电平信号，所述第一控制端口(V1)、所述第二控制端口(V2)以及所述第四控制端口(V4)提供第二电平信号，所述第三晶体管(M3)开关断开，所述第一晶体管(M1)、所述第二晶体管(M2)以及所述第四晶体管(M4)开关导通，所述输入端口(P1)与所述第三输出端口(P4)导通。

8.根据权利要求4所述的多线圈耦合式单刀四掷开关，其特征在于，所述第四控制端口(V4)提供第一电平信号，所述第一控制端口(V1)、所述第二控制端口(V2)以及所述第三控制端口(V3)提供第二电平信号，所述第一晶体管(M1)、所述第二晶体管(M2)以及所述第三晶体管(M3)开关导通，所述第四晶体管(M4)开关断开，所述输入端口(P1)与所述第四输出端口(P5)导通。

9.根据权利要求1所述的多线圈耦合式单刀四掷开关，其特征在于，还包括：旁路电容(C1)，所述旁路电容(C1)一端与所述第一电感线圈(L1)相连，所述旁路电容(C1)的另一端接地。

10.一种射频集成电路，其特征在于，包括如权利要求1-9任一项所述的多线圈耦合式单刀四掷开关。

Images