CN112466875A - 三维存储器及氮化钛粘合层的形成方法 - Google Patents

三维存储器及氮化钛粘合层的形成方法 Download PDF

Info

Publication number
CN112466875A
CN112466875A CN202011346030.XA CN202011346030A CN112466875A CN 112466875 A CN112466875 A CN 112466875A CN 202011346030 A CN202011346030 A CN 202011346030A CN 112466875 A CN112466875 A CN 112466875A
Authority
CN
China
Prior art keywords
titanium nitride
bonding layer
preset
hydrogen
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011346030.XA
Other languages
English (en)
Inventor
周鹏
吕术亮
熊攀
马杰康
毛格
章科强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202011346030.XA priority Critical patent/CN112466875A/zh
Publication of CN112466875A publication Critical patent/CN112466875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请实施例提供一种三维存储器及氮化钛粘合层的形成方法，其中，所述三维存储器的形成方法包括：在待处理的叠层结构中形成孔道结构；采用原子层沉积工艺，充入反应前驱体，在所述孔道结构中形成掺杂有氯离子的氮化钛粘合层，其中，所述氮化钛粘合层具有第一电阻率；采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层，其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率；在所述处理后的氮化钛粘合层表面沉积金属层，以形成所述三维存储器。

Description

三维存储器及氮化钛粘合层的形成方法
技术领域
本申请涉及半导体技术领域，涉及但不限于一种三维存储器及氮化钛粘合层的形成方法。
背景技术
氮化钛(TiN)作为目前三维闪存型器件中常用的钨(W)粘合层，可通过物理气相沉积(Physical Vapor Deposition，PVD)工艺和原子层沉积(Atomic Layer Deposition，ALD)来制备。但是，PVD工艺在深宽比高的结构中台阶覆盖率(Step coverage)和悬突(Overhang)等方面表现不佳，因此，限制了通过PVD工艺制备TiN薄膜，在当前三维闪存器件中的应用。通过ALD工艺制备氮化钛薄膜作为粘合层，台阶覆盖率更好，但是ALD工艺下制备的TiN薄膜的电阻率明显大于通过PVD工艺制备的TiN薄膜。
发明内容
有鉴于此，本申请实施例提供一种三维存储器及氮化钛粘合层的形成方法。
本申请的技术方案是这样实现的：
第一方面，本申请实施例提供一种三维存储器的形成方法，包括：
在待处理的叠层结构中形成孔道结构；
采用原子层沉积工艺，充入反应前驱体，在所述孔道结构中形成掺杂有氯离子的氮化钛粘合层，其中，所述氮化钛粘合层具有第一电阻率；
采用预设气体的等离子体以预设的处理参数所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层，其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率；
在所述处理后的氮化钛粘合层表面沉积金属层，以形成所述三维存储器。
在一些实施例中，所述预设气体包括氢气；对应地，所述预设气体的等离子体包括氢气等离子体；所述预设处理参数至少包括预设压力和/或预设时间；
所述采用预设气体的等离子体以预设的处理参数所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层，包括：
采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，使得所述氢气等离子体中的氢离子与所述氮化钛粘合层中的氯离子发生化合反应，生成氯化氢气体；
去除所述氯化氢气体，以去除所述氯离子，得到所述处理后的氮化粘合层。
在一些实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
将预设体积的氢气输入至等离子喷枪，在所述等离子喷枪中的高频电压的作用下，所述氢气被电离形成所述氢气等离子体；
通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
在一些实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
将预设体积的氢气输入至等离子喷枪，通过所述等离子喷枪的加热模块将所述氢气加热至氢气电离温度，使得所述氢气在所述氢气电离温度下被电离形成所述氢气等离子体；
通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
在一些实施例中，在所述预设压力和/或所述预设温度下，所述处理后的氮化钛粘合层的第一厚度，与处理之前的所述氮化钛粘合层的第二厚度之间的差值小于阈值。
在一些实施例中，所述第二电阻率小于或等于180μΩ·cm。
在一些实施例中，所述孔道结构包括：接触孔和/或连接孔；所述待处理的堆叠结构包括：外围电路区和阵列存储区；
所述在待处理的叠层结构中形成孔道结构，包括：
采用第一预设刻蚀工艺，对所述外围电路区进行刻蚀，形成位于所述外围电路区的接触孔；
采用第二预设刻蚀工艺，对所述阵列存储区进行刻蚀，形成位于所述阵列存储区的接触孔和/或连接孔。
在一些实施例中，所述金属层至少包括：金属钨。
在一些实施例中，所述反应前驱体至少包括：氯化钛和氨气。
第二方面，本申请实施例提供一种氮化钛粘合层的形成方法，包括：
采用原子层沉积工艺，充入反应前驱体，在待处理的叠层结构的孔道结构中形成掺杂有氯离子的氮化钛粘合层，其中，所述氮化钛粘合层具有第一电阻率；
采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设等离子体与所述氮化钛粘合层中的氯离子发生反应，去除所述氯离子，以得到处理后的氮化钛粘合层；
其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
本申请实施例提供一种三维存储器及氮化钛粘合层的形成方法，由于在孔道结构中通过ALD工艺形成氮化钛粘合层后，通过预设气体的等离子体以预设处理参数处理氮化钛粘合层，使得预设气体的等离子体与氮化钛粘合层中的氯离子发生反应，以去除氮化钛粘合层中的氯离子，得到处理后的氮化钛粘合层，并在处理后的氮化钛粘合层表面沉积金属层，形成三维存储器，如此，通过去除氮化钛粘合层中的氯离子，以降低氮化钛粘合层的电阻率，进而使得形成的TiN/金属层结构的电阻率大大降低，提升了三维存储器的性能。
附图说明
在附图(其不一定是按比例绘制的)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同示例。附图以示例而非限制的方式大体示出了本文中所讨论的各个实施例。
图1为相关技术中形成三维存储器的工艺流程图；
图2A为本申请实施例提供的三维存储器的形成方法的一个可选的实现流程示意图；
图2B为本申请实施例提供的待处理的叠层结构的结构示意图；
图2C为本申请实施例提供的在孔道结构的表面形成TiN粘结层的结构示意图；
图2D为本申请实施例提供的氯离子的含量和氮化钛薄膜电阻率的关系图；
图2E为本申请实施例提供的形成处理后的TiN粘结层的结构示意图；
图2F为本申请实施例提供的沉积金属层的结构示意图；
图3为本申请实施例提供的三维存储器的形成方法的一个可选的实现流程示意图；
图4A为本申请实施例提供的三维存储器的形成方法一个可选的实现流程示意图；
图4B为本申请实施例提供的用氢气等离子体处理氮化钛薄膜的结构示意图；
图4C为本申请实施例提供的采用氢气等离子体处理后的TiN薄膜和基准TiN薄膜的电阻率的对比图；
图4D为本申请实施例提供的采用氢气等离子体处理后的100A的TiN薄膜与基准100A的TiN薄膜的X射线光电子能谱对比图；
图4E为本申请实施例提供的采用氢气等离子体处理后的100A的TiN薄膜与基准100A的TiN薄膜的二次离子质谱对比图；
图4F为本申请实施例提供的形成三维存储器的流程示意图；
图5为本申请实施例提供的氮化钛粘合层的形成方法的一个可选的实现流程示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对发明的具体技术方案做进一步详细描述。以下实施例用于说明本申请，但不用来限制本申请的范围。
在后续的描述中，使用用于表示元件的诸如“模块”或“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”或“单元”可以混合地使用。
如图1所示，为相关技术中形成三维存储器的工艺流程图，可以看出，相关技术中，在孔道结构中沉积形成TiN粘合层101后，直接进行金属层102(例如，金属W)的沉积过程，其中，在沉积金属层102之前，先形成金属核1021。本申请人经过研究发现，通过TiCl4与NH3在ALD工艺条件下反应制备的TiN薄膜，TiCl4引入的氯离子会残留于TiN薄膜中，由此显著增加了TiN薄膜的电阻率，影响三维存储器的存储性能。
基于上述问题，本申请实施例提供一种三维存储器的形成方法，能够显著地降低TiN薄膜的电阻率，使得三维存储器的性能大大提升。
实施例一
图2A为本申请实施例提供的三维存储器的形成方法的一个可选的实现流程示意图，如图2A所示，所述方法包括以下步骤：
步骤S201、在待处理的叠层结构中形成孔道结构。
如图2B所示，为本申请实施例提供的待处理的叠层结构的结构示意图，所述待处理的叠层结构是通过在衬底212上形成N个交替堆叠的介质层213和牺牲层的循环堆叠结构；所述待处理的叠层结构包括：阵列存储区21和外围电路区20，其中，所述阵列存储区21包括：存储核心区210和台阶区211。
所述孔道结构是对所述待处理的叠层结构进行刻蚀处理形成的孔结构，所述孔道结构包括位于所述外围电路区20中的接触孔201、位于所述台阶区211中的接触孔214和位于所述核心区210中的连接孔215，其中，连接孔215为去除牺牲层后形成的孔。
步骤S202、采用原子层沉积工艺，充入反应前驱体，在所述孔道结构中形成掺杂有氯离子的氮化钛粘合层。
这里，所述氮化钛粘合层具有第一电阻率。
原子层沉积工艺是通过将气相前驱体脉冲交替地通入反应器并在沉积基体上化学吸附并反应而形成沉积膜的一种方法。本申请实施例中，以氯化钛(TiCl4)和氨气(NH3)为反应前驱体，使得TiCl4和NH3在孔道结构的表面吸附并发生置换反应，形成掺杂有氯离子的氮化钛(TiN)粘合层。图2C为本申请实施例提供的在孔道结构的表面形成TiN粘结层的结构示意图，如图2C所示，在核心区210的连接孔215中形成了TiN粘结层2151。
本申请人经研究发现，由于反应前驱体包含氯化钛，从而会引入较多的氯离子杂质，氯离子的存在导致氮化钛粘合层的电阻率增大。如图2D所示，为本申请实施例提供的氯离子的含量和氮化钛薄膜电阻率的关系图，从图2D中可以看出，氯离子的含量与氮化钛薄膜的电阻率基本呈正比例关系，随着氯离子的含量的增加，氮化钛薄膜的电阻率不断增加，在氯离子的含量大于3％以后，电阻率增加的更快。
步骤S203、采用预设气体的等离子体以预设的处理参数处理所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层。
如图2E所示，为本申请实施例提供的形成处理后的TiN粘结层的结构示意图，通过预设气体的等离子体中的活性离子与氮化钛粘合层2151中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层2151'。
所述预设气体可以是任何能够与氮化钛粘合层中的氯离子发生反应，并可轻易去除反应生成物的气体，例如，氢气。本申请实施例中，去除所述氮化钛粘合层中残留的氯离子的目的是，降低TiN粘合层的电阻率，提高TiN粘合层的电导率。
所述预设处理参数包括但不限于以下至少之一：预设压力、预设时间、预设温度等，且在所述预设处理参数下处理氮化钛粘合层时，不会影响氮化钛粘合层的厚度或其它性质。
所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
步骤S204、在所述处理后的氮化钛粘合层表面沉积金属层，以形成所述三维存储器。
这里，所述金属层可以是金属钨或金属铜，本申请实施例中，可以通过物理气相沉积、化学气相沉积或者原子层沉积的方式，在所述处理后的氮化钛粘合层的表面沉积金属层。如图2F所示，为本申请实施例提供的沉积金属层的结构示意图，这里，在处理后的氮化钛粘合层2151'的表面形成了金属层2152。
本申请实施例中，所述氮化钛粘合层和所述处理后的氮化钛粘合层用于使得金属层与孔道结构之间的结合力更强。
本申请实施例提供的三维存储器的形成方法，由于在孔道结构中通过ALD工艺形成氮化钛粘合层后，通过预设气体的等离子体以预设处理参数处理氮化钛粘合层，使得预设气体的等离子体与氮化钛粘合层中的氯离子发生反应，以去除氮化钛粘合层中的氯离子，得到处理后的氮化钛粘合层，并在处理后的氮化钛粘合层表面沉积金属层，形成三维存储器，如此，通过去除氮化钛粘合层中的氯离子，以降低氮化钛粘合层的电阻率，进而使得形成的TiN/金属层结构的电阻率大大降低，提升了三维存储器的性能。
实施例二
图3为本申请实施例提供的三维存储器的形成方法的一个可选的实现流程示意图，如图3所示，所述方法包括以下步骤：
步骤S301、在待处理的叠层结构中形成孔道结构。
本申请实施例中，所述待处理的堆叠结构包括：外围电路区和阵列存储区；所述孔道结构包括：接触孔和/或连接孔；所述在待处理的叠层结构中形成孔道结构，包括以下两个步骤：
步骤S3011、采用第一预设刻蚀工艺，对所述外围电路区进行刻蚀，形成所述外围电路区的接触孔。
所述第一预设的刻蚀工艺可以是湿法刻蚀工艺或者等离子体刻蚀工艺。
步骤S3012、采用第二预设刻蚀工艺，对所述阵列存储区进行刻蚀，形成位于所述阵列存储区的接触孔和/或连接孔。
所述第二预设的刻蚀工艺也可以是湿法刻蚀工艺或者等离子体刻蚀工艺。
本申请实施例中，所述阵列存储区包括：核心存储区或者台阶区，通过对所述核心存储区的刻蚀形成连接孔，并且通过对所述台阶区的刻蚀形成接触孔。这里，所述第一预设刻蚀工艺与所述第二预设刻蚀工艺相同或不同。
步骤S302、采用原子层沉积工艺，充入氯化钛和氨气作为反应前驱体，在所述接触孔和/或所述连接孔中形成氮化钛粘合层。
其中，所述氮化钛粘合层具有第一电阻率。
步骤S303、采用氢气等离子体以预设压力和/或预设时间处理所述氮化钛粘合层，使得所述氢气等离子体中的氢离子与所述氮化钛粘合层中的氯离子发生化合反应，生成氯化氢气体。
这里，所述氢气等离子体中包含气状的氢正离子和氢负离子，所述氢正离子与所述氮化钛粘合层中的氯离子发生化合反应，生成氯化氢(HCl)气体。
在一些实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括以下步骤：
步骤S10、将预设体积的氢气输入至等离子喷枪，在所述等离子喷枪中的高频电压的作用下，所述氢气被电离形成所述氢气等离子体。
这里，通过所述等离子喷枪中的高频电压生成模块产生高频电压，以使得等离子喷枪中的预设体积的氢气被电离，生成氢气等离子体。
步骤S11、通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
在其他实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括以下步骤：
步骤S20、将预设体积的氢气输入至等离子喷枪，通过所述等离子喷枪的加热模块将所述氢气加热至氢气电离温度，使得所述氢气在所述氢气电离温度下被电离形成所述氢气等离子体。
这里，氢气电离温度可以是5000K，或者大于5000K的温度，在所述氢气电离温度下，氢气可以被电离为氢气等离子体。
步骤S21、通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
本申请实施例中，在所述预设压力和/或所述预设温度下，所述处理后的氮化钛粘合层的第一厚度，与处理之前的所述氮化钛粘合层的第二厚度之间的差值小于阈值。也就是说，在所述预设压力和/或所述预设温度处理下处理氮化钛粘合层时，不会对氮化钛粘合层的厚度或其它性质造成负面影响，这里，所述阈值可以是0。
步骤S304、去除所述氯化氢气体，以去除所述氯离子，得到所述处理后的氮化粘合层。
本申请实施例中，通过抽真空的方式去除所述氯化氢气体，以实现去除所述氮化粘合层中的氯离子，得到处理的后碳化钛粘合层，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
在一些实施例中，所述第二电阻率小于或等于180μΩ·cm。
步骤S305、在预设的气体压力或气体温度下，在所述处理后的氮化钛粘合层表面沉积金属钨，以形成所述三维存储器。
本申请实施例中，以氢气和六氟化钨为反应前驱体，在预设的气体压力或气体温度下，通过化学气相沉积、物理气相沉积或原子层沉积的方式在处理后的氮化钛粘合层的表面沉积金属钨。
这里，预设的气体压力可以是10至25托耳，预设的气体温度可以为260至400℃，在其他实施例中，还可以通过控制氢气和六氟化钨的流量来控制金属层沉积过程。
本申请实施例中，所述氮化钛粘合层和所述处理后的氮化钛粘合层用于使得金属钨与接触孔或者连接孔之间的结合力更强。
本申请实施例提供的三维存储器的形成方法，由于在接触孔或者连接孔中通过ALD工艺形成氮化钛粘合层后，通过氢气等离子体以预设压力和/或预设时间处理氮化钛粘合层，使得氢气等离子体与氮化钛粘合层中的氯离子发生反应，生成氯化氢气体，以去除氮化钛粘合层中的氯离子，得到处理后的氮化钛粘合层，并在处理后的氮化钛粘合层表面沉积金属层，形成三维存储器，如此，通过去除氮化钛粘合层中的氯离子，以降低氮化钛粘合层的电阻率，进而使得形成的TiN/金属层结构的电阻率大大降低，提升了三维存储器的性能。
实施例三
图4A为本申请实施例提供的三维存储器的形成方法一个可选的实现流程示意图，如图4A所示，所述方法包括以下步骤：
步骤S401、在待处理的叠层结构中形成孔道结构。
所述孔道结构是对所述待处理的叠层结构进行刻蚀处理形成的多孔结构，所述孔道结构包括位于所述外围电路区中的接触孔、位于所述台阶区中的接触孔和位于所述核心区中的连接孔。
步骤S402、在孔道结构中形成氮化钛粘合层。
本申请实施例中，采用原子层沉积工艺，以TiCl4与NH3为反应前驱体，在所述孔道结构的表面形成氮化钛粘合层。由于反应前驱体包含氯化钛，从而会引入较多的氯离子杂质，氯离子的存在导致氮化钛粘合层的电阻率增大。
步骤S403、采用氢气等离子体处理所述氮化钛粘合层，形成处理后的氮化钛粘合层。
本申请实施例中，通过氢气等离子体轰击TiN薄膜(对应上述实施例中的“采用预设气体的等离子体处理氮化钛粘合”)，使得氢气等离子体中的氢正离子与氮化钛粘合层中残留的氯离子反应生成HCl气体，并将生成的HCl气体抽真空排出，从而可以去除所述氮化钛粘合层中残留的氯离子，得到到电阻率较低TiN薄膜作为W的粘合层。
如图4B所示，为本申请实施例提供的采用氢气等离子体处理氮化钛薄膜的结构示意图，可以看出，采用氢气等离子体401处理TiN薄膜402之前，TiN薄膜中的氯离子含量较高，采用氢气等离子体401处理TiN薄膜402之后，氢气等离子体401中的氢正离子与TiN薄膜中的氯离子反应生成氯化氢气体，并排出，使得处理后的TiN薄膜403中的氯离子含量明显降低，进而使得处理后的TiN薄膜403的电阻率也明显降低。
如图4C所示，为本申请实施例提供的采用氢气等离子体处理后的TiN薄膜和基准TiN薄膜的电阻率的对比图，可以看出，采用氢气等离子体处理后的氮化钛薄膜的电阻率小于180μΩ·cm，基准TiN薄膜(即未经过氢气等离子体处理的TiN薄膜)的电阻率大于200μΩ·cm，通过氢气等离子体处理后的氮化钛薄膜的电阻率降低了约10％。
如图4D所示，为本申请实施例提供的采用氢气等离子体处理后的100A的TiN薄膜与基准100A的TiN薄膜的X射线光电子能谱对比图，在进行X射线光电子能谱测试之前，首先，通过离子轰击来减薄采用氢气等离子体处理后的100A的TiN薄膜和基准100A的TiN薄膜，然后，采用X射线光电子能谱测试采用氢气等离子体处理后的100A的TiN薄膜和基准100A的TiN薄膜，从表面起不同深度处的氯离子含量，图4D中溅射时间与减薄深度正相关，从图4D中可以看出，随着溅射时间的延长，减薄深度增大，且在相同的减薄深度下，通过氢气等离子体处理后的TiN薄膜中的氯离子含量低于基准TiN薄膜(即未经过等离子体处理的TiN薄膜)。
如图4E所示，为本申请实施例提供的采用氢气等离子体处理后的100A的TiN薄膜与基准100A的TiN薄膜的二次离子质谱对比图，可以看出，通过氢气等离子体处理后的TiN薄膜中的钛离子的信号强度和氮离子的信号强度，与基准TiN薄膜中钛离子的信号强度和氮离子的信号强度基本一致；而通过氢气等离子体处理后的TiN薄膜中的氯离子的信号强度，远小于基准TiN薄膜中氯离子的信号强度，在0至2.5nm的TiN薄膜深度范围内，区别比较明显。这里，离子信号强度越小，表面离子含量越低，也就是说，通过氢气等离子体处理后的TiN薄膜中氯离子浓度大大降低，尤其是TiN薄膜表面部分的氯离子浓度；图4E中的二次离子质谱的分析结果与图4D中的X射线光电子能谱分析结果相对应，二次离子质谱的精度更高。
步骤S404、在所述处理后的氮化钛粘合层上沉积金属钨，以形成所述三维存储器。
如图4F所示，为本申请实施例提供的形成三维存储器的流程示意图，本申请实施例提供的形成三维存储器的工艺流程与相关技术中提供的形成三维存储器的工艺流程相比，采用氢气等离子体405对氮化钛粘合层404进行了处理，得到处理后的氮化钛粘合层404'，以改善ALD工艺制备的TiN薄膜的电阻率高的问题。这里，可以通过化学气相沉积、物理气相沉积更或者原子层沉积的方式在所述处理后的粘结层的表面404'先沉积金属钨核4061，再沉积金属钨406，以形成所述三维存储器。
本申请实施例中，在以TiCl4与NH3为反应前驱体，通过ALD工艺生成TiN薄膜的基础上，通过氢气等离子体处理TiN薄膜，使得TiN薄膜表面氯离子含量明显降低，从而提升了TiN薄膜的导电性，进而使得TiN/W结构的电阻率下降，提升了三维存储器的性能。
本申请实施例中，采用氢气等离子体中的活性氢离子轰击TiN薄膜，与TiN薄膜中残余的氯离子反应，生成HCl气体，并抽真空排出，从而降低了TiN薄膜的电阻率。
本申请实施例提供的三维存储器的形成方法，由于在接触孔或者连接孔中通过ALD工艺形成氮化钛粘合层后，通过氢气等离子体轰击氮化钛粘合层，使得氢气等离子体与氮化钛粘合层中的氯离子发生反应，生成氯化氢气体，以去除氮化钛粘合层中的氯离子，得到处理后的氮化钛粘合层，并在处理后的氮化钛粘合层表面沉积金属层，形成三维存储器，如此，通过去除氮化钛粘合层中的氯离子，以降低氮化钛粘合层的电阻率，进而使得形成的TiN/金属层结构的电阻率大大降低，提升了三维存储器的性能。
实施例四
图5为本申请实施例提供的氮化钛粘合层的形成方法的一个可选的实现流程示意图，如图5所示，所述方法包括以下步骤：
步骤S501、采用原子层沉积工艺，充入反应前驱体，在待处理的叠层结构的孔道结构中形成掺杂有氯离子的氮化钛粘合层。
这里，所述掺杂有氯离子的氮化钛粘合层具有第一电阻率。所述孔道结构包括位于阵列存储区的连接孔或接触孔，或者，所述孔道结构包括位于外围电路区的接触孔，这里，可以通过以下方式形成所述孔道结构：
步骤S5011、采用第一预设刻蚀工艺，对所述外围电路区进行刻蚀，形成位于所述外围电路区的接触孔；
步骤S5012、采用第二预设刻蚀工艺，对所述阵列存储区进行刻蚀，形成位于所述阵列存储区的接触孔和/或连接孔。
其中，所述第一预设刻蚀工艺与所述第二预设刻蚀工艺相同或不同。
本申请实施例中，以氯化钛和氨气为反应前驱体，使得TiCl4和NH3在连接孔或接触孔的表面吸附并发生置换反应，以形成氮化钛粘合层。
步骤S502、采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设等离子体与所述氮化钛粘合层中的氯离子发生反应，去除所述氯离子，以得到处理后的氮化钛粘合层。
其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
在一些实施例中，所述第二电阻率可以是180μΩ·cm，所述第一电阻率可以是200μΩ·cm。所述预设气体可以是任何能够与氮化钛粘合层中的氯离子发生反应，并可轻易去除反应生成物的气体，例如，氢气。
本申请实施例中，预设处理参数包括但不限于以下至少之一：预设压力、预设时间、预设温度等。在所述预设处理参数下，处理后的氮化钛粘合层的第一厚度，与处理之前的氮化钛粘合层的第二厚度之间的差值小于阈值。也就是说，在所述预设处理参数下处理氮化钛粘合层时，不会对氮化钛粘合层的厚度或其它性质造成负面影响。
本申请实施例中，所述预设气体包括氢气；对应地，所述预设气体的等离子体包括氢气等离子体；所述预设处理参数至少包括预设压力和/或预设时间；所述采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设等离子体与所述氮化钛粘合层中的氯离子发生反应，去除所述氯离子，以得到处理后的氮化钛粘合层，包括以下步骤：
步骤S5021、采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，使得所述氢气等离子体中的氢离子与所述氮化钛粘合层中的氯离子发生化合反应，生成氯化氢气体。
在一些实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
步骤S30、将预设体积的氢气输入至等离子喷枪，在所述等离子喷枪中的高频电压的作用下，所述氢气被电离形成所述氢气等离子体。
步骤S31、通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
在其它实施例中，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
步骤S40、将预设体积的氢气输入至等离子喷枪，通过所述等离子喷枪的加热模块将所述氢气加热至氢气电离温度，使得所述氢气在所述氢气电离温度下被电离形成所述氢气等离子体。
步骤S41、通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
步骤S5022、去除所述氯化氢气体，以去除所述氯离子，得到所述处理后的氮化粘合层。
本申请实施例中，可以通过抽真空的方式去除氯化氢气体，以实现去除氮化粘合层中的氯离子，这里，去除所述氮化钛粘合层中残留的氯离子的目的是：降低TiN粘合层的电阻率，提高TiN粘合层的电导率。
本申请实施例提供的形成氮化钛粘合层方法，与上述实施例中的三维存储器的形成方法中形成处理后的氮化钛粘合层的方法类似，对于本申请实施例中未详尽披露的技术细节，请参照上述实施例进行理解。
本申请实施例提供的粘合层的形成方法，采用原子层沉积工艺，以氯化钛和氨气为反应前驱体，在孔道结构中形成氮化钛粘合层，并采用预设气体的等离子体轰击氮化钛粘合层，使得预设气体的等离子体与氮化钛粘合层中的氯离子发生反应，以去除氯离子，得到处理后的氮化钛粘合层，如此，通过去除氮化钛粘合层中的氯离子，可以制得具有较低电阻率的氮化钛粘合层。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理模块中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
本申请所提供的几个产品实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的产品实施例。
本申请所提供的几个方法或设备实施例中所揭露的特征，在不冲突的情况下可以任意组合，得到新的方法实施例或设备实施例。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种三维存储器的形成方法，其特征在于，所述方法包括：
在待处理的叠层结构中形成孔道结构；
采用原子层沉积工艺，充入反应前驱体，在所述孔道结构中形成掺杂有氯离子的氮化钛粘合层，其中，所述氮化钛粘合层具有第一电阻率；
采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层，其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率；
在所述处理后的氮化钛粘合层表面沉积金属层，以形成所述三维存储器。
2.根据权利要求1所述的方法，其特征在于，所述预设气体包括氢气；对应地，所述预设气体的等离子体包括氢气等离子体；所述预设处理参数至少包括预设压力和/或预设时间；
所述采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设气体的等离子体与所述氮化钛粘合层中的氯离子发生反应，以去除所述氯离子，得到处理后的氮化钛粘合层，包括：
采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，使得所述氢气等离子体中的氢离子与所述氮化钛粘合层中的氯离子发生化合反应，生成氯化氢气体；
去除所述氯化氢气体，以去除所述氯离子，得到所述处理后的氮化粘合层。
3.根据权利要求2所述的方法，其特征在于，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
将预设体积的氢气输入至等离子喷枪，在所述等离子喷枪中的高频电压的作用下，所述氢气被电离形成所述氢气等离子体；
通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
4.根据权利要求2所述的方法，其特征在于，所述采用氢气等离子体以所述预设压力和/或所述预设时间处理所述氮化钛粘合层，包括：
将预设体积的氢气输入至等离子喷枪，通过所述等离子喷枪的加热模块将所述氢气加热至氢气电离温度，使得所述氢气在所述氢气电离温度下被电离形成所述氢气等离子体；
通过所述等离子喷枪的喷头，将所述氢气等离子体以所述预设压力和/或所述预设时间喷射至所述氮化钛粘合层的表面，以实现处理所述氮化钛粘合层。
5.根据权利要求2所述的方法，其特征在于，在所述预设压力和/或所述预设温度下，所述处理后的氮化钛粘合层的第一厚度，与处理之前的所述氮化钛粘合层的第二厚度之间的差值小于阈值。
6.根据权利要求1所述的方法，其特征在于，所述第二电阻率小于或等于180μΩ·cm。
7.根据权利要求1所述的方法，其特征在于，所述孔道结构包括：接触孔和/或连接孔；所述待处理的堆叠结构包括：外围电路区和阵列存储区；
所述在待处理的叠层结构中形成孔道结构，包括：
采用第一预设刻蚀工艺，对所述外围电路区进行刻蚀，形成位于所述外围电路区的接触孔；
采用第二预设刻蚀工艺，对所述阵列存储区进行刻蚀，形成位于所述阵列存储区的接触孔和/或连接孔。
8.根据权利要求1所述的方法，其特征在于，所述金属层至少包括：金属钨。
9.根据权利要求1所述的方法，其特征在于，所述反应前驱体至少包括：氯化钛和氨气。
10.一种氮化钛粘合层的形成方法，其特征在于，所述方法包括：
采用原子层沉积工艺，充入反应前驱体，在待处理的叠层结构的孔道结构中形成掺杂有氯离子的氮化钛粘合层，其中，所述氮化钛粘合层具有第一电阻率；
采用预设气体的等离子体以预设处理参数处理所述氮化钛粘合层，使得所述预设等离子体与所述氮化钛粘合层中的氯离子发生反应，去除所述氯离子，以得到处理后的氮化钛粘合层；
其中，所述处理后的氮化钛粘合层具有第二电阻率，且所述第二电阻率小于所述第一电阻率。
CN202011346030.XA 2020-11-25 2020-11-25 三维存储器及氮化钛粘合层的形成方法 Pending CN112466875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011346030.XA CN112466875A (zh) 2020-11-25 2020-11-25 三维存储器及氮化钛粘合层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011346030.XA CN112466875A (zh) 2020-11-25 2020-11-25 三维存储器及氮化钛粘合层的形成方法

Publications (1)

Publication Number Publication Date
CN112466875A true CN112466875A (zh) 2021-03-09

Family

ID=74809679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011346030.XA Pending CN112466875A (zh) 2020-11-25 2020-11-25 三维存储器及氮化钛粘合层的形成方法

Country Status (1)

Country Link
CN (1) CN112466875A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115323351A (zh) * 2021-05-10 2022-11-11 东京毅力科创株式会社 氮化钛膜的成膜方法和氮化钛膜的成膜装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538835A (zh) * 2018-05-16 2018-09-14 睿力集成电路有限公司 电容器阵列结构及其制备方法
CN111180320A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 栅极的制造方法及其结构与半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538835A (zh) * 2018-05-16 2018-09-14 睿力集成电路有限公司 电容器阵列结构及其制备方法
CN111180320A (zh) * 2020-01-02 2020-05-19 长江存储科技有限责任公司 栅极的制造方法及其结构与半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115323351A (zh) * 2021-05-10 2022-11-11 东京毅力科创株式会社 氮化钛膜的成膜方法和氮化钛膜的成膜装置

Similar Documents

Publication Publication Date Title
US10049891B1 (en) Selective in situ cobalt residue removal
US10770346B2 (en) Selective cobalt removal for bottom up gapfill
CN112135925B (zh) 成膜装置和成膜方法
KR20240060754A (ko) 개선된 게르마늄 식각 시스템들 및 방법들
US8637410B2 (en) Method for metal deposition using hydrogen plasma
KR100462097B1 (ko) 질화티탄막의 형성 방법 및 당해 방법으로 제조된 생성물
US7846835B2 (en) Contact barrier layer deposition process
US20140199561A1 (en) Coated article and method for manufacturing same
US7648873B2 (en) Methods of forming capacitors
US11062921B1 (en) Systems and methods for aluminum-containing film removal
US8420545B2 (en) Plasma etching method and plasma etching apparatus for preparing high-aspect-ratio structures
CN112466875A (zh) 三维存储器及氮化钛粘合层的形成方法
KR20150075363A (ko) Ｔｉ막의 성막 방법
CN107731845B (zh) 一种利用离子注入增大阶梯区域接触窗口的方法
US10026622B2 (en) Method for manufacturing semiconductor device
JP2015507352A (ja) 無電解銅蒸着
US20220351979A1 (en) Systems and methods for selective metal compound removal
US20220301887A1 (en) Ruthenium etching process
US9269584B2 (en) N-metal film deposition with initiation layer
US10256112B1 (en) Selective tungsten removal
US8691709B2 (en) Method of forming metal carbide barrier layers for fluorocarbon films
US7045445B2 (en) Method for fabricating semiconductor device by using PECYCLE-CVD process
US11827981B2 (en) Method of depositing material on stepped structure
US20210388497A1 (en) Thin layer deposition with plasma pulsing
KR20180061472A (ko) 플라즈마 원자층 증착법을 이용한 박막 증착 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210309

RJ01 Rejection of invention patent application after publication