CN112466258A - 基于fpga的任意画面组件生成方法 - Google Patents
基于fpga的任意画面组件生成方法 Download PDFInfo
- Publication number
- CN112466258A CN112466258A CN202011412338.XA CN202011412338A CN112466258A CN 112466258 A CN112466258 A CN 112466258A CN 202011412338 A CN202011412338 A CN 202011412338A CN 112466258 A CN112466258 A CN 112466258A
- Authority
- CN
- China
- Prior art keywords
- information range
- pixel points
- current picture
- picture information
- fpga
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 239000003086 colorant Substances 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000007405 data analysis Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Image Processing (AREA)
Abstract
本发明公开一种基于FPGA的任意画面组件生成方法，其中，包括以下步骤：步骤S1、根据当前画面信息，配置图像信号发生器内的配色表，所述配色表的各索引分别由第一数字和第二数字有序排列形成的数字组合所构成，所述第一数字为所述当前画面信息范围内任一行像素点的行序号，所述第二数字为所述当前画面信息范围内任一列像素点的列序号；步骤S2、对所述当前画面信息范围内的像素点进行扫描，获取扫描到的像素点的水平坐标值和垂直坐标值，基于所述水平坐标值和垂直坐标值构成的数字组合查找所述配色表，将该像素点的颜色值设置为查找所获的颜色值。本发明技术方案能基于用户调整的参数配置，生成任意画面图像。
Description
技术领域
本发明涉及液晶模组测试技术领域，特别涉及一种基于FPGA的任意画面组件生成方法。
背景技术
随着家庭影院的日趋流行，大屏幕、高分辨率的液晶显示器逐渐成为主流，在液晶显示器产生过程中，需要通过画面信号发生器进行检测。
传统的画面信号发生器以bmp图像作为图像源，在检测大屏幕和高分辨率液晶显示器时，对应的bmp图像数据量很大，对信号发生器硬件要求很高，造成检测过程中画面不流畅的现象。在不增加硬件成本的前提下，业内出现了用FPGA（基于FPGA产生画面数据的硬件结构如图1所示，包括人机交互模块、数据解析模块、图像信号发生器、同步动态随机存储器、同步动态随机存储控制器和图像输出编码模块，其中，数据解析模块、图像信号发生器、同步动态随机存储器、同步动态随机存储控制器和图像输出编码模块均为FPGA内部的组件）产生画面数据，即逻辑画面来代替部分bmp图像的方案，但仅限于产生如水平渐变图像、矩形边框图像和矩形填充图像等一种逻辑画面，灵活性较差，无法满足生成任意检测画面的需求。
发明内容
本发明的主要目的是提出一种基于FPGA的任意画面组件生成方法，旨在解决现有技术中无法利用FPGA生成任意画面图像的技术问题。
为实现上述目的，本发明提出的基于FPGA的任意画面组件生成方法，包括以下步骤：
步骤S1、根据当前画面信息，配置图像信号发生器内的配色表，所述配色表的各索引分别由第一数字和第二数字有序排列形成的数字组合所构成，所述第一数字为所述当前画面信息范围内任一行像素点的行序号，所述第二数字为所述当前画面信息范围内任一列像素点的列序号；
步骤S2、对所述当前画面信息范围内的像素点进行扫描，获取扫描到的像素点的水平坐标值和垂直坐标值，基于所述水平坐标值和垂直坐标值构成的数字组合查找所述配色表，将该像素点的颜色值设置为查找所获的颜色值。
可选地，在所述步骤S1中，配置图像信号发生器内的配色表具体包括：
步骤S11、输入第一数字；
步骤S12、输入第二数字；
步骤S13、输入第一数字和第二数字的有序组合所对应的颜色值。
步骤S14、循环以上步骤，直至所述第一数字取尽所述当前画面信息范围内任一行像素点的行序号、及所述第二数字取尽所述当前画面信息范围内任一列像素点的列序号。
可选地，所述当前画面信息范围内共计H行像素点，在所述步骤S1中，依次选择数字0至H作为第一数字输入。
可选地，所述当前画面信息范围内共计L列像素点，在所述步骤S1中，依次选择数字0至L作为第二数字输入。
可选地，步骤S3、采用步骤S2的方法将所述当前画面信息范围内每个像素点赋予相应的颜色值后即形成了所述任意画面组件。
可选地，在所述步骤S3中，在所述当前画面信息范围内每个像素点进行扫描的顺序为从所述当前画面信息范围的左侧到右侧，在从所述当前画面信息范围的上端到下端。
本发明技术方案通过预先在图像信号发生器内配置配色表，该配色表内的颜色涵盖当前画面信息的所有颜色，其限定有由两个数字组成的不同数字组合与各颜色的一一对应关系，再通过在扫描时将像素点的坐标值等同为以上数字组合，即作为查询配色表的索引，即可有效设置画面内所有像素点的颜色，换言之，只要合理设置配色表内颜色与数字组合的对应关系，即可实现任意画面图像的呈现。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明基于FPGA的任意画面组件生成方法的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，若本发明实施例中有涉及方向性指示（诸如上、下、左、右、前、后……），则该方向性指示仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种基于FPGA的任意画面组件生成方法。
在本发明实施例中，如图1所示，该基于FPGA的任意画面组件生成方法包括以下步骤：
步骤S1、根据当前画面信息，配置图像信号发生器内的配色表，所述配色表的各索引分别由第一数字和第二数字有序排列形成的数字组合所构成，所述第一数字为所述当前画面信息范围内任一行像素点的行序号，所述第二数字为所述当前画面信息范围内任一列像素点的列序号；
步骤S2、对所述当前画面信息范围内的像素点进行扫描，获取扫描到的像素点的水平坐标值和垂直坐标值，基于所述水平坐标值和垂直坐标值构成的数字组合查找所述配色表，将该像素点的颜色值设置为查找所获的颜色值。
可以理解，如此设置，将像素点的坐标数值转换为查找当前像素点颜色值的索引，以赋予各个像素点以对应图像信息的颜色。例如但不限于，对于第一行第一列的像素点，根据当前画面信息，获知该位置处应显示白色，则在配色表内将其数字组合（0,0）对应的颜色值设置为白色值。
本发明技术方案通过预先在图像信号发生器内配置配色表，该配色表内的颜色涵盖当前画面信息的所有颜色，其限定有由两个数字组成的不同数字组合与各颜色的一一对应关系，再通过在扫描时将像素点的坐标值等同为以上数字组合，即作为查询配色表的索引，即可有效设置画面内所有像素点的颜色，换言之，只要合理设置配色表内颜色与数字组合的对应关系，即可实现任意画面图像的呈现。
可选地，在所述步骤S1中，配置图像信号发生器内的配色表具体包括：
步骤S11、输入第一数字；
步骤S12、输入第二数字；
步骤S13、输入第一数字和第二数字的有序组合所对应的颜色值。
步骤S14、循环以上步骤，直至所述第一数字取尽所述当前画面信息范围内任一行像素点的行序号、及所述第二数字取尽所述当前画面信息范围内任一列像素点的列序号。
可以理解，如此设置，即可依次快速地完成对整个画面内所有像素点的颜色赋值。需要说明的是，本设计不限于此，于其他实施例中，还可具体通过其他方式实现对图像信号发生器内的配色表的配置。
可选地，所述当前画面信息范围内共计H行像素点，在所述步骤S1中，依次选择数字0至H作为第一数字输入。可以理解，如此设置，能够有效避免对画面内像素点的遗漏。本实施例中，所述当前画面信息范围内共计L列像素点，同样地，在所述步骤S1中，依次选择数字0至L作为第二数字输入。如此设置，也能够有效避免对画面内像素点的遗漏。需要说明的是，本设计不限于此，于其他实施例中，在步骤S1中，还可具体采用其他次序完成所有第一数字和第二数字的输入。
可选地，基于FPGA的任意画面组件生成方法还包括：步骤S3、采用步骤S2的方法将所述当前画面信息范围内每个像素点赋予相应的颜色值后即形成了所述任意画面组件。
可选地，在所述步骤S3中，在所述当前画面信息范围内每个像素点进行扫描的顺序为从所述当前画面信息范围的左侧到右侧，在从所述当前画面信息范围的上端到下端。可以理解，采用由左至右、由上至下的扫描方式是本领域的常规设置，如此，有利于迎合用户的习惯以及降低整体设计成本。
以上所述仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。
Claims (6)
1.一种基于FPGA的任意画面组件生成方法，其特征在于，包括以下步骤：
步骤S1、根据当前画面信息，配置图像信号发生器内的配色表，所述配色表的各索引分别由第一数字和第二数字有序排列形成的数字组合所构成，所述第一数字为所述当前画面信息范围内任一行像素点的行序号，所述第二数字为所述当前画面信息范围内任一列像素点的列序号；
步骤S2、对所述当前画面信息范围内的像素点进行扫描，获取扫描到的像素点的水平坐标值和垂直坐标值，基于所述水平坐标值和垂直坐标值构成的数字组合查找所述配色表，将该像素点的颜色值设置为查找所获的颜色值。
2.如权利要求1所述的基于FPGA的任意画面组件生成方法，其特征在于，在所述步骤S1中，配置图像信号发生器内的配色表具体包括：
步骤S11、输入第一数字；
步骤S12、输入第二数字；
步骤S13、输入第一数字和第二数字的有序组合所对应的颜色值；
步骤S14、循环以上步骤，直至所述第一数字取尽所述当前画面信息范围内任一行像素点的行序号、及所述第二数字取尽所述当前画面信息范围内任一列像素点的列序号。
3.如权利要求2所述的基于FPGA的任意画面组件生成方法，其特征在于，所述当前画面信息范围内共计H行像素点，在所述步骤S1中，依次选择数字0至H作为第一数字输入。
4.如权利要求2所述的基于FPGA的任意画面组件生成方法，其特征在于，所述当前画面信息范围内共计L列像素点，在所述步骤S1中，依次选择数字0至L作为第二数字输入。
5.如权利要求1所述的基于FPGA的任意画面组件生成方法，其特征在于，还包括：
步骤S3、采用步骤S2的方法将所述当前画面信息范围内每个像素点赋予相应的颜色值后即形成了所述任意画面组件。
6.如权利要求5所述的基于FPGA的任意画面组件生成方法，其特征在于，在所述步骤S3中，在所述当前画面信息范围内每个像素点进行扫描的顺序为从所述当前画面信息范围的左侧到右侧，在从所述当前画面信息范围的上端到下端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011412338.XA CN112466258A (zh) | 2020-12-04 | 2020-12-04 | 基于fpga的任意画面组件生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011412338.XA CN112466258A (zh) | 2020-12-04 | 2020-12-04 | 基于fpga的任意画面组件生成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112466258A true CN112466258A (zh) | 2021-03-09 |
Family
ID=74805564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011412338.XA Pending CN112466258A (zh) | 2020-12-04 | 2020-12-04 | 基于fpga的任意画面组件生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112466258A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175703A1 (ja) * | 2012-05-25 | 2013-11-28 | シャープ株式会社 | 表示装置の検査方法、および表示装置の検査装置 |
| CN103970496A (zh) * | 2013-01-28 | 2014-08-06 | 元太科技工业股份有限公司 | 显示装置及显示方法 |
| CN104143303A (zh) * | 2014-07-11 | 2014-11-12 | 武汉精测电子技术股份有限公司 | 基于fpga的任意阶棋盘格画面组件生成方法 |
| US20150302789A1 (en) * | 2014-02-10 | 2015-10-22 | Synaptics Display Devices Kk | Display device, display panel driver and drive method of display panel |
-
2020
- 2020-12-04 CN CN202011412338.XA patent/CN112466258A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013175703A1 (ja) * | 2012-05-25 | 2013-11-28 | シャープ株式会社 | 表示装置の検査方法、および表示装置の検査装置 |
| CN103970496A (zh) * | 2013-01-28 | 2014-08-06 | 元太科技工业股份有限公司 | 显示装置及显示方法 |
| US20150302789A1 (en) * | 2014-02-10 | 2015-10-22 | Synaptics Display Devices Kk | Display device, display panel driver and drive method of display panel |
| CN104143303A (zh) * | 2014-07-11 | 2014-11-12 | 武汉精测电子技术股份有限公司 | 基于fpga的任意阶棋盘格画面组件生成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE69221815T2 (de) | Anzeigesteuergerät und ein ein Anzeigesteuergerät enthaltendes Anzeigegerät | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| US20080158246A1 (en) | Digital color management method and system | |
| EP0012793A2 (en) | Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method | |
| JPH04106593A (ja) | 静止画像表示装置およびそれに用いる外部記憶装置 | |
| US3624634A (en) | Color display | |
| EP0076082A2 (en) | Display processing apparatus | |
| CN103915076B (zh) | 驱动液晶显示方法、液晶显示装置和快门式3d显示方法 | |
| CN101668144B (zh) | 实现图像层在视频层上半透明效果的方法、装置和机顶盒 | |
| JPS60225190A (ja) | ラスタ表示およびベクトル表示を重畳する重畳方法および装置 | |
| JPH051952B2 (zh) | ||
| Jingcheng et al. | Implementation of Sobel Edge Detection algorithm and VGA display based on FPGA | |
| CN112466258A (zh) | 基于fpga的任意画面组件生成方法 | |
| GB2028066A (en) | Tsignal generator for a graphic console | |
| CN104143303A (zh) | 基于fpga的任意阶棋盘格画面组件生成方法 | |
| CN108133094B (zh) | 用于反熔丝的现场可编程门阵列的布局布线显示方法 | |
| JP2761540B2 (ja) | ハードウエアスクリーン上への画像表示方法および装置 | |
| US5706025A (en) | Smooth vertical motion via color palette manipulation | |
| KR20040015910A (ko) | 액정 표시 장치 | |
| JPH0146905B2 (zh) | ||
| US11921976B2 (en) | Display method, displaying device, electronic apparatus, and storage medium | |
| KR101947058B1 (ko) | 이미지 보상 방법 및 이미지 보상을 갖는 디스플레이 | |
| EP0112056A2 (en) | Colour video system using data compression and decompression | |
| CN113497964B (zh) | 一种局域控光的显示方法、存储介质及智能电视 | |
| JPS6032198B2 (ja) | 整列可能な電子背景格子発生システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210309 |