CN112463682B - 一种基于模块计算机实现多设备访问的系统和方法 - Google Patents
一种基于模块计算机实现多设备访问的系统和方法 Download PDFInfo
- Publication number
- CN112463682B CN112463682B CN202011256532.3A CN202011256532A CN112463682B CN 112463682 B CN112463682 B CN 112463682B CN 202011256532 A CN202011256532 A CN 202011256532A CN 112463682 B CN112463682 B CN 112463682B
- Authority
- CN
- China
- Prior art keywords
- operation instruction
- data operation
- hardware device
- module computer
- address range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000005540 biological transmission Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000011161 development Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bus Control (AREA)
Abstract
本发明实施例公开了一种基于模块计算机实现多设备访问的系统和方法,模块计算机通过UART总线实现与多个硬件设备的连接,为各硬件设备分配独立的地址范围;向各硬件设备传输数据操作指令。各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。每个硬件设备所对应的地址范围不同,因此数据操作指令中携带的地址信息只会与其中一个硬件设备的地址范围匹配,从而保证只有一个硬件设备执行数据操作指令所对应的操作,保证了模块计算机通过一个URAT接口与多个硬件设备的连接时,模块计算机与硬件设备之间的数据操作可以顺利执行,有效的解决了模块计算机由于UART接口数量的限制无法访问多个硬件设备的问题。
Description
技术领域
本发明涉及数据处理技术领域,特别是涉及一种基于模块计算机实现多设备访问的系统和方法。
背景技术
随着信息技术的发展,数据中心交换机整体架构越来越复杂。进入白盒交换机时代。为了减少开发成本一般将中央处理器(Central Processing Unit,CPU)做成模块,其好处是减少基本输入输出系统(Basic Input Output System,BIOS)、硬件、驱动的再次开发。
模块计算机(Compter on Module express,COMe)是交换机经常使用的模块化计算机系统,然而使用COMe会受到其连接器接口定义限制,数量有限的接口需要严格规划使用。
COMe扣板上只有两个通用异步收发传输器(Universal Asynchronous Receiver/Transmitter,UART)接口,一个UART接口固定用作console口输入输出系统信息,另一个可以做其他用途。为了提高COMe扣板获取复杂可编程逻辑器件(Complex ProgrammableLogic Device,CPLD)或者现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)内数据的速度,COMe使用一个UART接口用做COMe与CPLD或FPGA之间的数据交换接口。
但是COMe实现与CPLD或FPGA连接的UART接口只有一个,当交换板上有多个CPLD或FPGA时,UART这种点对点通信的接口就不够用了。再使用其他接口,如I2C接口会造成后续逻辑开发复杂度增加等问题。
可见,如何实现一个UART接口访问多个硬件设备,是本领域技术人员需要解决的问题。
发明内容
本发明实施例的目的是提供一种基于模块计算机实现多设备访问的系统和方法,可以实现一个UART接口访问多个硬件设备。
为解决上述技术问题,本发明实施例提供一种基于模块计算机实现多设备访问的系统,包括模块计算机和多个硬件设备;所述模块计算机通过UART总线实现与多个硬件设备的连接;
所述模块计算机,用于为各所述硬件设备分配独立的地址范围;并向各所述硬件设备传输数据操作指令;
各所述硬件设备,用于依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
可选地,多个所述硬件设备包括一个CPLD和一个FPGA;
所述CPLD与所述模块计算机的UART接口通过UART总线连接,所述CPLD通过UART总线与所述FPGA连接;
或者所述FPGA与所述模块计算机的UART接口通过UART总线连接,所述FPGA通过UART总线与所述CPLD连接;
其中,所述CPLD与所述FPGA之间执行数据透传。
可选地,所述CPLD与所述FPGA通过T形拓扑实现与所述模块计算机的UART接口的连接。
可选地,所述硬件设备具体用于接收所述模块计算机传输的数据操作指令,判断所述数据操作指令中携带的地址信息是否与自身的地址范围匹配;若所述数据操作指令中携带的地址信息与自身的地址范围匹配,则执行所述数据操作指令所对应的操作;若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身切换为非工作状态。
可选地,所述硬件设备具体用于若所述数据操作指令中携带的地址信息与自身的地址范围匹配,执行所述数据操作指令所对应的操作。
可选地,所述硬件设备具体用于若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身的UART接口输出高电平,防止其对总线造成通信影响。
可选地,所述模块计算机具体用于依据与所述模块计算机连接的硬件设备的个数以及预设的地址范围,为各所述硬件设备分配独立的地址范围。
本发明实施还提供了一种基于模块计算机实现多设备访问的方法,适用于硬件设备,模块计算机通过UART总线实现与多个硬件设备的连接;所述方法包括:
接收模块计算机传输的数据操作指令;
依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
可选地,所述依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式包括:
接收所述模块计算机传输的数据操作指令,判断所述数据操作指令中携带的地址信息是否与自身的地址范围匹配;
若所述数据操作指令中携带的地址信息与自身的地址范围匹配,则执行所述数据操作指令所对应的操作;
若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身切换为非工作状态。
本发明实施例还提供了一种基于模块计算机实现多设备访问的方法,适用于模块计算机,所述模块计算机通过UART总线实现与多个硬件设备的连接;所述方法包括:
为各所述硬件设备分配独立的地址范围;
向各所述硬件设备传输数据操作指令,以便于各所述硬件设备依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
由上述技术方案可以看出,基于模块计算机实现多设备访问的系统,包括模块计算机和多个硬件设备;模块计算机通过UART总线实现与多个硬件设备的连接;模块计算机为各硬件设备分配独立的地址范围;并向各硬件设备传输数据操作指令。各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。每个硬件设备所对应的地址范围不同,因此,数据操作指令中携带的地址信息只会与其中一个硬件设备的地址范围匹配,从而保证只有一个硬件设备执行数据操作指令所对应的操作,保证了模块计算机通过一个URAT接口与多个硬件设备的连接时,模块计算机与硬件设备之间的数据操作可以顺利执行,有效的解决了模块计算机由于UART接口数量的限制无法访问多个硬件设备的问题。
附图说明
为了更清楚地说明本发明实施例,下面将对实施例中所需要使用的附图做简单的介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种基于模块计算机实现多设备访问的系统的结构示意图;
图2a为本发明实施例提供的一种CPLD和FPGA通过串行方式实现与COMe的UART接口连接的示意图;
图2b为本发明实施例提供的一种CPLD和FPGA通过T形拓扑实现与COMe的UART接口连接的示意图;
图3为本发明实施例提供的一种适用于硬件设备的基于模块计算机实现多设备访问的方法的流程图;
图4为本发明实施例提供的一种适用于模块计算机实现多设备访问的方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护范围。
为了使本技术领域的人员更好地理解本发明方案,下面结合附图和具体实施方式对本发明作进一步的详细说明。
接下来,详细介绍本发明实施例所提供的一种基于模块计算机实现多设备访问的系统。图1为本发明实施例提供的一种基于模块计算机实现多设备访问的系统的结构示意图,包括模块计算机1和多个硬件设备2;模块计算机1通过UART总线实现与多个硬件设备2的连接。
模块计算机1,用于为各硬件设备2分配独立的地址范围;并向各硬件设备2传输数据操作指令。
各硬件设备2,用于依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。工作模式可以包括工作状态和非工作状态。工作状态下,硬件设备2和模块计算机1实现连通;非工作状态下,硬件设备2和模块计算机1不连通。
其中,数据操作指令中携带的地址信息只与一个硬件设备2的地址范围匹配,以实现只有一个硬件设备2执行数据操作指令所对应的操作。
图1中是以两个硬件设备为例的示意图,在实际应用中,硬件设备2的个数可以设置为更多个,只要保证每个硬件设备2有其独立的地址范围即可。独立的地址范围指的是硬件设备2之间的地址范围不会存在重合的地址。图1中是以硬件设备a对应地址范围n~n+m,硬件设备b对应地址范围n+m+1~n+2m+1为例,在实际应用中,各硬件设备2所对应的地址个数可以相同,也可以不同,在此不做限定。
在本发明实施例中,硬件设备的种类可以有多种,常用的硬件设备可以包括CPLD、FPGA等。
为了便于介绍,以一个CPLD和一个FPGA为例,在实际应用中,CPLD和FPGA可以通过串行的方式实现与模块计算机1的UART接口的连接,或者是通过T形拓扑实现与模块计算机1的UART接口的连接。
以串行连接为例,CPLD可以与模块计算机1的UART接口通过UART总线连接,CPLD通过UART总线与FPGA连接;或者FPGA与模块计算机1的UART接口通过UART总线连接,FPGA通过UART总线与CPLD连接;其中,CPLD与FPGA之间执行数据透传。
如图2a为本发明实施例提供的一种CPLD和FPGA通过串行方式实现与COMe的UART接口连接的示意图,图2a中CPLD可以与COMe的UART接口通过UART总线连接,CPLD通过UART总线与FPGA连接。其中,CPLD和FPGA之间采用数据透传机制,这样COMe下发的数据操作指令可以同时传输至CPLD和FPGA。
以T形拓扑为例,CPLD与FPGA可以通过T形拓扑实现与模块计算机1的UART接口的连接。
如图2b为本发明实施例提供的一种CPLD和FPGA通过T形拓扑实现与COMe的UART接口连接的示意图,图2b中CPLD和FPGA可以与COMe的UART接口通过UART总线连接,由于CPLD和FPGA具有不同的地址范围,因此在实际操作中,只有一个硬件设备与COMe处于连通状态。
在具体实现中,硬件设备2可以接收模块计算机1传输的数据操作指令,判断数据操作指令中携带的地址信息是否与自身的地址范围匹配。
若数据操作指令中携带的地址信息与自身的地址范围匹配,则说明该操作指令是属于自身所需执行的操作,此时硬件设备2可以执行数据操作指令所对应的操作。
若数据操作指令中携带的地址信息与自身的地址范围不匹配,则说明该操作指令不属于自身所需执行的操作,此时硬件设备可以将自身切换为非工作状态。
其中,数据操作指令所对应的操作,可以包含数据的读取操作和数据的写入操作等。
以COMe向CPLD写数据为例,CPLD解析地址范围是0x00~0x7F的范围,当数据操作指令中携带有写标识,并且携带的地址信息与CPLD自身的地址范围匹配时,CPLD逻辑进一步触发下一步状态机将数据写入逻辑寄存器,完成一次数据写入操作。
以COMe从CPLD中读取数据为例,CPLD先解析所需读取的地址范围和读标识,再通过逻辑状态机将对应寄存器内的数据按照固定波特率发送出去,实现COMe读CPLD数据的过程。COMe读FPGA数据的过程与COMe读CPLD数据的处理过程一致,区别是地址范围不同。
当数据操作指令中携带的地址信息与自身的地址范围不匹配,硬件设备2可以将自身的UART接口输出高电平,防止其对总线造成通信影响。
为了保证各硬件设备地址范围的独立性,在实际应用中,模块计算机1可以依据与模块计算机1连接的硬件设备2的个数以及预设的地址范围,为各硬件设备2分配独立的地址范围。
在具体实现中,模块计算机1可以按照硬件设备2的个数,将预设的地址范围划分为多个地址组,并向每一个硬件设备2分配一个地址组。
由上述技术方案可以看出,基于模块计算机实现多设备访问的系统,包括模块计算机和多个硬件设备;模块计算机通过UART总线实现与多个硬件设备的连接;模块计算机为各硬件设备分配独立的地址范围;并向各硬件设备传输数据操作指令。各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。每个硬件设备所对应的地址范围不同,因此,数据操作指令中携带的地址信息只会与其中一个硬件设备的地址范围匹配,从而保证只有一个硬件设备执行数据操作指令所对应的操作,保证了模块计算机通过一个URAT接口与多个硬件设备的连接时,模块计算机与硬件设备之间的数据操作可以顺利执行,有效的解决了模块计算机由于UART接口数量的限制无法访问多个硬件设备的问题。
图3为本发明实施例提供的一种基于模块计算机实现多设备访问的方法的流程图,适用于硬件设备,模块计算机通过UART总线实现与多个硬件设备的连接;方法包括:
S301:接收模块计算机传输的数据操作指令。
S302:依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。
其中,数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行数据操作指令所对应的操作。
可选地,依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式包括:
接收模块计算机传输的数据操作指令,判断数据操作指令中携带的地址信息是否与自身的地址范围匹配;
若数据操作指令中携带的地址信息与自身的地址范围匹配,则执行数据操作指令所对应的操作;
若数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身切换为非工作状态。
图3所对应实施例中特征的说明可以参见图1、图2a和图2b所对应实施例的相关说明,这里不再一一赘述。
由上述技术方案可以看出,基于模块计算机实现多设备访问的系统,包括模块计算机和多个硬件设备;模块计算机通过UART总线实现与多个硬件设备的连接;模块计算机为各硬件设备分配独立的地址范围;并向各硬件设备传输数据操作指令。各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。每个硬件设备所对应的地址范围不同,因此,数据操作指令中携带的地址信息只会与其中一个硬件设备的地址范围匹配,从而保证只有一个硬件设备执行数据操作指令所对应的操作,保证了模块计算机通过一个URAT接口与多个硬件设备的连接时,模块计算机与硬件设备之间的数据操作可以顺利执行,有效的解决了模块计算机由于UART接口数量的限制无法访问多个硬件设备的问题。
图4为本发明实施例提供的一种基于模块计算机实现多设备访问的方法的流程图,适用于模块计算机,模块计算机通过UART总线实现与多个硬件设备的连接;方法包括:
S401:为各硬件设备分配独立的地址范围。
S402:向各硬件设备传输数据操作指令,以便于各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。
其中,数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行数据操作指令所对应的操作。
图4所对应实施例中特征的说明可以参见图1、图2a和图2b所对应实施例的相关说明,这里不再一一赘述。
由上述技术方案可以看出,基于模块计算机实现多设备访问的系统,包括模块计算机和多个硬件设备;模块计算机通过UART总线实现与多个硬件设备的连接;模块计算机为各硬件设备分配独立的地址范围;并向各硬件设备传输数据操作指令。各硬件设备依据自身的地址范围与数据操作指令中携带的地址信息,切换自身的工作模式。每个硬件设备所对应的地址范围不同,因此,数据操作指令中携带的地址信息只会与其中一个硬件设备的地址范围匹配,从而保证只有一个硬件设备执行数据操作指令所对应的操作,保证了模块计算机通过一个URAT接口与多个硬件设备的连接时,模块计算机与硬件设备之间的数据操作可以顺利执行,有效的解决了模块计算机由于UART接口数量的限制无法访问多个硬件设备的问题。
以上对本发明实施例所提供的一种基于模块计算机实现多设备访问的系统和方法进行了详细介绍。说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明原理的前提下,还可以对本发明进行若干改进和修饰,这些改进和修饰也落入本发明权利要求的保护范围内。
专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本发明的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
Claims (10)
1.一种基于模块计算机实现多设备访问的系统,其特征在于,包括模块计算机和多个硬件设备;所述模块计算机通过UART总线实现与多个硬件设备的连接;
所述模块计算机,用于为各所述硬件设备分配独立的地址范围;并向各所述硬件设备传输数据操作指令;
各所述硬件设备,用于依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
2.根据权利要求1所述的基于模块计算机实现多设备访问的系统,其特征在于,多个所述硬件设备包括一个CPLD和一个FPGA;
所述CPLD与所述模块计算机的UART接口通过UART总线连接,所述CPLD通过UART总线与所述FPGA连接;
或者所述FPGA与所述模块计算机的UART接口通过UART总线连接,所述FPGA通过UART总线与所述CPLD连接;
其中,所述CPLD与所述FPGA之间执行数据透传。
3.根据权利要求1所述的基于模块计算机实现多设备访问的系统,其特征在于,硬件设备包括CPLD和FPGA;所述CPLD与所述FPGA通过T形拓扑实现与所述模块计算机的UART接口的连接。
4.根据权利要求1所述的基于模块计算机实现多设备访问的系统,其特征在于,所述硬件设备具体用于接收所述模块计算机传输的数据操作指令,判断所述数据操作指令中携带的地址信息是否与自身的地址范围匹配;若所述数据操作指令中携带的地址信息与自身的地址范围匹配,则执行所述数据操作指令所对应的操作;若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身切换为非工作状态。
5.根据权利要求4所述的基于模块计算机实现多设备访问的系统,其特征在于,所述硬件设备具体用于若所述数据操作指令中携带的地址信息与自身的地址范围匹配,执行所述数据操作指令所对应的操作。
6.根据权利要求5所述的基于模块计算机实现多设备访问的系统,其特征在于,所述硬件设备具体用于若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身的UART接口输出高电平,防止其对总线造成通信影响。
7.根据权利要求1-6任意一项所述的基于模块计算机实现多设备访问的系统,其特征在于,所述模块计算机具体用于依据与所述模块计算机连接的硬件设备的个数以及预设的地址范围,为各所述硬件设备分配独立的地址范围。
8.一种基于模块计算机实现多设备访问的方法,其特征在于,适用于硬件设备,模块计算机通过UART总线实现与多个硬件设备的连接;所述方法包括:
接收模块计算机传输的数据操作指令;
依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
9.根据权利要求8所述的基于模块计算机实现多设备访问的方法,其特征在于,所述依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式包括:
接收所述模块计算机传输的数据操作指令,判断所述数据操作指令中携带的地址信息是否与自身的地址范围匹配;
若所述数据操作指令中携带的地址信息与自身的地址范围匹配,则执行所述数据操作指令所对应的操作;
若所述数据操作指令中携带的地址信息与自身的地址范围不匹配,则将自身切换为非工作状态。
10.一种基于模块计算机实现多设备访问的方法,其特征在于,适用于模块计算机,所述模块计算机通过UART总线实现与多个硬件设备的连接;所述方法包括:
为各所述硬件设备分配独立的地址范围;
向各所述硬件设备传输数据操作指令,以便于各所述硬件设备依据自身的地址范围与所述数据操作指令中携带的地址信息,切换自身的工作模式;其中,所述数据操作指令中携带的地址信息只与一个硬件设备的地址范围匹配,以实现只有一个硬件设备执行所述数据操作指令所对应的操作。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011256532.3A CN112463682B (zh) | 2020-11-11 | 2020-11-11 | 一种基于模块计算机实现多设备访问的系统和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011256532.3A CN112463682B (zh) | 2020-11-11 | 2020-11-11 | 一种基于模块计算机实现多设备访问的系统和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112463682A CN112463682A (zh) | 2021-03-09 |
CN112463682B true CN112463682B (zh) | 2023-01-10 |
Family
ID=74825548
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011256532.3A Active CN112463682B (zh) | 2020-11-11 | 2020-11-11 | 一种基于模块计算机实现多设备访问的系统和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112463682B (zh) |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018027535A1 (zh) * | 2016-08-09 | 2018-02-15 | 华为技术有限公司 | 访问存储设备的方法和存储设备 |
-
2020
- 2020-11-11 CN CN202011256532.3A patent/CN112463682B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112463682A (zh) | 2021-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100568187C (zh) | 一种用于对调试消息进行掩码的方法和装置 | |
CN110865958B (zh) | 一种基于lrm的综合交换管理模块的设计方法 | |
CN109542817B (zh) | 一种通用电子对抗设备控制架构 | |
CN101452430B (zh) | 多处理器之间的通信方法与包括多处理器的通信装置 | |
CN105786736A (zh) | 一种多芯片级联的方法、芯片和装置 | |
CN110795382A (zh) | 一种基于fpga的通用异步收发传输器以及片上系统 | |
CN101303677B (zh) | 一种直接存储器访问控制方法、系统及控制器 | |
US11704263B2 (en) | Configurable multi-function PCIe endpoint controller in an SoC | |
CN113703843B (zh) | 一种寄存器数据处理方法、装置及存储器 | |
CN110750490A (zh) | 可编程边缘计算芯片模组及数据处理方法 | |
CN112463682B (zh) | 一种基于模块计算机实现多设备访问的系统和方法 | |
CN105630718A (zh) | 提供主机即时切换分享通用串行总线电子设备的电子装置 | |
CN110659143B (zh) | 一种容器间的通讯方法、装置及电子设备 | |
WO2024077823A1 (zh) | 光子总线 | |
US7302548B1 (en) | System and method for communicating in a multi-processor environment | |
CN103678244A (zh) | 一种不使用应用处理器的智能设备 | |
CN102004716A (zh) | 实现设备共享的系统及其方法 | |
CN111625851B (zh) | 一种mini PCIE密码卡、数据通信系统及方法 | |
KR950012734B1 (ko) | 컴퓨터 시스템 | |
CN104679687B (zh) | 一种识别中断源的方法及装置 | |
CN111562946A (zh) | 一种数据处理方法及芯片 | |
CN107851082B (zh) | 用于在总线处运行的集成电路和用于运行该集成电路的方法 | |
CN103034613A (zh) | 一种处理器间的数据通信方法及fpga设备 | |
CN212696010U (zh) | 一种有源配电网实时仿真器的网络通讯接口 | |
US11467742B2 (en) | Configurable memory architecture for computer processing systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |