CN112447140A - 有机发光显示面板和显示装置 - Google Patents

Abstract

本申请实施例提供一种有机发光显示面板和显示装置，涉及显示技术领域，可以降低暗态数据电压，从而有利于降低驱动芯片的输出能力，降低成本。有机发光显示面板包括：像素驱动电路，像素驱动电路包括：耦合器件，耦合器件用于使所述第一节点的电位响应于节点控制信号端的电位变化而产生正相关地耦合变化；像素驱动电路工作于周期性的多帧时间段，第一扫描信号端用于提供第一扫描信号；节点控制信号端用于提供节点控制信号，在每帧时间段中，节点控制信号中的低电平脉冲的起始位置位于第一扫描信号中的有效电平脉冲的起始位置之前，节点控制信号中的低电平脉冲的结束位置位于第一扫描信号中的有效电平脉冲的结束位置之后。

Description

有机发光显示面板和显示装置

技术领域

本申请涉及显示技术领域，尤其涉及一种有机发光显示面板和显示装置。

背景技术

有机发光显示面板中包括与每个发光器件对应的像素驱动电路，每帧时间由每行扫描时间组成，每行扫描时间包括前置时间、数据电压写入时间和后置时间，随着显示面板中分辨率和频率的提升，每行扫描时间越来越少，但是负载越来越大，负载越大会导致后置时间增大，从而进一步压缩数据电压写入时间，由于数据电压写入时间较短，导致需要提高数据线中的数据电压，即提高数据线中数据电压的最大值(即暗态数据电压)，才能够保证使像素驱动电路中驱动晶体管的栅极被充入所需要的电位，数据线中的数据电压由驱动芯片提供，提高暗态数据电压即需要提高驱动芯片的输出能力，从而导致成本较高。

发明内容

本申请实施例提供一种有机发光显示面板和显示装置，可以降低暗态数据电压，从而有利于降低驱动芯片的输出能力，降低成本。

第一方面，本申请实施例提供一种有机发光显示面板，包括：

像素驱动电路，所述像素驱动电路包括：

串联在第一电源电压端和第二电源电压端之间的驱动晶体管和发光器件；

所述驱动晶体管的控制端电连接于第一节点，所述驱动晶体管的第一端电连接于第二节点，所述驱动晶体管的第二端电连接于第三节点；

所述发光器件串联于所述第三节点和所述第二电源电压端之间；

第一晶体管，所述第一晶体管的控制端电连接于第一扫描信号端，所述第一晶体管的第一端电连接于数据电压端，所述第一晶体管的第二端电连接于所述第二节点；

第二晶体管，所述第二晶体管的控制端电连接于所述第一扫描信号端，所述第二晶体管的第一端电连接于所述第一节点，所述第二晶体管的第二端电连接于所述第三节点；

耦合器件，所述耦合器件的一端电连接于所述第一节点，所述耦合器件的另一端电连接于节点控制信号端，所述耦合器件用于使所述第一节点的电位响应于所述节点控制信号端的电位变化而产生正相关地耦合变化；

所述像素驱动电路工作于周期性的多帧时间段，所述第一扫描信号端用于提供第一扫描信号，所述第一扫描信号包括分别位于每帧时间段中的有效电平脉冲；

所述节点控制信号端用于提供节点控制信号，所述节点控制信号包括低电平脉冲，在每帧时间段中，所述节点控制信号中的低电平脉冲的起始位置位于所述第一扫描信号中的有效电平脉冲的起始位置之前，所述节点控制信号中的低电平脉冲的结束位置位于所述第一扫描信号中的有效电平脉冲的结束位置之后。

在一种可能的实施方式中，所述耦合器件为第一电容，所述第一电容的一端电连接于所述第一节点，所述第一电容的另一端电连接于所述节点控制信号端。

在一种可能的实施方式中，所述耦合器件为第三晶体管，所述第二晶体管的第一端通过所述第三晶体管电连接于所述第一节点，所述第三晶体管的控制端电连接于所述节点控制信号端，所述第三晶体管的第一端电连接于所述第一节点，所述第三晶体管的第二端电连接于所述第二晶体管的第一端；

所述第三晶体管为P型晶体管。

在一种可能的实施方式中，所述像素驱动电路还包括：

串联于所述第一电源电压端和所述第二节点之间的第四晶体管，所述第四晶体管的控制端电连接于发光控制信号端，所述第四晶体管的第一端电连接于所述第一电源电压端，所述第四晶体管的第二端电连接于所述第二节点；

串联于所述发光器件和所述第三节点之间的第五晶体管，所述第五晶体管的控制端电连接于所述发光控制信号端，所述第五晶体管的第一端电连接于所述第三节点，所述第五晶体管的第二端电连接于所述发光器件的阳极，所述发光器件的阴极电连接于所述第二电源电压端；

第二电容，所述第二电容的一端电连接于所述第一节点，所述第二电容的另一端电连接于所述第一电源电压端。

在一种可能的实施方式中，所述发光控制信号端用于提供发光控制信号，在每帧时间段内，所述发光控制信号包括非有效电平脉冲，所述第一扫描信号中有效电平脉冲的持续时间位于所述发光控制信号中非有效电平脉冲的持续时间之内；

在每帧时间段内，所述节点控制信号中的低电平脉冲的结束位置位于所述发光控制信号中非有效电平脉冲的结束位置，或者所述节点控制信号中的低电平脉冲的结束位置位于所述发光控制信号中非有效电平脉冲的结束位置之前。

在一种可能的实施方式中，所述节点控制信号中的低电平脉冲的持续时间与所述发光控制信号中非有效电平脉冲的持续时间相同。

在一种可能的实施方式中，所述像素驱动电路还包括：

第六晶体管，所述第六晶体管的控制端电连接于第二扫描信号端，所述第六晶体管的第一端电连接于参考电压端，所述第六晶体管的第二端电连接于所述第一节点，所述第二扫描信号端用于提供第二扫描信号，所述第二扫描信号包括分别位于每帧时间段中的有效电平脉冲，在每帧时间段中，所述第二扫描信号中的有效电平脉冲位于所述第一扫描信号中的有效电平脉冲之前，所述第二扫描信号中有效电平脉冲的持续时间位于所述发光控制信号中非有效电平脉冲的持续时间之内。

在一种可能的实施方式中，所述像素驱动电路还包括：

第七晶体管，所述第七晶体管的控制端电连接于所述第一扫描信号端或所述第二扫描信号端，所述第七晶体管的第一端电连接于所述参考电压端，所述第七晶体管的第二端电连接于第四节点，所述第四节点为所述第五晶体管和所述发光器件之间的连接节点。

在一种可能的实施方式中，所述驱动晶体管、所述第一至第七晶体管均为P型晶体管，所述有效电平为低电平，所述非有效电平为高电平。

第二方面，本申请实施例提供一种显示装置，包括上述的有机发光显示面板。

本申请实施例中的有机发光显示面板和显示装置，设置有电连接于第一节点的耦合器件，耦合器件用于使第一节点的电位响应于节点控制信号端的电位变化而产生正相关地耦合变化，当第一节点的充电结束之后，节点控制信号端的电位由低变高，从而通过耦合器件的作用使第一节点的电压仅以提高，可以通过较低的数据电压来实现向第一节点充入所需要的电压，即可以降低暗态数据电压，从而有利于降低驱动芯片的输出能力，降低成本。

附图说明

为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中一种像素驱动电路的结构示意图；

图2为图1中一种信号时序图；

图3为包括图2中信号时序图的对比示意图；

图4为本申请实施例中另一种像素驱动电路的结构示意图；

图5为本申请实施例中另一种像素驱动电路的结构示意图；

图6为本申请实施例中另一种像素驱动电路的结构示意图；

图7为本申请实施例中一种显示装置的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，

在本申请实施例中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本申请。在本申请实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。

如图1和图2所示，本申请实施例提供一种有机发光显示面板，包括：像素驱动电路，像素驱动电路包括：串联在第一电源电压端PVDD和第二电源电压端PVEE之间的驱动晶体管Td和发光器件DD；驱动晶体管Td的控制端电连接于第一节点N1，驱动晶体管Td的第一端电连接于第二节点N2，驱动晶体管Td的第二端电连接于第三节点N3；发光器件DD串联于第三节点N3和第二电源电压端PVEE之间；第一晶体管T1，第一晶体管T1的控制端电连接于第一扫描信号端S1，第一晶体管T1的第一端电连接于数据电压端Data，第一晶体管T1的第二端电连接于第二节点N2；第二晶体管T2，第二晶体管T2的控制端电连接于第一扫描信号端S1，第二晶体管T2的第一端电连接于第一节点N1，第二晶体管T2的第二端电连接于第三节点N3；耦合器件10，耦合器件10的一端电连接于第一节点N1，耦合器件10的另一端电连接于节点控制信号端SC，耦合器件10用于使第一节点N1的电位响应于节点控制信号端SC的电位变化而产生正相关地耦合变化；像素驱动电路工作于周期性的多帧时间段，第一扫描信号端S1用于提供第一扫描信号，第一扫描信号包括分别位于每帧时间段中的有效电平脉冲(例如低电平脉冲)；节点控制信号端SC用于提供节点控制信号，节点控制信号包括低电平脉冲，在每帧时间段中，节点控制信号中的低电平脉冲的起始位置sc1位于第一扫描信号中的有效电平脉冲的起始位置s11之前，节点控制信号中的低电平脉冲的结束位置sc2位于第一扫描信号中的有效电平脉冲的结束位置s12之后。

具体地，第一扫描信号端S1电连接与第一晶体管T1的控制端以及第二晶体管T2的控制端，因此，第一扫描信号端S1所提供的第一扫描信号中，有效电平是相对于第一晶体管T1和第二晶体管T2的有效电平，也就是说，第一扫描信号中的有效电平是用于控制第一晶体管T1和第二晶体管T2导通的电平，例如若第一晶体管T1和第二晶体管T2为P型晶体管，由于P型晶体管的特性为低电平导通、高电平截止，因此，第一扫描信号中的有效电平为低电平，非有效电平为高电平，也就是说，第一扫描信号中的有效电平脉冲为低电平脉冲，以下以第一晶体管T1和第二晶体管T2为P型晶体管为例对本申请实施例进行说明，在其他可实现的实施方式中，例如若第一晶体管T1和第二晶体管T2为N型晶体管，则第一扫描信号中的有效电平脉冲为高电平脉冲。第一电源电压端PVDD用于提供第一电源电压，第二电源电压端PVEE用于提供第二电源电压，驱动晶体管Td用于在第一节点N1的电压控制下产生驱动电流，驱动电流流过发光器件DD可以驱动发光器件DD发光，多个发光器件DD共同发光即可实现画面显示。在像素驱动电路的工作过程中，在第一扫描信号中有效电平脉冲(即低电平脉冲)开始之前，第一节点N1被复位至参考电压Vref，且节点控制信号端SC上的电压被拉低，当第一扫描信号端S1的有效电平脉冲(即低电平脉冲)开始时，即第一扫描信号端S1提供低电平时，会控制第一晶体管T1和第二晶体管T2导通，数据电压端Data通过第一晶体管T1、驱动晶体管Td和第二晶体管T2与第一节点N1之间导通，向第一节点N1充电，使第一节点N1的电压逐渐升高，当第一节点N1的电压升高至Vdata-|Vth|时，驱动晶体管Td截止，Vdata为数据电压端Data提供的电压，Vth为驱动晶体管Td的阈值电压，之后，第一扫描信号端S1提供高电平，控制第一晶体管T1和第二晶体管T2截止，在发光过程中，驱动晶体管Td在第一节点N1的电压控制下产生对应的驱动电流，驱动电流驱动发光器件DD发光，在第一扫描信号端S1上的有效电平脉冲(低电平脉冲)的结束位置s12之后，节点控制信号端SC上的低电平脉冲结束，即节点控制信号中的低电平变为高电平，由于耦合器件10的作用，第一节点N1的电位也变的更高，这样，即可以使第一节点N1被充入更高的电压。也就是说，可以通过较低的数据电压来实现向第一节点N1充入所需要的电压，即可以降低暗态数据电压。如图3所示，图3中N1表示图1的结构中第一节点N1的信号波形，图3中N1’表示图1的结构中去掉耦合器件10之后第一节点N1的信号波形，图3中N1+N1’表示图1的结构中保留耦合器件10时以及去掉耦合器件10时第一节点N1的信号波形叠加，可见，在增加耦合器件10之后，在通过相同的数据电压向第一节点N1充电时，最终第一节点N1具有更高的电压。

本申请实施例中的有机发光显示面板，设置有电连接于第一节点的耦合器件，耦合器件用于使第一节点的电位响应于节点控制信号端的电位变化而产生正相关地耦合变化，当第一节点的充电结束之后，节点控制信号端的电位由低变高，从而通过耦合器件的作用使第一节点的电压仅以提高，可以通过较低的数据电压来实现向第一节点充入所需要的电压，即可以降低暗态数据电压，从而有利于降低驱动芯片的输出能力，降低成本。

在一种可能的实现方式中，如图4所示，耦合器件10为第一电容C1，第一电容C1的一端电连接于第一节点N1，第一电容C1的另一端电连接于节点控制信号端SC。第一电容C1由于其本身的耦合作用，可以实现使第一节点N1的电位产生与节点控制信号端SC的电位变化相同趋势的变化，即可以在第一节点N1充电结束之后通过耦合作用来进一笔提高第一节点N1的电位，该实现方式简单。

在一种可能的实现方式中，如图5所示，耦合器件10为第三晶体管T3，第二晶体管T2的第一端通过第三晶体管T3电连接于第一节点N1，第三晶体管T3的控制端电连接于节点控制信号端SC，第三晶体管T3的第一端电连接于第一节点N1，第三晶体管T3的第二端电连接于第二晶体管T2的第一端；第三晶体管T3为P型晶体管。

具体地，将第三晶体管T3作为耦合器件10使用，在第一扫描信号端S1提供低电平时，即控制第一晶体管T1和第二晶体管T2导通为第一节点N1充电的过程中，节点控制信号端SC控制第三晶体管T3导通，不会影响第一节点N1的充电过程，第三晶体管T3的控制端和第一端之间具有寄生电容，因此，在节点控制信号端SC上的电压由低电平变为高电平时，由于该寄生电容的耦合作用，会进一步拉高第一节点N1的电位，另外，在节点控制信号端SC上的电压变为高电平之后，控制第三晶体管T3截止，即可以通过第三晶体管T3和第二晶体管T2两个晶体管来实现第一节点N1和第三节点N3之间的断路状态，两个串联晶体管可以进一步防止第一节点N1和第三节点N3之间的漏电流，从而使第一节点N1的电压更加稳定，从而提高显示效果。

在一种可能的实现方式中，如图1、图4和图5所示，像素驱动电路还包括：串联于第一电源电压端PVDD和第二节点N2之间的第四晶体管T4，第四晶体管T4的控制端电连接于发光控制信号端Emit，第四晶体管T4的第一端电连接于第一电源电压端PVDD，第四晶体管T4的第二端电连接于第二节点N2；串联于发光器件DD和第三节点N3之间的第五晶体管T5，第五晶体管T5的控制端电连接于发光控制信号端Emit，第五晶体管T5的第一端电连接于第三节点N3，第五晶体管T5的第二端电连接于发光器件DD的阳极，发光器件DD的阴极电连接于第二电源电压端PVEE；第二电容C2，第二电容C2的一端电连接于第一节点N1，第二电容C2的另一端电连接于第一电源电压端PVDD。其中，第四晶体管T4和第五晶体管T5用于控制发光器件DD是否发光，当发光控制信号端Emit提供有效电平时，可以控制第四晶体管T4和第五晶体管T5导通，从而使驱动晶体管Td产生驱动电流并驱动发光器件DD发光，当发光控制信号端Emit提供非有效电平时，可以控制第四晶体管T4和第五晶体管T5截止，此时发光器件DD无法发光，可以在此时对第一节点N1进行充电，以防止第一节点N1充电过程对发光器件DD的不良影响。第二电容C2用于保持第一节点N1的电压稳定性。

在一种可能的实现方式中，如图1～5所示，发光控制信号端Emit用于提供发光控制信号，在每帧时间段内，发光控制信号包括非有效电平脉冲，若第四晶体管T4和第五晶体管T5为P型晶体管，则发光控制信号中的有效电平为低电平，非有效电平为高电平，即发光控制信号包括高电平脉冲，高电平脉冲的持续时间即控制第四晶体管T4和第五晶体管T5截止的时间，第一扫描信号中有效电平脉冲的持续时间s10位于发光控制信号中非有效电平脉冲的持续时间se之内；在每帧时间段内，节点控制信号中的低电平脉冲的结束位置sc2位于发光控制信号中非有效电平脉冲的结束位置(即发光控制信号端Emit上高电平脉冲的下降沿位置)，或者节点控制信号中的低电平脉冲的结束位置sc2位于发光控制信号中非有效电平脉冲的结束位置(即发光控制信号端Emit上高电平脉冲的下降沿位置)之前。

具体地，由于发光控制信号端Emit所提供的信号用于控制发光器件DD是否发光，因此，设置节点控制信号中的低电平脉冲的结束位置sc2位于发光控制信号中高电平脉冲的下降沿位置或者该位置之前，可以使发光器件DD基于已经进一步被拉高之后的第一节点N1电位的控制产生对应的亮度，以提高显示效果。

在一种可能的实现方式中，如图1～5所示，节点控制信号中的低电平脉冲的持续时间sc与发光控制信号中非有效电平脉冲的持续时间se相同。也就是说，节点控制信号中低电平脉冲的起始位置sc1与发光控制信号中高电平脉冲的起始位置相同，节点控制信号中低电平脉冲的结束位置sc2与发光控制信号中高电平脉冲的结束位置相同，这样，可以尽量减少节点控制信号中电位变化对发光器件DD产生的不良影响，保证在发光器件DD发光的时间内，节点控制信号不会影响第一节点N1的电位，以提高显示效果。

在一种可能的实现方式中，如图1～5所示，像素驱动电路还包括：第六晶体管T6，第六晶体管T6的控制端电连接于第二扫描信号端S2，第六晶体管T6的第一端电连接于参考电压端ref，第六晶体管T6的第二端电连接于第一节点N1，第二扫描信号端S2用于提供第二扫描信号，第二扫描信号包括分别位于每帧时间段中的有效电平脉冲，例如第六晶体管T6为P型晶体管，则第二扫描信号中的有效电平脉冲为低电平脉冲，在每帧时间段中，第二扫描信号中的有效电平脉冲位于第一扫描信号中的有效电平脉冲之前，即第二扫描信号端S2上的低电平脉冲位于第一扫描信号端S1上的低电平脉冲之前，第二扫描信号中有效电平脉冲的持续时间sa位于发光控制信号中非有效电平脉冲的持续时间se之内。

具体地，参考电压端ref用于提供参考电压，当第二扫描信号中的有效电平脉冲的持续时间sa，该有效电平控制第六晶体管T6导通，参考电压端ref通过第六晶体管T6向第一节点N1充电至参考电压，以使第一节点N1被复位，该过程位于发光控制信号中非有效电平脉冲的持续时间se之内，即该复位过程不会影响发光器件DD的发光。

在一种可能的实现方式中，如图1～5所示，像素驱动电路还包括：第七晶体管T7，第七晶体管T7的控制端电连接于第一扫描信号端S1或第二扫描信号端S2，图中仅示意了第七晶体管T7的控制端电连接于第一扫描信号端S1的情况，第七晶体管T7的第一端电连接于参考电压端ref，第七晶体管T7的第二端电连接于第四节点N4，第四节点N4为第五晶体管T5和发光器件DD之间的连接节点。第七晶体管T7用于为发光器件DD的阳极进行复位，若第七晶体管T7的控制端电连接于第一扫描信号端S1，则第一扫描信号中的低电平脉冲会控制第七晶体管T7导通，使参考电压端ref通过第七晶体管T7导通至第四节点N4，以使发光器件DD的阳极复位，若第七晶体管T7的控制端电连接于第二扫描信号端S2，则第二扫描信号中的低电平脉冲会控制第七晶体管T7导通，使参考电压端ref通过第七晶体管T7导通至第四节点N4，以使发光器件DD的阳极复位。

在一种可能的实现方式中，如图6所示，第二晶体管T2可以为双栅晶体管，以进一步降低发光器件DD发光过程中第一节点N1和第三节点N3之间的漏电流。

在一种可能的实现方式中，驱动晶体管Td、第一至第七晶体管均为P型晶体管，上述有效电平为低电平，上述非有效电平为高电平。另外需要说明的是，本申请实施例对于各晶体管的类型不作限定，例如，本申请实施例中的任意晶体管可以为氧化物晶体管，另外，在其他可实现的实施方式中，第一晶体管T1、第二晶体管T2、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7和驱动晶体管Td中的任意一者也可以为N型晶体管。

具体地，以下结合图2和图5对像素驱动电路的具体工作过程进行说明，有机发光显示面板包括呈阵列排布的多个像素驱动电路，每行像素驱动电路对应设置有第一扫描线、第二扫描线和发光控制线，每条第一扫描线电连接于对应一行像素驱动电路中的第一扫描信号端S1，每条第二扫描线电连接于对应一行像素驱动电路中的第二扫描信号端S2，每条发光控制线电连接于对应一行像素驱动电路中的发光控制信号端Emit，每列像素驱动电路对应设置有一条数据线，每条数据线电连接于对应一列像素驱动电路中的数据电压端Data。可以通过扫描驱动电路向多条第一扫描线提供扫描信号，即前一行像素驱动电路对应的第一扫描线上的有效电平脉冲结束之后，下一行像素驱动电路对应的第一扫描线上提供有效电平脉冲，依次类推，每行像素驱动电路在第一扫描线上具有有效电平时，数据线上向对应的像素驱动电路进行充电，以实现逐行扫描的过程。对于每个像素驱动电路来说，每帧时间段依次包括第一时段t1、第二时段t2、第三时段t3和第四时段t4，在第一时段t1，发光控制信号端Emit提供高电平，控制第四晶体管T4和第五晶体管T5截止，第一扫描信号端S1提供高电平，控制第一晶体管T1、第二晶体管T2和第七晶体管T7截止，第二扫描信号端S2提供低电平，控制第六晶体管T6导通，参考电压端ref通过第六晶体管T6向第一节点N1充入参考电压，以使第一节点N1复位，节点控制信号端SC提供低电平，控制第三晶体管T3导通；在第二时段t2，发光控制信号端Emit提供高电平，控制第四晶体管T4和第五晶体管T5截止，第二扫描信号端S2提供高电平，控制第六晶体管T6截止，节点控制信号端SC提供低电平，控制第三晶体管T3导通，第一扫描信号端S1提供低电平，控制第一晶体管T1和第二晶体管T2导通，数据电压端Data提供的数据电压Vdata通过第一晶体管T1、驱动晶体管Td、第二晶体管T2和第三晶体管T3充入第一节点N1，使第一节点N1的电压升高至Vdata-|Vth|，此时驱动晶体管Td截止，另外，第一扫描信号端S1提供的低电平控制第七晶体管T7导通，参考电压端ref提供的参考电压通过第七晶体管T7充入第四节点N4，使发光器件DD的阳极复位；在第三时段t3，发光控制信号端Emit提供高电平，控制第三晶体管T4和第五晶体管T5截止，节点控制信号端SC提供低电平，控制第三晶体管T3导通，第一扫描信号端S1提供高电平，控制第一晶体管T1、第二晶体管T2和第七晶体管T7截止，第二扫描信号端S2提供高电平，控制第六晶体管T6截止；第四时段t4为与第三时段t3相邻的时段，在第四时段t4，发光控制信号端Emit提供低电平，控制第四晶体管T4和第五晶体管T5导通，节点控制信号端SC由第三时段t3的低电平变为高电平，控制第三晶体管T3截止，同时由于寄生电容的耦合作用，使第一节点N1上的电位被进一步拉高，第一扫描信号端S1提供高电平，控制第一晶体管T1、第二晶体管T2和第七晶体管T7截止，第二扫描信号端S2提供高电平，控制第六晶体管T6截止，驱动晶体管Td在第一节点N1的电位控制下导通并产生驱动电流，驱动电流流经发光器件DD，驱动发光器件DD发光。

如图7所示，本申请实施例还提供了一种显示装置，包括上述的显示面板200。显示面板200的具体结构与上述实施例相同，在此不再赘述。

其中，显示面板200的具体结构和原理与上述实施例相同，在此不再赘述。显示装置可以是例如触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。

最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (10)

1.一种有机发光显示面板，其特征在于，包括：

像素驱动电路，所述像素驱动电路包括：

串联在第一电源电压端和第二电源电压端之间的驱动晶体管和发光器件；

所述驱动晶体管的控制端电连接于第一节点，所述驱动晶体管的第一端电连接于第二节点，所述驱动晶体管的第二端电连接于第三节点；

所述发光器件串联于所述第三节点和所述第二电源电压端之间；

第一晶体管，所述第一晶体管的控制端电连接于第一扫描信号端，所述第一晶体管的第一端电连接于数据电压端，所述第一晶体管的第二端电连接于所述第二节点；

第二晶体管，所述第二晶体管的控制端电连接于所述第一扫描信号端，所述第二晶体管的第一端电连接于所述第一节点，所述第二晶体管的第二端电连接于所述第三节点；

耦合器件，所述耦合器件的一端电连接于所述第一节点，所述耦合器件的另一端电连接于节点控制信号端，所述耦合器件用于使所述第一节点的电位响应于所述节点控制信号端的电位变化而产生正相关地耦合变化；

所述像素驱动电路工作于周期性的多帧时间段，所述第一扫描信号端用于提供第一扫描信号，所述第一扫描信号包括分别位于每帧时间段中的有效电平脉冲；

所述节点控制信号端用于提供节点控制信号，所述节点控制信号包括低电平脉冲，在每帧时间段中，所述节点控制信号中的低电平脉冲的起始位置位于所述第一扫描信号中的有效电平脉冲的起始位置之前，所述节点控制信号中的低电平脉冲的结束位置位于所述第一扫描信号中的有效电平脉冲的结束位置之后。

2.根据权利要求1所述的有机发光显示面板，其特征在于，

所述耦合器件为第一电容，所述第一电容的一端电连接于所述第一节点，所述第一电容的另一端电连接于所述节点控制信号端。

3.根据权利要求1所述的有机发光显示面板，其特征在于，

所述耦合器件为第三晶体管，所述第二晶体管的第一端通过所述第三晶体管电连接于所述第一节点，所述第三晶体管的控制端电连接于所述节点控制信号端，所述第三晶体管的第一端电连接于所述第一节点，所述第三晶体管的第二端电连接于所述第二晶体管的第一端；

所述第三晶体管为P型晶体管。

4.根据权利要求1所述的有机发光显示面板，其特征在于，所述像素驱动电路还包括：

串联于所述第一电源电压端和所述第二节点之间的第四晶体管，所述第四晶体管的控制端电连接于发光控制信号端，所述第四晶体管的第一端电连接于所述第一电源电压端，所述第四晶体管的第二端电连接于所述第二节点；

串联于所述发光器件和所述第三节点之间的第五晶体管，所述第五晶体管的控制端电连接于所述发光控制信号端，所述第五晶体管的第一端电连接于所述第三节点，所述第五晶体管的第二端电连接于所述发光器件的阳极，所述发光器件的阴极电连接于所述第二电源电压端；

第二电容，所述第二电容的一端电连接于所述第一节点，所述第二电容的另一端电连接于所述第一电源电压端。

5.根据权利要求4所述的有机发光显示面板，其特征在于，

所述发光控制信号端用于提供发光控制信号，在每帧时间段内，所述发光控制信号包括非有效电平脉冲，所述第一扫描信号中有效电平脉冲的持续时间位于所述发光控制信号中非有效电平脉冲的持续时间之内；

在每帧时间段内，所述节点控制信号中的低电平脉冲的结束位置位于所述发光控制信号中非有效电平脉冲的结束位置，或者所述节点控制信号中的低电平脉冲的结束位置位于所述发光控制信号中非有效电平脉冲的结束位置之前。

6.根据权利要求5所述的有机发光显示面板，其特征在于，

所述节点控制信号中的低电平脉冲的持续时间与所述发光控制信号中非有效电平脉冲的持续时间相同。

7.根据权利要求5或6所述的有机发光显示面板，其特征在于，所述像素驱动电路还包括：

第六晶体管，所述第六晶体管的控制端电连接于第二扫描信号端，所述第六晶体管的第一端电连接于参考电压端，所述第六晶体管的第二端电连接于所述第一节点，所述第二扫描信号端用于提供第二扫描信号，所述第二扫描信号包括分别位于每帧时间段中的有效电平脉冲，在每帧时间段中，所述第二扫描信号中的有效电平脉冲位于所述第一扫描信号中的有效电平脉冲之前，所述第二扫描信号中有效电平脉冲的持续时间位于所述发光控制信号中非有效电平脉冲的持续时间之内。

8.根据权利要求7所述的有机发光显示面板，其特征在于，所述像素驱动电路还包括：

第七晶体管，所述第七晶体管的控制端电连接于所述第一扫描信号端或所述第二扫描信号端，所述第七晶体管的第一端电连接于所述参考电压端，所述第七晶体管的第二端电连接于第四节点，所述第四节点为所述第五晶体管和所述发光器件之间的连接节点。

9.根据权利要求8所述的有机发光显示面板，其特征在于，

所述驱动晶体管、所述第一至第七晶体管均为P型晶体管，所述有效电平为低电平，所述非有效电平为高电平。

10.一种显示装置，其特征在于，包括如权利要求1至9中任意一项所述的有机发光显示面板。

Images